JP2694843B2 - チップ型可変抵抗器における基板片の製造方法 - Google Patents

チップ型可変抵抗器における基板片の製造方法

Info

Publication number
JP2694843B2
JP2694843B2 JP63015482A JP1548288A JP2694843B2 JP 2694843 B2 JP2694843 B2 JP 2694843B2 JP 63015482 A JP63015482 A JP 63015482A JP 1548288 A JP1548288 A JP 1548288A JP 2694843 B2 JP2694843 B2 JP 2694843B2
Authority
JP
Japan
Prior art keywords
ceramic material
material plate
resistance film
substrate
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63015482A
Other languages
English (en)
Other versions
JPH01189903A (ja
Inventor
克典 渡邊
Original Assignee
ローム 株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム 株式会社 filed Critical ローム 株式会社
Priority to JP63015482A priority Critical patent/JP2694843B2/ja
Publication of JPH01189903A publication Critical patent/JPH01189903A/ja
Application granted granted Critical
Publication of JP2694843B2 publication Critical patent/JP2694843B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、抵抗値を可変にしたチップ型の可変抵抗器
におて、抵抗膜と、この抵抗膜の両端に対する端子電極
膜とを備えたセラミック製基板片の製造方法に関するも
のである。
〔従来の技術〕
一般に、チップ型の可変抵抗器1は、第7図及び第8
図に示すように、セラミック製の基板片2の上面に、幅
寸法が(S)の抵抗膜3を円弧状に形成する一方、前記
基板片2の中心に、前記抵抗膜3に摺動接触する摺動子
4をかしめピン5部にて回転自在に装着する一方、前記
基板片2の一側面に、前記抵抗膜3の両端に対する一対
の端子電極膜6,7を形成すると言う構成にしたものであ
る。なお、符号8は、前記しかめピン部5と一体に構成
した電極端子を各々示す。
そして、このチップ型可変抵抗器1において、円弧状
の抵抗膜3と一対の端子電極膜6,7とを備えた基板片2
の製造に際して、従来は、以下に述べる方法が採用され
ている。
すなわち、第9図に示すように、多数個の基板片2を
当該基板片2のうち両端子電極膜6,7が形成される一側
面が外向きになるように二列に並べて一体化したセラミ
ック素材板Aを、各基板片2の間に長手方向に延びる縦
筋目溝B及びこれと直角の横筋目溝Cを設けて製作し、
次いで、このセラミック素材板Aの上面に、第10図及び
第11図に示すように、前記基板片2の間隔で抵抗膜形成
用の溝孔Eを穿設して成るスクリーンDを重ねたのち、
このスクリーンDの上面に、前記抵抗膜3を構成するペ
ーストPを置いたのち、スキージFを移動させることに
より、前記セラミック素材板Aの上面における各基板片
2の箇所に、第12図に示すように、円弧状の抵抗膜3を
形成し(これをスクリーン印刷と言う)、そして、この
セラミック素材板Aにおける左右両長手側端面に、第13
図に示すように、各基板2における抵抗膜3の両端に対
する端子電極膜6,7を形成し、次いで、第14図に示すよ
うに、このセラミック素材板Aを、前記長手方向の縦筋
目溝Bに沿って一列のセラミック素材板A1にブレークし
たのち、この一列のセラミック素材板A1を、前記横筋目
溝Cの箇所で、各基板片2ごとにブレークする順序で製
造するようにしている。
〔発明が解決しようとする課題〕
しかし、一般に、セラミックは、その焼成に際して材
料の延び縮みを伴うことにより、前記のように多数個の
基板片2を並べて一体的に形成したセラミック素材板A
における長さ寸法(L)と幅寸法(W)には、可成り大
きいバラ付きを有するから、このセラミック素材板Aの
上面に、スクリーンDを使用して抵抗膜3をスクリーン
印刷した場合には、各基板片2ごとに形成した抵抗膜3
と、セラミック素材板Aを各基板片2ごとにブレークす
るための各筋目溝C,Dとの相対的な位置関係にずれが発
生することになる。
その結果、前記各基板片2における抵抗膜3は、前記
セラミック素材板Aにおける長さ寸法(L)及び幅寸法
(W)のバラ付きのために、第15図に二点鎖線G又は一
点鎖線Hで示すように、基板片2における所定の位置か
らずれた部位に形成されることになる。
そして、この抵抗膜3の基板片2の中心からのずれ
は、セラミック素材板Aにおける長さ寸法(L)及び幅
寸法(W)のバラ付きが大きい程、大きくなり、セラミ
ック素材板Aにおける長さ寸法(L)及び幅寸法(W)
のバラ付きは、これらの寸法が大きい程、換言すると、
一枚のセラミック素材板に形成する基板片2の数に比例
して大きくなるものである。
従って、従来は、前記抵抗膜3のずれを最小限にとど
めるために、一枚のセラミック素材板Aを、前記したよ
うに、複数個の基板片2を二列に並べたものにしている
ことにより、一枚のセラミック素材板Aに製造できる基
板片2の数は、一つの列に並べ得る許容限界の数の二倍
以上に多くすることができないから、基板片2の生産性
が低くて、製造コストが大幅にアップするのである。
また、前記したような抵抗膜3のずれを防止するに
は、スクリーンDにおける各抵抗膜形成用の溝孔Eの間
の間隔を、セラミック素材板Aにおける長さ寸法(L)
及び幅寸法(W)のバラ付きに合せたものにすれば良い
が、セラミック素材板Aにおける長さ寸法(L)及び幅
寸法(W)のバラ付きには、種々のものが存在し、この
種々のバラ付きに応じて抵抗膜形成用の溝孔Eを設けた
多数枚のスクリーンDを用意しなければならないから、
製造コストの更なるアップを招来するのである。
本発明は、このような問題に鑑み、セラミック素材板
の大型化を図ることができる方法を提供することを目的
とするものである。
〔課題を解決するための手段〕
この目的を達成するため本発明は、 「複数個の基板片を二列に並べて一体化した二列セラ
ミック素材板片の複数枚を平行に並べて一体化するよう
に成形して成るセラミック素材板の上面に、当該セラミ
ック素材板を前記各基板片ごとにブレークするための筋
目溝と、前記各基板片の箇所に円弧状抵抗膜と略同じ形
状した抵抗膜用溝とを、当該セラミック素材板の成形時
において同時に凹み形成し、前記セラミック素材板の焼
成工程を経て、このセラミック素材板の上面における各
抵抗膜用溝内に抵抗膜ペーストを充填して円弧状抵抗膜
を形成したのち、前記セラミック素材板を、前記各二列
セラミック素材板片ごとにブレークし、この各二列セラ
ミック素材板片における左右両長手側端面に、前記円弧
状抵抗膜の両端に導通する一対の端子電極膜を各基板片
の箇所ごとに形成したのち、前記各二列セラミック素材
板片を各基板片とにブレークする。」 と言う方法を採用した。
〔発明の作用・効果〕
このように、複数個の基板片を二列に並べて一体化し
た二列セラミック素材板片の複数枚を平行に並べて一体
化するように成形して成るセラミック素材板を、当該セ
ラミック素材板の焼成工程を経て、前記各二列セラミッ
ク素材板片ごとにブレークし、この各二列セラミック素
材板片における左右両長手側端面に、前記円弧状抵抗膜
の両端に導通する一対の端子電極膜を各基板片の箇所ご
とに形成したのち、前記各二列セラミック素材板片を各
基板片ごとにブレークすることにより、一枚のセラミッ
ク素材板によって製造することができる基板片の数は、
一つの列に並べた基板片の数に、二列セラミック素材板
片の数と二倍とを掛け算した値にすることができる。
この場合、前記セラミック素材板の成形時において、
このセラミック素材板の上面に、各基板片ごとにブレー
クするための筋目溝を凹み形成すると同時に、各基板片
の箇所に円弧状抵抗膜と略同じ形状にした抵抗膜用溝を
凹み形成し、この各抵抗膜用溝内に抵抗膜ペーストを充
填するようにしたことにより、円弧状抵抗膜を、前記抵
抗膜用溝からはみだすことなく、当該抵抗膜用溝内にそ
の形状通りに形成することができ、この抵抗膜用溝内に
形成された円弧状抵抗膜と、各基板片ごとにブレークす
るための筋目溝との相対的な位置関係は、セラミック素
材板における長さ寸法及び幅寸法に、当該セラミック素
材板の焼成に際しての延び縮みに起因するバラ付きがあ
っても、互いにずれることなく、正しい相対位置関係に
維持することができるから、一つの列に並べることがで
きる基板片の数、及び、二列セラミック素材板片の数
を、各基板片における円弧状抵抗膜にずれが生じない状
態のもとで、多くすることができる。
従って、本発明によると、一枚のセラミック素材板に
よって製造することができる基板片の数を、当該セラミ
ック素材板における長さ寸法及び幅寸法にバラ付きがあ
っても、その各基板片における円弧状抵抗膜を、当該各
基板片に対してその正しい位置に形成することができる
状態のもとで、従来の場合によりも飛躍的に増大できる
から、チップ型可変抵抗器に使用する基板片を、多量生
産方式により、高い精度で低コストで製造できる効果を
有する。
〔実施例〕
以下、本発明の実施例を、第1図〜第6図の図面につ
いて説明する。
この図において符号11は、多数個の基板片2を四列に
並べると共に、この各基板2の間に長手方向に延びる縦
筋目溝12及びこれと直角の横筋目溝13を設けて一体的に
成形したセラミック素材板を示す。
このセラミック素材板11の上面には、前記各基板片2
の箇所に円弧状抵抗膜3と同じ幅寸法(S)で、且つ、
同じように円弧状にした抵抗膜用溝14を、当該セラミッ
ク素材板11の成形と同時に凹み形成する。
そして、前記セラミック素材板11の焼成工程を経たの
ち、その上面における各抵抗膜用溝14内に、抵抗膜ペー
ストを、第3図に示すように、ディスペンサーノズル15
より充填したのち抵抗膜ペーストの乾燥を行うのであ
る。
すると、各抵抗膜用溝14内にディスペンサーノズル15
より充填された抵抗膜ペーストは、当該抵抗膜用溝14内
からはみだすことなく乾燥され、各抵抗膜用溝14内に
は、抵抗膜3が、抵抗膜用溝14の形状通りに形成される
ことになる。
この場合、前記各抵抗膜用溝14は、各筋目溝12,13と
共に、セラミック素材板11の成形と同時に形成したもの
であるから、この各抵抗膜用溝14内に形成された抵抗膜
3と、各筋目溝12,13との相対的な位置関係は、セラミ
ック素材板11における長さ寸法(L)及び幅寸法(W)
に、当該セラミック素材板11の焼成に際しての延び縮み
起因するバラ付きがあっても、ずれることがないから、
第4図に示すように、各基板片2における円弧状抵抗膜
3を、各基板片2の中心からずれることなく、正しい位
置に形成することができるのである。
このようにして各基板片2の箇所に円弧状抵抗膜3を
塗着形成したセラミック素材板11は、第5図に示すよう
に、縦筋目溝12に沿って二列セラミック素材板片11aご
とにブレークし、この各二列セラミック素材板片11aに
おける左右両長手側端面に、各基板片2における円弧状
抵抗膜3の両端に対する一対の端子電極膜6,7を各基板
片2の箇所ごとに形成し、次いで、この各二列のセラミ
ック素材板片11aを、第6図に示すように、縦筋目溝12
に沿って一列セラミック素材板片11bにブレークしたの
ち、横筋目溝13に沿って各基板片2ごとにブレークされ
る。
また、前記実施例は、セラミック素材板11を、複数個
の基板片2を二列に並べて一体化した二列セラミック素
材板片11aの二枚を平行に並べて一体化するように成形
することで四列にした場合を示したが、本発明は、この
ように四列にした場合に限らず、前記二列セラミック素
材板片11aの三枚を平行に並べて一体化するように成形
することで六例にする等、六列以上の複数偶数列に並べ
た場合にも適用できることは言うまでもなく、更にま
た、前記各抵抗膜用溝14に抵抗膜ペーストを充填する方
法としては、前記実施例のようにディスペンサーノズル
15による場合に限らず、他の手段を採用しても良いので
ある。
【図面の簡単な説明】
第1図〜第6図は本発明の方法を示し、第1図はセラミ
ック素材板の平面図、第2図は第1図のII−II視拡大断
面図、第3図はセラミック素材板における各抵抗膜用溝
に抵抗膜ペーストを充填している状態を示す拡大断面
図、第4図は抵抗膜ペーストを充填した後におけるセラ
ミック素材板の平面図、第5図はセラミック素材板を二
列セラミック素材板片にブレークしたときの平面図、第
6図は二列セラミック素材板片を一列セラミック素材板
片にこの一列セラミック素材板片を基板片ごとに各々ブ
レークする状態を示す図、第7図はチップ型可変抵抗器
の平面図、第8図は第7図のVIII−VIII視断面図、第9
図〜第15図は従来の方法を示す図で、第9図はセラミッ
ク素材板の平面図、第10図はセラミック素材板にスクリ
ーンを重ねたときの平面図、第11図は第10図のXI−XI視
断面図、第12図はスクリーン印刷後のセラミック素材板
の平面図、第13図はセラミック素材板に電極端子を形成
したときの平面図、第14図はセラミック素材板を基板片
ごとにブレークする状態を示す図、第15図は第12図の要
部拡大図である。 1……チップ型可変抵抗器、2……チップ型可変抵抗器
の基板片、3……チップ型可変抵抗器の円弧状抵抗膜、
4……チップ型可変抵抗器の摺動子、6,7……チップ型
可変抵抗器の端子電極膜、11……セラミック素材板、11
a……二列セラミック素材板片、12,13……筋目溝、14…
…抵抗膜用溝、15……ディスペンサーノズル。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】複数個の基板片を二列に並べて一体化した
    二列セラミック素材板片の複数枚を平行に並べて一体化
    するように成形して成るセラミック素材板の上面に、当
    該セラミック素材板を前記各基板片ごとにブレークする
    ための筋目溝と、前記各基板片の箇所に円弧状抵抗膜と
    略同じ形状した抵抗膜用溝とを、当該セラミック素材板
    の成形時において同時に凹み形成し、前記セラミック素
    材板の焼成工程を経て、このセラミック素材板の上面に
    おける各抵抗膜用溝内に抵抗膜ペーストを充填して円弧
    状抵抗膜を形成したのち、前記セラミック素材板を、前
    記各二列セラミック素材板片ごとにブレークし、この各
    二列セラミック素材板片における左右両長手側端面に、
    前記円弧状抵抗膜の両端に導通する一対の端子電極膜を
    各基板片の箇所ごとに形成したのち、前記各二列セラミ
    ック素材板片を各基板片ごとにブレークすることを特徴
    とするチップ型可変抵抗器における基板片の製造方法。
JP63015482A 1988-01-25 1988-01-25 チップ型可変抵抗器における基板片の製造方法 Expired - Fee Related JP2694843B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63015482A JP2694843B2 (ja) 1988-01-25 1988-01-25 チップ型可変抵抗器における基板片の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63015482A JP2694843B2 (ja) 1988-01-25 1988-01-25 チップ型可変抵抗器における基板片の製造方法

Publications (2)

Publication Number Publication Date
JPH01189903A JPH01189903A (ja) 1989-07-31
JP2694843B2 true JP2694843B2 (ja) 1997-12-24

Family

ID=11890012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63015482A Expired - Fee Related JP2694843B2 (ja) 1988-01-25 1988-01-25 チップ型可変抵抗器における基板片の製造方法

Country Status (1)

Country Link
JP (1) JP2694843B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS498743A (ja) * 1972-05-25 1974-01-25
JPS6022303A (ja) * 1983-07-18 1985-02-04 ロ−ム株式会社 チツプ抵抗器における電極被膜の塗布方法

Also Published As

Publication number Publication date
JPH01189903A (ja) 1989-07-31

Similar Documents

Publication Publication Date Title
JP2002367817A (ja) 複数の素子を有するチップ型電子部品の製造方法
JP2694843B2 (ja) チップ型可変抵抗器における基板片の製造方法
US4757298A (en) Ceramic substrates for tip electronic parts
JP3753252B2 (ja) マルチエレメント型チップデバイス及びその製造方法
JP2585679B2 (ja) 抵抗器における基板の製造方法
JP2521800B2 (ja) チップ型可変抵抗器用絶縁基板の製造方法及びチツプ型可変抵抗器の製造方法
JPH0682572B2 (ja) 多連チップ抵抗器の製造方法
JPH11340002A (ja) チップ型抵抗器用集合基板
JP3656307B2 (ja) 混成集積回路装置およびその製造方法
JPH04213801A (ja) モジュール抵抗器とその製造方法
JPH10335106A (ja) チップ抵抗器
JPS61229302A (ja) 並置型抵抗体装置
JPH0653004A (ja) 角形チップ抵抗器およびその製造方法
JPH09139555A (ja) セラミック基板とその製造装置
JP2000021613A (ja) チップ型抵抗器の製造方法
JPH0273608A (ja) チツプ抵抗の製造方法
JPH0335505A (ja) チップrネットワークの製造方法
JPS61288402A (ja) 抵抗体アレイの製造方法
JPH0748410B2 (ja) 電子部品における電極膜の形成方法
JPH0335506A (ja) チップrネットワークの製造方法
JPS60105262A (ja) 厚膜集積回路
JP2868575B2 (ja) セラミックス配線基板
JPH0590017A (ja) チツプ型可変抵抗器用絶縁基板の製造方法
JPH0752698B2 (ja) 積層セラミックコンデンサの製造方法
JPH03242901A (ja) チップ型抵抗器及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees