JP3753252B2 - マルチエレメント型チップデバイス及びその製造方法 - Google Patents

Description

技術分野
本願発明は、単一のチップ基板上に複数の素子エレメントを一連に形成してなるマルチエレメント型チップデバイス及びその製造方法に関する。
背景技術
単一のチップ基板上に複数の素子エレメントを一連に形成してなるマルチエレメント型チップデバイスとしては、例えば、マルチエレメント型チップ抵抗器が既に公知となっている。従来のマルチエレメント型チップ抵抗器は、典型的には図１３〜図１５に示すような構成を有している。
図１３〜図１５に示すように、従来のマルチエレメント型チップ抵抗器は、アルミナセラミックなどの絶縁材料でできたチップ基板１０’を備えており、その基板１０’の幅方向に離間した両側縁部には、基板長手方向に間隔をあけて４対の凸部１１’が形成されている。各対の凸部１１’は、基板幅方向に相互に対向している。各凸部１１’の上面には、銀・パラジウムペースト等の導体ペーストを用いて一次電極１２ａ’が厚膜状に印刷形成される。各対をなす一次電極１２ａ’を掛け渡すようにして、酸化ルテニウムペーストなどを用いて抵抗エレメント１３’が厚膜状に印刷形成される。各一次電極１２ａ’は、基板１０’の裏面にまで延びるように形成された二次電極１２ｂ’と導通している。
各抵抗エレメント１３’は、通常、図１４及び図１５に示すように、アンダコート層１４’、ミドルコート層１５’、及びオーバコート層１６’の、いずれも厚膜印刷法によって形成される３層のガラス層によって覆われている。アンダコート層１４’は、抵抗値調整のためのレザートリミングを抵抗エレメント表面を荒らすことなく適正に行うために形成される。ミドルコート層１５’は、レーザトリミングによって抵抗エレメントに形成されたスリット１７’（図１３）を覆うために形成される。オーバコート層１６’は抵抗エレメント１３’全体を保護するために形成される。
以上の構成を有するマルチエレメント型チップ抵抗器は、単一エレメント型チップ抵抗器と同様、図１６に示すようなマスター基板１８’を用いてこれに厚膜印刷法を施してゆくことにより製造される。このマスター基板１８’は、これを複数の単位チップに区画するための縦割り溝１９’及びこれに交差する横割り溝２０’と、各横割り溝２０’に沿った貫通孔２１’と、を備えている。縦割り溝１９’と横割り溝２０’は、焼成前の基板グリーンシートの表面にブレードを押し付けるなどすることによって形成される。また、上記貫通孔２１’は、おなじく基板グリーンシートに打ち抜き処理を施すことによって形成される。
マルチエレメント型チップ抵抗器の製造に際しては、先ず、上記マスター基板１８’に対し、一次電極１２ａ’が単位チップに対応するそれぞれの領域について一括印刷・焼成によって形成される。
次に、抵抗エレメント１３’が一括印刷・焼成によって形成される。
次いで、アンダコート層１４’が一括印刷・焼成によって形成される。この段階において、各対の一次電極１２ａ’に測定プローブ（図示略）を接触させながら、目標の抵抗値となるように対応する各抵抗エレメント１３’に対してレーザトリミングが施される（スリット１７’の形成）。
次いで、上記ミドルコート層１５’及びオーバコート層１６’が順次印刷・焼成によって形成される。
次に、上記マスター基板１８’は、横割り溝２０’に沿って分割される。この結果、単位チップ基板が長手方向に複数つながった形態をもつ棒状基板が得られる。
次に、得られた棒状基板に対し、表面側の一次電極１２ａ’に導通する二次電極１２ｂ’が導体ペーストの塗布・焼成によって形成される。
最後に、この棒状基板が縦割り溝１９’に沿って分割され、図１３〜図１５に示した構成を有する複数のマルチエレメント型チップ抵抗器が得られる。
図１３から判るように、同一のチップ基板１０’上に形成される４つの抵抗エレメント１３’の平面形状は、電極間中心線ＣＬに対して対称となっており、しかも、チップ基板１０’の長手方向にできるだけ広幅となっている。一方、図１４に示すように、アンダコート層１４’の端縁１４ａ’はチップ基板１０’の両端に位置する抵抗エレメント１３’を越えて位置させ、ミドルコート層１５’及びオーバコート層１６’の各端縁１５ａ’、１６ａ’は上記アンダコート層１４’の対応する端縁１４ａ’を越えて位置させるべきである。何故なら、レーザトリミングのスリット１７’は、図１３に表れているように抵抗エレメント１３’の端縁から開始するために、上記のアンダコート層１４’は、抵抗エレメント１３’をその幅方向全域にわたって完全に覆っていなければならないからである。また、一般に耐酸性に乏しいアンダコート層１４’の電極ハンダメッキ時での腐食を防止するためには、アンダコート層１４’はミドルコート層１５’あるいはオーバコート層１６’で完全に覆われている必要がある。
しかしながら、図１３に示す従来例では、各抵抗エレメント１３’を幅広の対称形状（電極間中心線ＣＬについて）であるため、チップ基板１０’の各端部に位置する抵抗エレメント１３’の側縁１３ａ’とチップ基板の対応する端縁１０ａ’との間の寸法Ｌ₁が小さくなってしまう。この結果、小さな寸法Ｌ₁内に、印刷ずれを起こすことなくアンダコート層１４’、ミドルコート層１５’及びオーバコート層１６’の各端縁１４ａ’、１５ａ’、１６ａ’を上記した配置で位置させることは至難であった。
かりに印刷ずれ等によって抵抗エレメント１３’の一部がいずれのガラス層によっても覆われずに露出するようなことになると、電極ハンダメッキ工程においてこの露出部にハンダが付着して短絡不良となる。また、アンダコート層１４’がミドルコート層１５’及びオーバコート層１６’に不完全に覆われて、部分的に露出するようなことになると、一般に耐酸性に乏しい材質で形成されたアンダコート層１４’は、電極ハンダメッキ時に腐食し、抵抗エレメント１３’にハンダが付着して短絡不良を起こすことにもなる。
また、上記のような各ガラス層の印刷ずれに起因する問題を解決する方策として、各抵抗エレメント１３’の幅を著しく狭くするということが考えられる。しかしながら、このような方策には、抵抗エレメントにレーザトリミングを施すことによってなしうる抵抗値の調整幅が不当に縮小してしまうという問題がある。
また、その他の方策として、図１７に示すように、ミドルコート層１５’を隣接するチップ基板（マスター基板１８’分断前の状態）間にわたって途切れなく形成することも考えられる。しかしながら、この方策では、隣接するチップ基板を区画する縦割り溝１９’が硬質のガラスで埋められてしまい、適正にマスター基板分割が行われず、分割後のチップ基板の形状の画一性が失われるし、マスター基板分割の際にガラス粉が飛散して周囲環境を悪化させるといった問題を招来する。
発明の開示
本願発明は、上記従来例の問題点を解消又は減少することのできるマルチエレメント型チップデバイス、特にチップ抵抗器及びその製造方法を提供することをその課題とする。
本願発明の第１の側面によれば、長状のチップ基板と、このチップ基板の表面にその長手方向に略等間隔に形成された２ｎ対〔ｎは正の整数〕の対向する電極と、それぞれの対の電極間に形成された素子エレメントと、これら素子エレメントを上記チップ基板の長手方向に一連に覆うように形成された保護コーティングと、を備えるマルチエレメント型チップデバイスであって、上記チップ基板の一端から（２ｍ−１）番目〔ｍはｎを超えない正の整数〕の素子エレメントは、その幅中心が、対応する対の電極の幅中心に対して上記チップ基板の他端側に偏位するように形成されており、上記チップ基板の上記一端から（２ｍ）番目の素子エレメントは、その幅中心が、対応する対の電極の幅中心に対して上記チップ基板の上記一端側に偏位するように形成されている、マルチエレメント型チップデバイスが提供される。
以上の構成を有するマルチエレメント型チップデバイスの効果については、後述する実施例に基づいて具体的に説明する。
本願発明の好適な実施例によれば、上記各素子エレメントは、抵抗エレメントである。また、上記保護コーティングは、上記抵抗エレメントを上記チップ基板の長手方向に一連に覆うように形成されたアンダコート層と、このアンダコート層を覆うように形成されたミドルコート層と、このミドルコート層を覆うように形成されたオーバコート層と、を備えている。この場合、上記アンダコート層は、全ての抵抗エレメントを覆い且つ越える位置まで上記チップ基板の長手方向に延びており、上記ミドルコート層は少なくとも上記アンダコート層と同じ位置まで上記チップ基板の長手方向に延びており、上記オーバコート層は上記ミドルコート層を越え且つ上記チップ基板の端縁の手前の位置まで当該チップ基板の長手方向に延びるようにするのが有利である。
本願発明の第２の側面によれば、縦割り溝と横割り溝とによって区画された長状の単位領域を複数列複数行形成したマスター基板を用意し、各単位領域において、その長手方向に略等間隔に２ｎ対〔ｎは正の整数〕の対向する電極を形成し、上記各単位領域において、各対の電極間を延びる素子エレメントを形成し、上記各単位領域において、これら素子エレメントを上記各単位領域の長手方向に一連に覆うように保護コーティングを形成するステップを含む、マルチエレメント型チップデバイスの製造方法であって、上記各単位領域における長手方向一端部から（２ｍ−１）番目〔ｍはｎを超えない正の整数〕の素子エレメントは、その幅中心が、対応する対の電極の幅中心に対して上記各単位領域の他端側に偏位するように形成し、上記各単位領域の上記一端から（２ｍ）番目の素子エレメントは、その幅中心が、対応する対の電極の幅中心に対して上記単位領域の上記一端側に偏位するように形成するようにした、マルチエレメント型チップデバイスの製造方法が提供される。
本願発明の他の目的、特徴及び利点は、以下に添付図面に基づいて説明する実施例から明らかとなろう。
【図面の簡単な説明】
図１は、本願発明の一実施例に係るマルチエレメント型チップデバイスたるチップ抵抗器を示す平面図である。
図２は、図１のII−II線に沿う拡大断面図である。
図３は、図１のIII−III線に沿う拡大断面図である。
図４〜図９は、図１〜図３に示すチップ抵抗器を製造する順次のステップを示す部分平面図である。
図１０は、図１〜図３に示すチップ抵抗器の製造過程において、抵抗エレメントを印刷形成するために用いられる印刷マスクを示す部分平面図である。
図１１及び図１２は、図１０に示した印刷マスクを共用できる２種類の異なるマスター基板を示す部分平面図である。
図１３は、従来のマルチエレメント型チップ抵抗器の一例を示す平面図である。
図１４は、図１３のＸIV−ＸIV線に沿う拡大断面図である。
図１５は、図１３のＸＶ−ＸＶ線に沿う拡大断面図である。
図１６は、図１３に示すチップ抵抗器の製造に用いられるマスター基板を示す部分平面図である。
図１７は、従来のマルチエレメント型チップ抵抗器の他の例を示す部分拡大断面図である。
発明を実施するための最良の形態
以下、本願発明の好ましい実施例を、図１〜図１２を参照して具体的に説明する。
図１〜図３は、本願発明の一実施例に係るマルチエレメント型チップデバイスを示している。図示の実施例においては、チップデバイスは、１列に並ぶ４個の抵抗エレメントを備えるチップ抵抗器として構成されている。図１は、そのチップ抵抗器の平面図である。また、図２は図１のII−II線に沿う断面図であり、図３は図１のIII−III線に沿う断面図である。
図１に表れているように、本実施例のチップ抵抗器は、図１３に示される従来例と同様の基本的構成を有している。すなわち、チップ抵抗器は、アルミナセラミックなどでできた長状のチップ基板１０を備えており、その基板１０の幅方向に離間した両側縁部には、長手方向に間隔をあけて４対の凸部１１が形成されている。各対の凸部１１は、基板１０の幅方向に相互に対向している。各凸部１１の上面には、銀・パラジウムペースト等の導体ペーストを用いて一次電極１２ａが形成されている。この一次電極１２ａは、上記凸部上に形成された矩形の基部１２ａ₁と、この基部から内方に延びる接続部１２ａ₂とから形成されている。基部１２ａ₁は基板１０の下面に延びる二次電極１２ｂに導通している。
図１３に示される従来例と同様に、それぞれの対の凸部１１における一次電極１２ａにおける基部１２ａ₁の中心間ピッチＰは、一定又は略一定としてある。しかしながら、本実施例では、各々の接続部１２ａ₂は、基板１０の長手方向に対称ではなく、基板１０の長手方向に交互に反対方向に偏位させられている。
それぞれの対をなす電極１２ａを掛け渡すようにして、酸化ルテニウムペーストなどを用いて抵抗エレメント１３１〜１３４（以下、本実施例では、図１の左側から「第１〜第４抵抗エレメント」という）が厚膜印刷形成される。これら抵抗エレメント１３１〜１３４の平面形状も、基板１０の長手方向に対称とはなっていない。すなわち、対応する電極１２ａの扇形接続部１２ａ₂の偏位と対応して、第１及び第３抵抗エレメント１３１、１３３については、その幅方向中心Ｇが、対応する電極１２ａの基部１２ａ₁における幅方向中心Ｃに対して図１の右側に偏位させられており、第２及び第４抵抗エレメント１３２、１３４については、その幅方向中心Ｇが、対応する電極１２ａの基部１２ａ₁における幅方向中心Ｃに対して図１の左側に偏位させられている。この結果、第１及び第２抵抗エレメント１３１、１３２の間隔Ｄ₁並びに第３及び第４抵抗エレメント１３３、１３４の間隔Ｄ₁は小さくなり、第２及び第３抵抗エレメント１３２、１３３の間隔Ｄ₂は、広くなる。同様に、第１抵抗エレメント１３１と基板１０の左側縁１０ａ間の距離Ｌ₂並びに第４抵抗エレメント１３４と基板１０の右端縁１０ｂの間の距離Ｌ₂に余裕がでてくる。
抵抗エレメント１３１〜１３４及び一次電極１２ａの一部は、例えばガラス等の絶縁材料からなるアンダコート層１４（図１に破線で示す）で一連に覆われる。このアンダコート層１４の基板長手方向の端縁１４ａは、第１抵抗エレメント１３１及び第４抵抗エレメント１３４を越えて延びている。このアンダコート層１４は、抵抗エレメントの抵抗値調整のためのレーザトリミングをその表面を荒らすことなく適正に行うために形成されるものであり、材質的には比較的弱いものである。尚、レーザトリミング（スリット１７の形成）による抵抗値調整は、アンダコート層１４を形成した後に、各対の一次電極１２ａに図示しない測定プローブを接触させて抵抗エレメントの抵抗値を実測しながら、この実測値が所望の抵抗値となるように行われる。
アンダコート層１４は、例えばガラス等の絶縁材料からなるミドルコート層１５（図１に一点鎖線で示す）で覆われる。このミドルコート層１５の基板長手方向の端縁１５ａは、上記アンダコート層１４の端縁１４ａと一致していてもよいし、或いはそれを越えて延びていてもよい。このミドルコート層１５は、レーザトリミングによって抵抗エレメント１３１〜１３４に形成されたスリット１７を絶縁材料で埋めるために形成される。
ミドルコート層１５は、やはりガラス等の絶縁材料からなるオーバコート層１６（図１に二点鎖線で示す）で覆われる。このオーバコート層１６の基板長手方向の端縁１６ａは、上記ミドルコート層１５の端縁１５ａを越えて延びている。このオーバコート層１６は、上記アンダコート層１４及びミドルコート層１５と共に、素子全体を保護するための保護コーティングを構成する。
前述したように、本実施例のチップ抵抗器においては、抵抗エレメント１３１〜１３４を、基板１０の長手方向にみて、交互に反対方向に偏位させることにより、第１抵抗エレメント１３１と基板１０の左端縁１０ａ間の距離Ｌ₂及び第４抵抗エレメント１３４と基板１０の右端縁１０ｂ間の距離Ｌ₂を大きくすることができる。従って、この拡大された距離Ｌ₂を利用することにより、アンダコート層１４の基板長手方向の端縁１４ａを第１抵抗エレメント１３１及び第４抵抗エレメント１３４を越えた位置に余裕をもって配置することができる。同様に、ミドルコート層１５の基板長手方向の端縁１５ａを上記アンダコート層１４の端縁１４ａと同位置又はそれを越えた位置に配置する場合も、オーバコート層１６の基板長手方向の端縁１６ａを上記ミドルコート層１５の端縁１５ａを越えた位置に配置する場合も、この拡大された距離Ｌ₂を利用することで余裕が生まれる。その結果、抵抗エレメント１３１〜１３４の印刷位置に対してアンダコート層１４、ミドルコート層１５及びオーバコート層１６の印刷に印刷ずれを起こしても、オーバコート層１６の端縁１６ａから抵抗エレメント１３１、１３４やアンダコート層１４が露出してしまうといった事態を有効に回避又は軽減して、電極に対するハンダメッキ工程において、短絡不良を生じるといった不具合の発生が少なくなる。
さらに、本実施例では、各抵抗エレメント１３１〜１３４の位置は偏位させるか、抵抗エレメント自体を細幅化する必要はないので、レーザトリミングによる抵抗値の調整幅が減じられるということもない。
本実施例に係るマルチエレメント型チップ抵抗器は、従来のチップ抵抗器と同様に厚膜印刷法を用いて都合よく製造することができる。以下、図４〜図１０を参照しながら、この製造方法について説明する。
先ず、図４に示すように、複数のチップ基板１０にほぼ対応する大きさを有するマスター基板１８を用意する。アルミナセラミック等の絶縁材料からなるこのマスター基板１８の表面には、縦割り溝１９と横割り溝２０とを格子状に形成することにより、略長矩形の単位領域Ａが複数行複数列に形成される。横割り溝２０に沿って、各単位領域Ａごとに前述した凸部１１（図１参照）を形成するための貫通孔２１が形成されている。上記縦割り溝１９と横割り溝２０は、焼成前の基板グリーンシートの表面にブレードを押し付けるなどすることによって形成される。上記貫通孔２１は、おなじく基板グリーンシートの表面に打ち抜き処理を施すことによって形成される。
次に、図５に示すように、マスター基板１８上の所定箇所に、一次電極１２ａを形成する。ここで、一次電極１２ａの形成ピッチＰは、各単位領域Ａ内のみならず、各列において隣接する全ての単位領域Ａにわたって一定とする。
次に、図６に示すように、各単位領域Ａにおいて、各対をなす電極１２ａ間を掛け渡すようにして、抵抗エレメント１３を形成する。
次に、図７に示すように、各単位領域Ａにおいて、一連の抵抗エレメント１３を覆うようにアンダコート層１４を形成する。この状態において、各対の電極１２ａに測定プローブを接触させて対応する抵抗エレメント１３の抵抗値を実測しながら、所定の抵抗値となるようレーザトリミング（スリット１７の形成）を施し、各抵抗エレメントの抵抗値を所定の範囲内に調整する。
次に、図８に示すように、各単位領域Ａにおいて、各アンダコート層１４を覆うミドルコート層１５を形成する。
次に、図９に示すように、各単位領域Ａにおいて、各ミドルコート層１５を覆うオーバコート層１６を形成する。
次に、オーバコート層１６の形成を終えたマスター基板１８を、横割り溝２０に沿って切断することにより、棒状基板（図示せず）に分割し、この棒状基板に対してその裏面にまで延び且つ一時電極１２ａに導通する二次電極１２ｂ（図２）を導体ペーストを塗布・焼成することにより形成する。
そして、最後に、上記棒状のサブマスター基板を縦割り溝１９に沿って分割することにより、図１〜図３に示した構成を有する複数のマルチエレメント型チップ抵抗器が完成する。
上記製造方法においては、マスター基板１８の単位領域Ａごとに、アンダコート層１４、ミドルコート層１５、及び、オーバコート層１６が、縦割り溝１９を跨ぐことなく独立的に形成されるので、例えばミドルコート層１５が縦割り溝１９を埋めるといったことがない。従って、割り溝１９、２０に沿った適正なマスター基板１８の分割を行うことができ、チップ基板の形態が均一化される。
図１０は、抵抗エレメント１３を印刷するためのマスク２２を模式的に示している。この図１０から判るように、このマスク２２は複数の横方向の列に配置された複数のマスク開口２２ａ、２２ｂを備えており、各横方向の列においては、端から数えて奇数番目のマスク開口２２ａと偶数番目のマスク開口２２ｂとが近接するよう偏位して形成されている。マスク開口２２ａ、２２ｂは、マスター基板１８上に形成される抵抗エレメント１３の形態と対応している。このようなマスクは、マスター基板における一次電極１２ａの形成ピッチＰを、一連の単位領域Ａ間で一定とするかぎり、各々２ｎ個の抵抗エレメントを有する複数のマルチエレメント型チップ抵抗器を製造するための異なるマスター基板に共用することができる。例えば、マスク２２は、図１１に示すような各々２個の抵抗エレメントを有する複数のマルチエレメント型チップ抵抗器を製造するためのマスター基板に対して、或いは図１２に示すような各々８個の抵抗エレメントを有する複数のマルチエレメント型チップ抵抗器を製造するためのマスター基板に対しても共用することができる。
以上の実施例はマルチエレメント型チップ抵抗器についてのものであるが、本願発明はチップ抵抗器に限定されない。例えば、本願発明は、複数のコンデンサエレメントを単一基板上に一連に配置したチップコンデンサや、抵抗エレメントとコンデンサエレメントとを単一基板上に配置した複合チップデバイスにも適用することができる。また、図示の実施例では、各抵抗エレメント１３のための保護コーティングは、全てガラス材からなるアンダコート層１４、ミドルコート層１５及びオーバコート層１６からなる３層構造であるが、必ずしも３層構造である必要はなく、また、ガラス以外の保護材料で形成してもよい。

Claims (9)

1. 長状のチップ基板と、このチップ基板の表面にその長手方向に略等間隔に形成された２ｎ対〔ｎは正の整数〕の対向する電極と、それぞれの対の電極間に形成された素子エレメントと、これら素子エレメントを上記チップ基板の長手方向に一連に覆うように形成された保護コーティングと、を備えるマルチエレメント型チップデバイスであって、
   上記各対の電極は基部と接続部とを備えており、
   上記チップ基板の一端から（２ｍ−１）番目〔ｍはｎを超えない正の整数〕の素子エレメントは、その幅中心が、対応する対の電極における基部の幅中心に対して上記チップ基板の他端側に偏位するように形成されており、
   上記チップ基板の上記一端から（２ｍ）番目の素子エレメントは、その幅中心が、対応する対の電極における基部の幅中心に対して上記チップ基板の上記一端側に偏位するように形成されており、
   上記各対の電極における接続部は、基部の幅中心に対して、各対応する素子エレメントと同一方向に偏位している、マルチエレメント型チップデバイス。
2. 上記各素子エレメントは、抵抗エレメントである、請求項１に記載のマルチエレメント型チップデバイス。
3. 上記保護コーティングは、上記素子エレメントを上記チップ基板の長手方向に一連に覆うように形成されたアンダコート層と、このアンダコート層を覆うように形成されたミドルコート層と、このミドルコート層を覆うように形成されたオーバコート層と、を備えている、請求項１に記載のマルチエレメント型チップデバイス。
4. 上記アンダコート層は、全ての素子エレメントを覆い且つ越える位置まで上記チップ基板の長手方向に延びており、上記ミドルコート層は少なくとも上記アンダコート層と同じ位置まで上記チップ基板の長手方向に延びており、上記オーバコート層は上記ミドルコート層を越え且つ上記チップ基板の端縁の手前の位置まで当該チップ基板の長手方向に延びている、請求項３に記載のマルチエレメント型チップデバイス。
5. 縦割り溝と横割り溝とによって区画された長状の単位領域を複数列複数行形成したマスター基板を用意し、
   各単位領域において、その長手方向に略等間隔をあけてそれぞれ基部と接続部とを有する２ｎ対〔ｎが正の整数〕の対向する電極を形成し、
   上記各単位領域において、各対の電極間を延びる素子エレメントを形成し、
   上記各単位領域において、これら素子エレメントを上記各単位領域の長手方向に一連に覆うように保護コーティングを形成する、
   ステップを含むマルチエレメント型チップデバイスの製造方法であって、
   上記各単位領域における長手方向一端部から（２ｍ−１）番目〔ｍはｎを超えない正の整数〕の素子エレメントは、その幅中心が、対応する対の電極における基部の幅中心に対して上記各単位領域の他端側に偏位するように形成し、
   上記各単位領域の上記一端から（２ｍ）番目の素子エレメントは、その幅中心が、対応する対の電極における基部の幅中心に対して上記単位領域の上記一端側に偏位するように形成し、
   上記各対の電極における接続部は、基部の幅中心に対して、各対応する素子エレメントと同一方向に偏位するように形成した、マルチエレメント型チップデバイスの製造方法。
6. 上記各素子エレメントは、抵抗エレメントである、請求項５に記載の製造方法。
7. 上記保護コーティングは、上記素子エレメントを上記各単位領域の長手方向に一連に覆うように形成されたアンダコート層と、このアンダコート層を覆うように形成されたミドルコート層と、このミドルコート層を覆うように形成されたオーバコート層と、を順次形成することにより形成される、請求項５に記載の製造方法。
8. 上記アンダコート層は、全ての素子エレメントを覆い且つ越える位置まで上記各単位領域の長手方向に延びるように形成し、上記ミドルコート層は少なくとも上記アンダコート層と同じ位置まで上記各単位領域の長手方向に延びるように形成し、上記オーバコート層は上記ミドルコート層を越え且つ上記各単位領域の端縁の手前の位置まで当該各単位領域の長手方向に延びるように形成する、請求項７に記載の製造方法。
9. 長手方向に一連の単位領域における全ての電極対間の間隔は、当該一連の単位領域にわたって一定である。請求項５に記載の製造方法。

Images