JPH0728118B2 - 面付け実装プリント配線板の製造方法 - Google Patents
面付け実装プリント配線板の製造方法Info
- Publication number
- JPH0728118B2 JPH0728118B2 JP62201839A JP20183987A JPH0728118B2 JP H0728118 B2 JPH0728118 B2 JP H0728118B2 JP 62201839 A JP62201839 A JP 62201839A JP 20183987 A JP20183987 A JP 20183987A JP H0728118 B2 JPH0728118 B2 JP H0728118B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor land
- conductor
- land
- wiring board
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、面付け実装用プリント配線板に係り、とくに
面付け実装工程における導体間の短絡防止に好適な面付
け実装用プリント配線板の製造方法に関する。
面付け実装工程における導体間の短絡防止に好適な面付
け実装用プリント配線板の製造方法に関する。
従来の面付け実装プリント配線板においては、たとえば
特開昭61−152090に記載されているように、フラットパ
ッケージ型集積回路の本体をはめ込むための穴と、この
穴の周囲に上記集積回路のリードと接続するための導体
ランドと、この導体ランドから外方に延出する導電路と
を設けた印刷配線基板において、上記導体ランドを上記
穴が正規の位置に設けられている場合よりも所定の間隔
大きい基準位置から外方幅広に内方を幅狭に形成して上
記穴の加工位置を目視でチェック可能にしたものが提案
されている。
特開昭61−152090に記載されているように、フラットパ
ッケージ型集積回路の本体をはめ込むための穴と、この
穴の周囲に上記集積回路のリードと接続するための導体
ランドと、この導体ランドから外方に延出する導電路と
を設けた印刷配線基板において、上記導体ランドを上記
穴が正規の位置に設けられている場合よりも所定の間隔
大きい基準位置から外方幅広に内方を幅狭に形成して上
記穴の加工位置を目視でチェック可能にしたものが提案
されている。
上記の従来技術はその目的上導体ランドの外観状態また
は寸法状態とくに長さ方向の寸法状態に主眼をおいてお
り、導体ランドの高さ、断面形状などについての配慮が
なされておらず、そのため、つぎに述べるような問題が
あった。
は寸法状態とくに長さ方向の寸法状態に主眼をおいてお
り、導体ランドの高さ、断面形状などについての配慮が
なされておらず、そのため、つぎに述べるような問題が
あった。
すなわち、上記従来技術における導体ランドの製作工程
は、第３図（ａ）に示すように基材１の両面に銅箔２を
積層し、所定位置にスルーホール（図示せず）を形成す
る。ついで、第３図（ｂ）に示すように、基材１の全面
（スルーホールの内周面も含む）に触媒付与化学銅めっ
き（図示せず）を薄付けし、その上にパネル電気銅めっ
き５を所定の厚さに析出させたのち、第３図（ｃ）に示
すように、所定形状の銅箔２による導体回路を形成する
ため、印刷法または露出法により所定形状のエッチング
レジスト６を形成する。ついで、第３図（ｄ）に示すよ
うに、印刷回路２′以外の銅箔２をエッチングで溶融除
去したのち、エッチングレジスト６を剥離し、必要ある
ときには、ソルダーレジスト処理を施す。
は、第３図（ａ）に示すように基材１の両面に銅箔２を
積層し、所定位置にスルーホール（図示せず）を形成す
る。ついで、第３図（ｂ）に示すように、基材１の全面
（スルーホールの内周面も含む）に触媒付与化学銅めっ
き（図示せず）を薄付けし、その上にパネル電気銅めっ
き５を所定の厚さに析出させたのち、第３図（ｃ）に示
すように、所定形状の銅箔２による導体回路を形成する
ため、印刷法または露出法により所定形状のエッチング
レジスト６を形成する。ついで、第３図（ｄ）に示すよ
うに、印刷回路２′以外の銅箔２をエッチングで溶融除
去したのち、エッチングレジスト６を剥離し、必要ある
ときには、ソルダーレジスト処理を施す。
このようにして製作された面付導体ランド４は、その配
列方向の断面が台形状に形成され、その両端面4bに角度
90°乃至110°程度の傾斜面が形成される。またパネル
電気銅めっき５を使用しているので、パネル電気銅めっ
き５の厚さが不均一になる。そのため、厚み35μｍの銅
箔２を用い、パネル電気銅めっき５の厚みを30μｍとす
ると、導体ランド４の高さが65μｍとなって高くなる。
列方向の断面が台形状に形成され、その両端面4bに角度
90°乃至110°程度の傾斜面が形成される。またパネル
電気銅めっき５を使用しているので、パネル電気銅めっ
き５の厚さが不均一になる。そのため、厚み35μｍの銅
箔２を用い、パネル電気銅めっき５の厚みを30μｍとす
ると、導体ランド４の高さが65μｍとなって高くなる。
而して、導体ランド４上に部品リードをはんだ付けする
ため、導体ランド４の上面4aおよび両端面4bにはんだペ
ースト200°位の熱風により加熱溶融して固形はんだを
形成するが、この場合のはんだペースト量は導体ランド
４の高さが高くなるのに伴なって増加する。また上記第
２図（ｄ）に示すように導体ランド４の両端面4bに角度
90°乃至110°の傾斜面が形成されると、第３図（ｅ）
に示すように肩部Ａのとくに角には殆んどはんだが付か
ず両端面の方向にはんだが流れ出す。そのため、はんだ
ペースト量の増加と、はんがだ導体ランド４の両端面4b
に流れ易くなることから導体ランド４の両端面4bのはん
だ膜７′の外側面間の距離ａが狭小になって短絡不良を
発生するので、製造原価が高くなりかつ品質低下を招く
問題があった。
ため、導体ランド４の上面4aおよび両端面4bにはんだペ
ースト200°位の熱風により加熱溶融して固形はんだを
形成するが、この場合のはんだペースト量は導体ランド
４の高さが高くなるのに伴なって増加する。また上記第
２図（ｄ）に示すように導体ランド４の両端面4bに角度
90°乃至110°の傾斜面が形成されると、第３図（ｅ）
に示すように肩部Ａのとくに角には殆んどはんだが付か
ず両端面の方向にはんだが流れ出す。そのため、はんだ
ペースト量の増加と、はんがだ導体ランド４の両端面4b
に流れ易くなることから導体ランド４の両端面4bのはん
だ膜７′の外側面間の距離ａが狭小になって短絡不良を
発生するので、製造原価が高くなりかつ品質低下を招く
問題があった。
本発明の目的は、面付け実装時の導体ランド間の短絡不
良を減少し、かつ各導体ランドの高さを低くして面付け
時に使用するはんだペースト量を減少し、品質の向上と
製造原価の低減とを可能とする面付け実装プリント配線
板の製造方法を提供することにある。
良を減少し、かつ各導体ランドの高さを低くして面付け
時に使用するはんだペースト量を減少し、品質の向上と
製造原価の低減とを可能とする面付け実装プリント配線
板の製造方法を提供することにある。
本発明においては、基材上に銅箔をエッチングして所定
の回路を形成し、該基材の回路にめっきにより導体ラン
ドを形成し、その導体ランドに部品リードをはんだ付け
するため、導体ランドにペーストを加熱溶融して固形は
んだを形成する面付け実装プリント配線板において、基
材の回路の表面上に化学銅めっきにより銅被膜を析出さ
せ、その両肩部が円弧状をなしかつ全体としてほぼ30乃
至50μｍの高さをなす導体ランドを形成し、その後、導
体ランドの表面にペーストを加熱溶融して固形はんだを
形成することを特徴とするものである。
の回路を形成し、該基材の回路にめっきにより導体ラン
ドを形成し、その導体ランドに部品リードをはんだ付け
するため、導体ランドにペーストを加熱溶融して固形は
んだを形成する面付け実装プリント配線板において、基
材の回路の表面上に化学銅めっきにより銅被膜を析出さ
せ、その両肩部が円弧状をなしかつ全体としてほぼ30乃
至50μｍの高さをなす導体ランドを形成し、その後、導
体ランドの表面にペーストを加熱溶融して固形はんだを
形成することを特徴とするものである。
本発明では、上述の如く、基材の回路の表面上に化学銅
めっきにより銅被膜を析出させて導体ランドを形成して
いるので、導体ランドの上面および両端面に厚さが均一
な銅皮膜を形成することができ、かつ導体ランドの両端
面および肩部に円弧状の銅皮膜が形成されているので、
導体ランド上に部品のリードをはんだ付けするため使用
するはんだペーストを加熱溶融して固形はんだに形成し
たさい、はんだペーストが両端面に流れにくくなるの
で、均一な厚さのはんだ膜を固着することができる。
めっきにより銅被膜を析出させて導体ランドを形成して
いるので、導体ランドの上面および両端面に厚さが均一
な銅皮膜を形成することができ、かつ導体ランドの両端
面および肩部に円弧状の銅皮膜が形成されているので、
導体ランド上に部品のリードをはんだ付けするため使用
するはんだペーストを加熱溶融して固形はんだに形成し
たさい、はんだペーストが両端面に流れにくくなるの
で、均一な厚さのはんだ膜を固着することができる。
したがって導体ランドの高さを低くすることができるの
で、ペースト量が減少しかつ両端面のはんだの外側面間
の間隔を広くなって短絡発生率を低下することができ
る。
で、ペースト量が減少しかつ両端面のはんだの外側面間
の間隔を広くなって短絡発生率を低下することができ
る。
事実、本願発明者の実験結果によれば導体ランドの高さ
と、はんだペースト量および短絡発生率との関係は第４
図に示すようになることが解った。すなわち、導体ラン
ドの高さが60μｍ以下の場合には、導体ランドの高さの
増加に対するはんだペースト量の増加の割合は少なく、
かつ短絡の発生はなかったが、導体ランドの高さが60μ
ｍに達したときに短絡が発生した。また導体ランドの高
さが60μｍを超えると導体ランドの高さの増加に対して
はんだペースト量および短絡発生率が急激に増加した。
なお、導体ランドの高さが30μｍ以下の場合には製作は
可能であるが、実際上化学銅めっきの量が不足するた
め、信頼性が低下する問題がある。
と、はんだペースト量および短絡発生率との関係は第４
図に示すようになることが解った。すなわち、導体ラン
ドの高さが60μｍ以下の場合には、導体ランドの高さの
増加に対するはんだペースト量の増加の割合は少なく、
かつ短絡の発生はなかったが、導体ランドの高さが60μ
ｍに達したときに短絡が発生した。また導体ランドの高
さが60μｍを超えると導体ランドの高さの増加に対して
はんだペースト量および短絡発生率が急激に増加した。
なお、導体ランドの高さが30μｍ以下の場合には製作は
可能であるが、実際上化学銅めっきの量が不足するた
め、信頼性が低下する問題がある。
したがって、上記の実験結果から導体ランドの高さは30
乃至50μｍの範囲内に含まれるように形成することが好
ましい。
乃至50μｍの範囲内に含まれるように形成することが好
ましい。
上記の実験結果によれば、従来技術のように導体ランド
の高さが65μｍに形成されている場合には、はんだペー
スト量が激増し、かつ短絡発生率が激増することにな
る。
の高さが65μｍに形成されている場合には、はんだペー
スト量が激増し、かつ短絡発生率が激増することにな
る。
これに対して本発明においては、化学銅めっきの析出に
より導体ランドの上面および両端面に均一な厚さの銅皮
膜を形成することができるので、たとえば厚さ18μｍの
銅箔を使用し、化学銅めっきを厚さ30μｍ析出させた場
合、導体ランドの高さは48μｍになって好ましい範囲に
含まれることになる。
より導体ランドの上面および両端面に均一な厚さの銅皮
膜を形成することができるので、たとえば厚さ18μｍの
銅箔を使用し、化学銅めっきを厚さ30μｍ析出させた場
合、導体ランドの高さは48μｍになって好ましい範囲に
含まれることになる。
以下、本発明の一実施例を示す第１図および第２図につ
いて説明する。
いて説明する。
第１図は本発明による面付け実装プリント配線板におけ
る導体ランドを示す断面図である。
る導体ランドを示す断面図である。
第１図に示すように本発明による導体ランド４は、基材
１上に間隔をおいて複数個配置され銅箔２によって形成
された導体回路２′と、その上面および配列方向両端面
に化学銅めっき３の析出によって形成された銅皮膜３′
とから構成され、とくに上面4aと両端面4bの間の肩部に
形成された銅皮膜は、導体ランド４の高さと同一寸法を
半径とする円弧状に形成され、しかも全体が30乃至55μ
ｍの高さをなしていることに特徴を有するものである。
１上に間隔をおいて複数個配置され銅箔２によって形成
された導体回路２′と、その上面および配列方向両端面
に化学銅めっき３の析出によって形成された銅皮膜３′
とから構成され、とくに上面4aと両端面4bの間の肩部に
形成された銅皮膜は、導体ランド４の高さと同一寸法を
半径とする円弧状に形成され、しかも全体が30乃至55μ
ｍの高さをなしていることに特徴を有するものである。
つぎに上記第１図に示す導体ランド４の製作方法につい
て第２図（ａ）乃至第２図（ｅ）に示す製作工程図によ
り説明する。
て第２図（ａ）乃至第２図（ｅ）に示す製作工程図によ
り説明する。
第２図（ａ）に示すように、基材１の両面に銅箔２を積
層し、所定位置にスルーホール（図示せず）を形成した
のち、触媒付与化学銅めっきによる触媒層（図示せず）
を形成する。ついで、第２図（ｂ）に示すように所定形
状の銅箔２による導体回路２′を形成するため、印刷法
または露出法により所定形状のエッチングレジスト６を
形成する。ついで、第２図（ｃ）に示すように、導体回
路２′以外の銅箔２をエッチングで溶解除去したのち、
エッチングレジスト６を剥離する。ついで、第２図
（ｄ）に示すように、必要ある場合、ソルダレジスト処
理を行ない、露出している導体回路２′の上面2aおよび
両端面2bに化学銅めっきを析出させて導体回路２′の上
面2aおよび両端面2bに銅被膜３′を形成する。
層し、所定位置にスルーホール（図示せず）を形成した
のち、触媒付与化学銅めっきによる触媒層（図示せず）
を形成する。ついで、第２図（ｂ）に示すように所定形
状の銅箔２による導体回路２′を形成するため、印刷法
または露出法により所定形状のエッチングレジスト６を
形成する。ついで、第２図（ｃ）に示すように、導体回
路２′以外の銅箔２をエッチングで溶解除去したのち、
エッチングレジスト６を剥離する。ついで、第２図
（ｄ）に示すように、必要ある場合、ソルダレジスト処
理を行ない、露出している導体回路２′の上面2aおよび
両端面2bに化学銅めっきを析出させて導体回路２′の上
面2aおよび両端面2bに銅被膜３′を形成する。
このようにして形成された導体ランド４の断面形状はそ
の上面4aと両端面4bとの間の肩部が円弧状に形成され、
その半径は導体ランド４の高さと同一寸法を半径とし、
かつ化学銅めっきを使用しているので、上面4aおよび両
端部4bに均一な厚みの銅皮膜３′が形成される。
の上面4aと両端面4bとの間の肩部が円弧状に形成され、
その半径は導体ランド４の高さと同一寸法を半径とし、
かつ化学銅めっきを使用しているので、上面4aおよび両
端部4bに均一な厚みの銅皮膜３′が形成される。
そのため、導体ランド４の高さを従来に比較して低くす
ることができるので、第４図に示す好ましい範囲である
30乃至50μｍ内に含まれるように形成することができ
る。たとえば厚み18μｍの銅箔２を用い、その上に化学
銅めっき３を厚さ30μｍにて析出すると、導体ランド４
の高さが48μｍに形成される。
ることができるので、第４図に示す好ましい範囲である
30乃至50μｍ内に含まれるように形成することができ
る。たとえば厚み18μｍの銅箔２を用い、その上に化学
銅めっき３を厚さ30μｍにて析出すると、導体ランド４
の高さが48μｍに形成される。
つぎに第２図（ｅ）に示すように、導体ランド４の上面
4aおよび両端面4bにはんだペーストを加熱溶融によって
形成された固形はんだを形成した場合、両端面4bが円弧
状に形成されておりかつ導体ランド４の高さを低くする
ことができるのに伴なってはんだペースト量を減少する
ことができるので、上面4a上のはんだペーストが両端面
4bの方に流出にくくなる。そのため導体ランド４の上面
4aおよび両端面4bに均一な厚さのはんだ膜７′を形成す
ることができ、これによって固形はんだ膜７′の外側面
間の間隔ｂを従来に比較して広くすることができるの
で、短絡の発生を減少することができる。
4aおよび両端面4bにはんだペーストを加熱溶融によって
形成された固形はんだを形成した場合、両端面4bが円弧
状に形成されておりかつ導体ランド４の高さを低くする
ことができるのに伴なってはんだペースト量を減少する
ことができるので、上面4a上のはんだペーストが両端面
4bの方に流出にくくなる。そのため導体ランド４の上面
4aおよび両端面4bに均一な厚さのはんだ膜７′を形成す
ることができ、これによって固形はんだ膜７′の外側面
間の間隔ｂを従来に比較して広くすることができるの
で、短絡の発生を減少することができる。
本発明によれば、基材の回路の表面上に化学銅めっきに
より銅被膜を析出させて両肩部が円弧状をなす導体ラン
ドを形成し、次いで導体ランドの表面にペーストを加熱
溶融して固形はんだを形成するように構成したので、導
体ランドの厚さのみならず銅被膜の厚さを薄く均一化す
ることができる結果、面付け時に使用するはんだペース
ト量を減少することができる効果があり、しかもペース
ト量と短絡発生率との関係を考慮し導体ランド全体が30
乃至50μｍの高さにしたので、短絡の発生を確実に減少
することができる効果がある。
より銅被膜を析出させて両肩部が円弧状をなす導体ラン
ドを形成し、次いで導体ランドの表面にペーストを加熱
溶融して固形はんだを形成するように構成したので、導
体ランドの厚さのみならず銅被膜の厚さを薄く均一化す
ることができる結果、面付け時に使用するはんだペース
ト量を減少することができる効果があり、しかもペース
ト量と短絡発生率との関係を考慮し導体ランド全体が30
乃至50μｍの高さにしたので、短絡の発生を確実に減少
することができる効果がある。
したがって、品質の向上と製造原価の低減をはかること
ができる。
ができる。
第１図は本発明の一実施例である面付け実装プリント配
線板の製造方法における導体ランドを示す断面図、第２
図（ａ）乃至（ｅ）は、第１図に示す導体ランドの製作
工程図、第３図（ａ）乃至（ｅ）は従来の面付け実装プ
リント配線板における導体ランドの製作工程図、第４図
は導体ランドの高さとはんだペース量および短絡発生率
との関係図である。 １…基材、２…銅箔、２′…導体回路、３′…銅被膜、
４…面付け導体ランド、６…エッチングレジスト、７´
…固形はんだ膜。
線板の製造方法における導体ランドを示す断面図、第２
図（ａ）乃至（ｅ）は、第１図に示す導体ランドの製作
工程図、第３図（ａ）乃至（ｅ）は従来の面付け実装プ
リント配線板における導体ランドの製作工程図、第４図
は導体ランドの高さとはんだペース量および短絡発生率
との関係図である。 １…基材、２…銅箔、２′…導体回路、３′…銅被膜、
４…面付け導体ランド、６…エッチングレジスト、７´
…固形はんだ膜。
Claims (1)
- 【請求項１】基材上に銅箔をエッチングして所定の回路
を形成し、該基材の回路上にめっきにより導体ランドを
析出させ、その導体ランドに部品リードをはんだ付けす
るため、導体ランドにペーストを加熱溶融して固形はん
だを形成する面付け実装プリント配線板において、基材
の回路の表面上に化学銅めっきにより銅被膜を析出さ
せ、その両肩部が円弧状をなしかつ全体としてほぼ30乃
至50μｍの高さをなす導体ランドを形成し、その後、導
体ランドの表面にペーストを加熱溶融して固形はんだを
形成することを特徴とする面付け実装プリント配線板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62201839A JPH0728118B2 (ja) | 1987-08-14 | 1987-08-14 | 面付け実装プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62201839A JPH0728118B2 (ja) | 1987-08-14 | 1987-08-14 | 面付け実装プリント配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6445192A JPS6445192A (en) | 1989-02-17 |
| JPH0728118B2 true JPH0728118B2 (ja) | 1995-03-29 |
Family
ID=16447747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62201839A Expired - Lifetime JPH0728118B2 (ja) | 1987-08-14 | 1987-08-14 | 面付け実装プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728118B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01253991A (ja) * | 1988-04-01 | 1989-10-11 | Nec Corp | 印刷配線板 |
| JPH0731755B2 (ja) * | 1989-09-14 | 1995-04-10 | ボディソニック株式会社 | 体感振動システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58202589A (ja) * | 1982-05-21 | 1983-11-25 | 株式会社日立製作所 | プリント回路板の製造方法 |
| JPS612386A (ja) * | 1984-06-15 | 1986-01-08 | 株式会社日立製作所 | プリント回路基板の製造方法 |
-
1987
- 1987-08-14 JP JP62201839A patent/JPH0728118B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6445192A (en) | 1989-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3742597A (en) | Method for making a coated printed circuit board | |
| JPH08321671A (ja) | バンプ電極の構造およびその製造方法 | |
| TW201703592A (zh) | 印刷電路板及製造印刷電路板之方法 | |
| JP2005026525A (ja) | 配線基板および配線基板の製造方法 | |
| JPH0728118B2 (ja) | 面付け実装プリント配線板の製造方法 | |
| JP2830317B2 (ja) | 表面実装用プリント配線板の製造方法 | |
| US5024734A (en) | Solder pad/circuit trace interface and a method for generating the same | |
| JP2717200B2 (ja) | 電子部品搭載用基板におけるオーバーレイめっきの形成方法 | |
| JP2700259B2 (ja) | プリント配線板における凹所を有する半田層の形成方法 | |
| JPH01183192A (ja) | フレキシブルプリント配線板およびその製造方法 | |
| JP3913121B2 (ja) | 低い抵抗値を有するチップ抵抗器の製造方法 | |
| US4097685A (en) | Discrete crossover chips for individual conductor track crossovers in hybrid circuits and method for constructing same | |
| JP2503052B2 (ja) | プリント基板 | |
| JP2594075B2 (ja) | 角形電子部品の製造方法 | |
| JPH0336319B2 (ja) | ||
| JP4051751B2 (ja) | 電子部品の端子の製造方法 | |
| JPH0586679B2 (ja) | ||
| JPH0119815Y2 (ja) | ||
| JP2603863B2 (ja) | プリント配線板 | |
| JPH0749823Y2 (ja) | 回路基板 | |
| JPH05327195A (ja) | プリント基板 | |
| JPS626710Y2 (ja) | ||
| JPH0727610Y2 (ja) | 可変抵抗器の電極構造 | |
| JPH11219846A (ja) | 表面実装部品とその製造方法 | |
| JPH04313294A (ja) | プリント配線板のハンダ付け方法 |