JP3000660B2 - チップ型半導体部品 - Google Patents
チップ型半導体部品Info
- Publication number
- JP3000660B2 JP3000660B2 JP2304858A JP30485890A JP3000660B2 JP 3000660 B2 JP3000660 B2 JP 3000660B2 JP 2304858 A JP2304858 A JP 2304858A JP 30485890 A JP30485890 A JP 30485890A JP 3000660 B2 JP3000660 B2 JP 3000660B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- electrodes
- chip
- main surface
- semiconductor component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Thermistors And Varistors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、正特性あるいは負特性を示すサーミスタ
素子やバリスタなどのチップ型半導体部品に関する。
素子やバリスタなどのチップ型半導体部品に関する。
［従来の技術及び発明が解決しようとする課題］ 従来のチップ型半導体部品としては、例えば、第４図
に示すようなチップ型半導体部品が知られており、この
チップ型半導体部品は裏面側も第４図に示す構造と同一
の構造を有する。図に示すように、このチップ型半導体
部品50は、正特性を示すサーミスタ用の半導体素子（例
えば、チタン酸バリウム系半導体磁器など）60の両端側
に一対の電極70,70を配設して形成されている。電極70
は半導体素子60の両主面、両側面及び端面にそれぞれ形
成された主面側電極70a,70a、側面側電極70b,70b及び端
面側電極70cから構成されている。この電極70は、オー
ミック層としてNiのメッキ層を形成し、さらにその上に
はんだ付けを良好にするためのはんだ付け層として、Ag
を含む導電性ペーストを塗布して焼き付けた導電層を設
けることにより形成されている。
に示すようなチップ型半導体部品が知られており、この
チップ型半導体部品は裏面側も第４図に示す構造と同一
の構造を有する。図に示すように、このチップ型半導体
部品50は、正特性を示すサーミスタ用の半導体素子（例
えば、チタン酸バリウム系半導体磁器など）60の両端側
に一対の電極70,70を配設して形成されている。電極70
は半導体素子60の両主面、両側面及び端面にそれぞれ形
成された主面側電極70a,70a、側面側電極70b,70b及び端
面側電極70cから構成されている。この電極70は、オー
ミック層としてNiのメッキ層を形成し、さらにその上に
はんだ付けを良好にするためのはんだ付け層として、Ag
を含む導電性ペーストを塗布して焼き付けた導電層を設
けることにより形成されている。
上記のように形成された従来のチップ型半導体部品50
に対し、その用途や使用条件などと関連して、低抵抗で
あることが重要な条件として要求される場合がある。そ
して、このような要求に応えて低抵抗のチップ型半導体
部品を製作するために、主として次のような方策がとら
れている。
に対し、その用途や使用条件などと関連して、低抵抗で
あることが重要な条件として要求される場合がある。そ
して、このような要求に応えて低抵抗のチップ型半導体
部品を製作するために、主として次のような方策がとら
れている。
チップ型半導体部品に用いられている半導体素子の比
抵抗を小さくする。
抵抗を小さくする。
第５図に示すように電極間距離Ｄを小さくする。
しかし、上記については、半導体素子の比抵抗を小
さくするにも限界があり、チップ型半導体部品の比抵抗
を十分に下げることができない場合がある。また上記
については、通常、電極のはんだ付け性を向上させるた
めに、第６図に示すように、電極形成後の半導体素子
（チップ型半導体部品50）を溶融はんだ浴81に浸漬して
はんだコートを行なうことが多いが、電極間距離Ｄが小
さい場合、第７図及び第８図に示すように、チップ型半
導体部品50を溶融はんだ浴81から引き上げたときに、溶
融はんだ82がチップ型半導体部品50の下部に溜まり、電
極70,70間にはんだブリッジ83が形成されて両者が短絡
してしまうという問題点がある。
さくするにも限界があり、チップ型半導体部品の比抵抗
を十分に下げることができない場合がある。また上記
については、通常、電極のはんだ付け性を向上させるた
めに、第６図に示すように、電極形成後の半導体素子
（チップ型半導体部品50）を溶融はんだ浴81に浸漬して
はんだコートを行なうことが多いが、電極間距離Ｄが小
さい場合、第７図及び第８図に示すように、チップ型半
導体部品50を溶融はんだ浴81から引き上げたときに、溶
融はんだ82がチップ型半導体部品50の下部に溜まり、電
極70,70間にはんだブリッジ83が形成されて両者が短絡
してしまうという問題点がある。
この発明は、上記の問題点を解決するものであり、抵
抗が小さく、かつ、電極間の短絡が生じにくいチップ型
半導体部品を提供することを目的とする。
抗が小さく、かつ、電極間の短絡が生じにくいチップ型
半導体部品を提供することを目的とする。
［課題を解決するための手段］ 上記目的を達成するために、この発明のチップ型半導
体部品は、 半導体素子と該半導体素子の両端側に形成された一対の
電極とを備えてなるチップ型半導体部品において、 前記一対の電極として、半導体素子の一方の主面から
端面を経て他方の主面にわたる電極を該半導体の両端側
に形成するとともに、主面上で互に対向する一対の電極
のそれぞれの先端部の形状を、両側部（先端両側部）
が、中央部（先端中央部）よりも後退しており、一対の
電極の先端部の間隔が、主面の中央部においては小さ
く、主面の両側部においては中央部より大きくなるよう
な形状としたことを特徴とする。
体部品は、 半導体素子と該半導体素子の両端側に形成された一対の
電極とを備えてなるチップ型半導体部品において、 前記一対の電極として、半導体素子の一方の主面から
端面を経て他方の主面にわたる電極を該半導体の両端側
に形成するとともに、主面上で互に対向する一対の電極
のそれぞれの先端部の形状を、両側部（先端両側部）
が、中央部（先端中央部）よりも後退しており、一対の
電極の先端部の間隔が、主面の中央部においては小さ
く、主面の両側部においては中央部より大きくなるよう
な形状としたことを特徴とする。
［作用］ この発明のチップ型半導体部品においては、主面上で
互に対向する一対の電極のそれぞれの先端部の形状を、
両側部（先端両側部）が、中央部（先端中央部）よりも
後退しており、一対の電極の先端部の間隔が、主面の中
央部においては小さく、主面の両側部においては中央部
より大きくなるような形状としているため、チップ型半
導体部品の抵抗値を小さくすることが可能になるととも
に、チップ型半導体部品を溶融はんだ浴に浸漬した後こ
れを引き上げたときにも、電極間にはんだブリッジが形
成されることを回避することが可能になり、電極間の短
絡を確実に防止することができる。
互に対向する一対の電極のそれぞれの先端部の形状を、
両側部（先端両側部）が、中央部（先端中央部）よりも
後退しており、一対の電極の先端部の間隔が、主面の中
央部においては小さく、主面の両側部においては中央部
より大きくなるような形状としているため、チップ型半
導体部品の抵抗値を小さくすることが可能になるととも
に、チップ型半導体部品を溶融はんだ浴に浸漬した後こ
れを引き上げたときにも、電極間にはんだブリッジが形
成されることを回避することが可能になり、電極間の短
絡を確実に防止することができる。
［実施例］ 以下、この発明の実施例を添付図面に基づいて説明す
る。第１図はこの発明の一実施例にかかるチップ型半導
体部品を示す斜視図、第２図はその平面図である。この
チップ型半導体部品は裏面側も第１図、第２図に示す構
造と同一の構造を有する。図に示すように、このチップ
型半導体部品１においては、正特性を示すサーミスタ用
の半導体素子（例えば、チタン酸バリウム系半導体磁器
など）10の両端側に入出力用の電極20が形成されてい
る。この電極20は半導体素子10の両主面に形成された主
面側電極20a,20aと半導体素子10の端面に形成された端
面側電極20cとから構成されている。
る。第１図はこの発明の一実施例にかかるチップ型半導
体部品を示す斜視図、第２図はその平面図である。この
チップ型半導体部品は裏面側も第１図、第２図に示す構
造と同一の構造を有する。図に示すように、このチップ
型半導体部品１においては、正特性を示すサーミスタ用
の半導体素子（例えば、チタン酸バリウム系半導体磁器
など）10の両端側に入出力用の電極20が形成されてい
る。この電極20は半導体素子10の両主面に形成された主
面側電極20a,20aと半導体素子10の端面に形成された端
面側電極20cとから構成されている。
この電極20は、オーミック層としてNiのメッキ層を形
成し、さらにその上にはんだ付けを良好にするためのは
んだ付け層として、Agを含む導電性ペーストを塗布して
焼き付けた導電層を設けることにより形成されている。
なお、オーミック層としては、Cr,Ni,Ti,Al,Zn,V,Wのう
ち少なくとも１種を主成分とし、はんだ付け層としては
Ag,Cu,Ni,Snのうち少なくとも１種を主成分とするもの
であることが好ましい。
成し、さらにその上にはんだ付けを良好にするためのは
んだ付け層として、Agを含む導電性ペーストを塗布して
焼き付けた導電層を設けることにより形成されている。
なお、オーミック層としては、Cr,Ni,Ti,Al,Zn,V,Wのう
ち少なくとも１種を主成分とし、はんだ付け層としては
Ag,Cu,Ni,Snのうち少なくとも１種を主成分とするもの
であることが好ましい。
そして、半導体素子10の両主面上で対向する主面側電
極20a,20aの先端部の間隔が、主面の中央部（先端中央
部）では小さく（中央部の電極先端部の間隔W1）、主面
の両側部（先端両側部）では中央部よりも大きく（両側
部の電極先端部の間隔W2）なるように、主面側電極の20
a,20aの先端部の両側部（先端両側部）を斜めにカット
したような形状に処理している。
極20a,20aの先端部の間隔が、主面の中央部（先端中央
部）では小さく（中央部の電極先端部の間隔W1）、主面
の両側部（先端両側部）では中央部よりも大きく（両側
部の電極先端部の間隔W2）なるように、主面側電極の20
a,20aの先端部の両側部（先端両側部）を斜めにカット
したような形状に処理している。
このように構成されたチップ型半導体部品１において
は、両主面上で互に対向する主面側電極20a、20aの中央
部における間隔W1が小さく形成されているため、チップ
型半導体部品１の抵抗値は小さくなる。すなわち、間隔
W1を調整することにより所望の低抵抗を実現することが
できる。また、主面の両側部における電極20a、20aの間
隔W2は中央部における電極の間隔W1よりも大きいため、
チップ型半導体部品１を溶融はんだ浴に浸漬した後これ
を引き上げたときにも、主面側電極20a、20a間にはんだ
ブリッジが形成されたりすることがなく、電極間の短絡
を確実に防止することできる。
は、両主面上で互に対向する主面側電極20a、20aの中央
部における間隔W1が小さく形成されているため、チップ
型半導体部品１の抵抗値は小さくなる。すなわち、間隔
W1を調整することにより所望の低抵抗を実現することが
できる。また、主面の両側部における電極20a、20aの間
隔W2は中央部における電極の間隔W1よりも大きいため、
チップ型半導体部品１を溶融はんだ浴に浸漬した後これ
を引き上げたときにも、主面側電極20a、20a間にはんだ
ブリッジが形成されたりすることがなく、電極間の短絡
を確実に防止することできる。
なお、主面側電極20aの先端部の形状は、上記実施例
で示した形状に限定されるものではなく、主面側電極20
a、20aの先端部の形状は、主面の中央部において両者の
間隔W1が小さく、両側部側で両者の間隔W2が大きくなる
ような形状であればよい。したがって、例えば、第３図
に示すチップ型半導体部品２のように、主面側電極20a,
20aの先端部の形状を円弧状に形成しても上記実施例と
同様の効果が得られ、さらにその他の形状にすることも
可能である。
で示した形状に限定されるものではなく、主面側電極20
a、20aの先端部の形状は、主面の中央部において両者の
間隔W1が小さく、両側部側で両者の間隔W2が大きくなる
ような形状であればよい。したがって、例えば、第３図
に示すチップ型半導体部品２のように、主面側電極20a,
20aの先端部の形状を円弧状に形成しても上記実施例と
同様の効果が得られ、さらにその他の形状にすることも
可能である。
また、上記実施例においては、電極の形成方法とし
て、Niメッキ層上にAgを含む導電性ペーストを塗布して
焼き付けることにより電極を形成する方法を示したが、
電極の形成方法はこれに限られるものではなく、金属材
料をスパッタリングして複数の金属層を形成した後、そ
の上にはんだ付け層を形成する方法や、オーミック性導
電ペーストを半導体素子に直接塗布して焼き付ける方法
など種々の方法で電極を形成することが可能である。
て、Niメッキ層上にAgを含む導電性ペーストを塗布して
焼き付けることにより電極を形成する方法を示したが、
電極の形成方法はこれに限られるものではなく、金属材
料をスパッタリングして複数の金属層を形成した後、そ
の上にはんだ付け層を形成する方法や、オーミック性導
電ペーストを半導体素子に直接塗布して焼き付ける方法
など種々の方法で電極を形成することが可能である。
なお、上記の実施例においては半導体素子10が正特性
を示すサーミスタ用半導体素子（いわゆるPTC素体）で
ある場合について説明したが、この発明は半導体素子が
負特性を示すサーミスタ用半導体素子などのいわゆるNT
C素体である場合や、バリスタである場合などにも同様
に適用することができる。
を示すサーミスタ用半導体素子（いわゆるPTC素体）で
ある場合について説明したが、この発明は半導体素子が
負特性を示すサーミスタ用半導体素子などのいわゆるNT
C素体である場合や、バリスタである場合などにも同様
に適用することができる。
［発明の効果］ 上述のように、この発明のチップ型半導体部品は、主
面上で互に対向する一対の電極のそれぞれの先端部の形
状を、両側部（先端両側部）が、中央部（先端中央部）
よりも後退しており、一対の電極の先端部の間隔が、主
面の中央部においては小さく、主面の両側部においては
中央部より大きくなるような形状にしているので、製造
工程を特に複雑にすることなく、必要な低抵抗を実現す
ることができるとともに、チップ型半導体部品を溶融は
んだ浴に浸漬した後これを引き上げたときに電極間には
んだブリッジが形成されることを回避することが可能に
なり、電極間の短絡を確実に防止することできる。
面上で互に対向する一対の電極のそれぞれの先端部の形
状を、両側部（先端両側部）が、中央部（先端中央部）
よりも後退しており、一対の電極の先端部の間隔が、主
面の中央部においては小さく、主面の両側部においては
中央部より大きくなるような形状にしているので、製造
工程を特に複雑にすることなく、必要な低抵抗を実現す
ることができるとともに、チップ型半導体部品を溶融は
んだ浴に浸漬した後これを引き上げたときに電極間には
んだブリッジが形成されることを回避することが可能に
なり、電極間の短絡を確実に防止することできる。
第１図はこの発明の一実施例にかかるチップ型半導体部
品を示す斜視図、第２図は該チップ型半導体部品の平面
図、第３図はこの発明の他の実施例にかかるチップ型半
導体部品を示す斜視図、第４図及び第５図はそれぞれ従
来のチップ型半導体部品を示す斜視図、第６図は従来の
チップ型半導体部品を溶融はんだ浴に浸漬する工程を示
す図、第７図ははんだブリッジが形成された状態を示す
図、第８図はその側断面図である。 1,2……チップ型半導体部品 10……半導体素子 20……電極 20a……主面側電極 20c……端面側電極 W1,W2……電極先端部の間隔
品を示す斜視図、第２図は該チップ型半導体部品の平面
図、第３図はこの発明の他の実施例にかかるチップ型半
導体部品を示す斜視図、第４図及び第５図はそれぞれ従
来のチップ型半導体部品を示す斜視図、第６図は従来の
チップ型半導体部品を溶融はんだ浴に浸漬する工程を示
す図、第７図ははんだブリッジが形成された状態を示す
図、第８図はその側断面図である。 1,2……チップ型半導体部品 10……半導体素子 20……電極 20a……主面側電極 20c……端面側電極 W1,W2……電極先端部の間隔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小島 淳 京都府長岡京市天神２丁目26番10号 株 式会社村田製作所内 (56)参考文献 実開 昭61−138204（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01C 7/02 - 7/22
Claims (1)
- 【請求項１】半導体素子と該半導体素子の両端側に形成
された一対の電極とを備えてなるチップ型半導体部品に
おいて、 前記一対の電極として、半導体素子の一方の主面から端
面を経て他方の主面にわたる電極を該半導体の両端側に
形成するとともに、主面上で互に対向する一対の電極の
それぞれの先端部の形状を、両側部（先端両側部）が、
中央部（先端中央部）よりも後退しており、一対の電極
の先端部の間隔が、主面の中央部においては小さく、主
面の両側部においては中央部より大きくなるような形状
としたこと を特徴とするチップ型半導体部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304858A JP3000660B2 (ja) | 1990-11-10 | 1990-11-10 | チップ型半導体部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304858A JP3000660B2 (ja) | 1990-11-10 | 1990-11-10 | チップ型半導体部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04177705A JPH04177705A (ja) | 1992-06-24 |
| JP3000660B2 true JP3000660B2 (ja) | 2000-01-17 |
Family
ID=17938131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2304858A Expired - Fee Related JP3000660B2 (ja) | 1990-11-10 | 1990-11-10 | チップ型半導体部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3000660B2 (ja) |
-
1990
- 1990-11-10 JP JP2304858A patent/JP3000660B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04177705A (ja) | 1992-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100258677B1 (ko) | 서미스터 소자 | |
| JP3060966B2 (ja) | チップ型サーミスタおよびその製造方法 | |
| JPH0525368B2 (ja) | ||
| JPH06163306A (ja) | 電子部品 | |
| JP3058097B2 (ja) | サーミスタチップ及びその製造方法 | |
| JP3000660B2 (ja) | チップ型半導体部品 | |
| JP2909927B2 (ja) | チップ型半導体部品の抵抗値調整方法及びチップ型半導体部品 | |
| JP3838559B2 (ja) | 低い抵抗値を有するチップ抵抗器とその製造方法 | |
| JP3825576B2 (ja) | チップ抵抗器の製造方法 | |
| JPH0547444Y2 (ja) | ||
| JP2926971B2 (ja) | チップ型半導体部品 | |
| JP3169181B2 (ja) | チップ型正特性サーミスタ | |
| JP2927012B2 (ja) | チップ型電子部品 | |
| JP2940144B2 (ja) | チップ型半導体部品 | |
| JP2786921B2 (ja) | 可変抵抗器 | |
| JPH0430722B2 (ja) | ||
| JPS6010701A (ja) | 正特性サ−ミスタ | |
| JP3019567B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JP2976048B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JPS6041688Y2 (ja) | 電圧非直線抵抗体 | |
| JPH11219846A (ja) | 表面実装部品とその製造方法 | |
| JP2000188204A (ja) | 抵抗器およびその製造方法 | |
| JPH04290402A (ja) | チップ型電子部品 | |
| JPH10144505A (ja) | チップ形サーミスタ | |
| JPH1126203A (ja) | 抵抗器およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |