JPH0547444Y2 - - Google Patents

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、長期間にわたり高い信頼性を保持し
うるチツプ型正特性サーミスタに関する。

〈従来の技術〉 第５図に従来のチツプ型正特性サーミスタを示
す。従来のこの種サーミスタは、角形チツプ状の
素体１の両端部にそれぞれ電極２，２を備え、両
電極２，２の形成部を除く素体１の表面の大部分
が外気に対して露出した構造となつている。

このようなサーミスタは、たとえば、半導体セ
ラミツクス製原板を長尺の短冊形に成形し、この
短冊形板体の両側縁にそれぞれ電極を形成したの
ち、短冊形板体を長手方向複数個に分割して製作
される。

そして、前記電極は、通常、銀を主成分とした
（たとえば銀−ガリウム系の）導電性ペーストの
焼き付けにより形成される。

〈考案が解決しようとする問題点〉 ところで、上記のような従来のサーミスタは、
素体の表面の大部分が外気に直接接触しているの
で、使用時間の経過とともに素体が外気の影響を
受け、素体の特性が劣化し、信頼性が低下する。

特に、サーミスタの使用雰囲気中に塩化水素、
アンモニア、硫化水素、亜硫酸ガス等の化学的に
活性な物質が含有されている場合は、素体の特性
劣化が顕著に現われる。

また、素体の表面に埃や汚れの付着することに
よつても、同様な特性の劣化が生じる。

さらにまた、チツプ型正特性サーミスタを回路
基板に実装する場合には、素体の表面にフラツク
ス等の薬剤が付着するが、この薬剤が表面に付着
したまま残存することによつても、素体の特性が
劣化する。

このほか、チツプ型正特性サーミスタを回路基
板上のランドに半田付けしたとき、電極とランド
とを接続すべき半田が素体の露出表面にも付着し
て、素体とランドとが短絡し、所要の抵抗値が得
られなくなることがある。

本考案は、上述の問題点に鑑みてなされたもの
であつて、チツプ型正特性サーミスタにおいて、
素体の表面が外部に露出していることに起因する
特性劣化を可及的低減し、長期間にわたつて高い
信頼性を保持し、かつ実装時の短絡を防止するこ
とを目的とする。

〈問題点を解決するための手段〉 本考案は、上記の目的を達成するために、チツ
プ型正特性サーミスタにおいて、素体の少なくと
も両主表面をガラスのコーテイング層で被覆し、
この素体の両端部に、素体の端面とコーテイング
層の両端縁部それぞれを覆うように電極を形成し
た。

〈作用〉 上記の構成によれば、素体の表面の大部分がガ
ラスのコーテイング層と電極とで被覆され、素体
表面と外気との接触が断たれる。したがつて、素
体の外気との接触による特性劣化が防止される。

また、回路基板への実装時、半田が素体表面に
直接接触することがないので、素体とランドとの
短絡が発生しない。

また素体の端面とコーテイング層の両端縁部そ
れぞれを覆うように電極を設けているので、コー
テイング層のはがれが防止される。

〈実施例〉 以下、本考案を図面に示す実施例に基づいて詳
細に説明する。

第１図は本考案の一実施例に係るチツプ型正特
性サーミスタの構成を模式的に示す構成図であ
る。このチツプ型正特性サーミスタは、角形チツ
プ状の素体１と、その両主表面（図において上下
両面）３，３をそれぞれ全面的に覆うガラスのコ
ーテイング層４，４と、素体１の両端面（図にお
いて左右両端面）および各コーテイング層４，４
の両端縁部を覆う一対の電極２，２とを備える。

前記素体１は、チタン酸バリウム系の半導体セ
ラミツクスで形成される。コーテイング層４は、
ガラス粉末を含むペーストをスクリーン印刷等の
塗布方法により塗布して焼成することにより、形
成される。電極２は、前記コーテイング層４，４
が形成された素体１の両端部に浸漬等により銀・
ガリウムペースト等の銀を主成分とするオーム性
接触導電ペースト（以下、導電性ペーストとい
う）を塗布したのち焼成することによつて、形成
される。

上記構成のチツプ型正特性サーミスタは、たと
えば次のような工程により製作される。

すなわち、第２図Ａに示すような所定の幅を有
する短冊状に形成された原料板体１′の両主表面
に、第２図Ｂに示すように、ガラス粉末ペースト
４′をスクリーン印刷等の方法で塗布し500℃〜
850℃の温度で焼成して、原料板体１′の両主表面
をガラスのコーテイング層４，４で被覆する。

この後、第２図Ｃに示すように、原料板体１′
の両側縁部を導電性ペースト２′に浸漬するなど
して、両側縁部に導電性ペースト２′を塗布した
のち焼成する。

次に第２図Ｄに示すように、原料板体１′を長
手方向に所定の間隔で分割する。

これにより、第１図に示したチツプ型正特性サ
ーミスタが得られる。

このように構成されたチツプ型正特性サーミス
タによれば、素体１の両主表面３，３がコーテイ
ング層４，４により被覆されているので、従来露
出されていた素体１の大部分の表面が外気から遮
断されることになり、外気接触による特性の劣化
を長時間にわたり防止することができる。

また、図示しない回路基板にこのチツプ型正特
性サーミスタを半田付けするときに、半田が素体
１側に流れ込んでも、半田と素体１とがコーテイ
ング層４によつて絶縁されるので、素体１と回路
基板のランドとが局部的に短絡することはない。

また、コーテイング層４の両端縁部それぞれを
覆うように電極２を設けているので、コーテイン
グ層４のはがれが防止される。

上記実施例のものと、これと同寸法でコーテイ
ング層４がない従来例のものとに対して、25℃の
雰囲気中で直流20Vの電圧を連続1000時間印加し
たところ、従来例では抵抗値が約3.7％増加した
が、本実施例のものでは、抵抗増加率が約0.5％
におさまつた。これは、本実施例のものでは、素
体１の表面の大部分が外気と接触せず、特性が劣
化しないため、と考えられる。

なお、上記のチツプ型正特性サーミスタを作る
手順としては、ガラス粉末ペースト４′を塗布し
た後、焼成してコーテイング層４を形成してから
導電性ペースト２′を塗布するという手順が示さ
れているが、ガラス粉末ペースト４′を塗布後、
導電性ペースト２′を塗布し、両ペースト２′，
４′を一挙に焼成する手順を採ることも可能であ
る。

（実施例 ２） 第３図に示す本考案の他の実施例に係るチツプ
型正特性サーミスタは、コーテイング層４，４の
幅が素体１の幅よりも細幅に形成され、両電極
２，２がコーテング層４，４の両側縁部にオーバ
ーラツプして形成される。その他の構成は上記の
第１図の実施例と同様である。

このチツプ型正特性サーミスタでは、抵抗値が
コーテイング層４の形成幅によつて決定される。

（実施例 ３） 第４図は本考案のもう一つの実施例に係るチツ
プ型正特性サーミスタを示し、このチツプ型正特
性サーミスタは、両電極２，２がそれぞれニツケ
ル層５と銀層６とを積層して形成され、前記ニツ
ケル層５の端縁７よりも銀層６の端縁８を側縁側
に後退させてある点に特徴がある。その他の構成
は上記の各実施例と同様である。

このチツプ型正特性サーミスタにおいては、通
電時にニツケル層５どうしの間に電圧集中が起こ
り、銀層６には電圧集中が起こらない。そのため
銀層６のマイグレーシヨンが防止され、マイグレ
ーシヨンによる短絡等を防止できる。

なお、前記各実施例では、コーテイング層４が
素体１の主表面のみに施されているが、例えば上
記の原料板体１′にガラス粉末ペースト４′を塗布
する前に原料板体１′を長手方向に所要の寸法に
分断し、その分断面にもガラス粉末ペースト４′
を塗布し、これを焼成することによつて、電極２
によつて覆われない素体１の側面をもコーテイン
グ層４で被覆することができる。このようにすれ
ば、素体１の表面の全面がコーテイング層４およ
び電極２により被覆されることになり、特性の劣
化防止効果が一段と向上する。

〈考案の効果〉 以上のように、本考案に係るチツプ型正特性サ
ーミスタによれば、素体の少なくとも主表面がコ
ーテイング層によつて外気から遮断されるので、
外気の影響を大幅に少なくでき、外気接触による
特性劣化を長時間にわたつて防止でき、高い信頼
性を長期間にわたつて保持できる。

また、チツプ型正特性サーミスタを回路基板に
実装するときに、電極とランドとを接続する半田
が素体側にはみ出してきても、コーテイング層に
よつて素体と半田の接触が遮断されるので、素体
とランドとの局部的な短絡が生じるおそれがなく
なる。

また、コーテイング層の両端縁部それぞれを覆
うように電極を設けているので、取り扱い時のコ
ーテイング層のはがれが防止される。

【図面の簡単な説明】

第１図は本考案の一実施例に係るチツプ型正特
性サーミスタの構成を模式的に示す構成図、第２
図Ａ〜Ｄはいずれも製造工程の説明図、第３図お
よび第４図はいずれも他の実施例の構成図、第５
図は従来例の構成図である。 １……素体、２……電極、３……主表面、４…
…コーテイング層。

Claims (1)

【実用新案登録請求の範囲】
1. 素体の少なくとも両主表面をガラスのコーテイ
   ング層で被覆し、この素体の両端部に、素体の端
   面とコーテイング層の両端縁部それぞれを覆うよ
   うに電極を形成したことを特徴とするチツプ型正
   特性サーミスタ。