JPS63222402A - チツプ型正特性サ−ミスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、角形チップ状の正特性サーミスタの製造方法
に関する。

〈従来の技術〉 従来、角形チップ状の正特性サーミスタは、第５図の断
面図に示すように、角形チップ状の素体１ｏの両端部の
一方の主表面（図において上面）にそれぞれ、ニッケル
等の銀を含まないオーム性材料により接触電極２゜、２
ｏを形成し、各接触電極２゜、２゜の上から銀ペースト
により素体１゜の両端部を覆う表面電極３゜、３ｏを形
成したもので、素体１゜の上記一方の主表面側において
は、表面電極３゜、３゜どうしの対向縁が接触電極２゜
、２゜どうしの対向縁より端部側へ後退している。

この従来のチップ型正特性サーミスタを製造するに当た
っては、通常、多数の素体の単体１゜、・・が縦横に連
続する板状の素体連続体を用意し、この素体連続体の一
方の主表面において素体単体１゜の端部に相当する個所
に接触電極２゜、・・・を連続して形成したのち、素体
連続体を多数の素体単体１゜。

・・・に分割することに上って、両端部の一方の主表面
に接触電極２゜、２ｏを有する素体単体１゜を得、この
のち、各素体単体１゜毎に、その両端部にそれぞれ表面
電極３゜、３ｏを形成する方法が採用されてし）ろ。

〈発明が解決しようとする問題点〉 上記の製造方法によれば、多数の素体単体１゜。

・・・に対して一挙に接触電極２゜、・・・が形成され
るので、生産効率がよいが、それにより得られるチップ
型正特性サーミスタには、次のような問題がありノこ。

すなわち、接触電極２゜が素体１゜端部の各面のうち、
一方の主表面にのみ形成されていて接触電極２ｏの面積
が小さいので、回路基板４゜等への半田付け５゜時に表
面電極３゜に半田くわれが生じた場合、接触電極２゜と
回路基板４゜のランド６゜との間の電気的接続が不良に
なることがあり、信頼性に乏しい。

これに対しては、表面電極３゜の厚みを充分に厚くすれ
ばよいが、その場合は高価な電極材料の使用量が増大し
、コストアップを招来する。

また、素体１゜の一方の主表面（図において上面）側に
おいては、表面電極３゜よりも突出している接触電極２
゜の対向縁に電荷が集中するので、表面電極ａ、、３．
間にマイグレーションが発生しな−か、素体１゜の他方
の主表面（図において下面）側においては、表面電極３
゜の内側に接触電極がなく、表面電極３゜、３ｏどうし
が直接対向しているので、この対向縁間にはマイグレー
ションが生じやすい。

さらに、従来のチップ型正特性サーミスタでは、接触電
極２゜が存在する一方の主表面側が主たる発熱部位とな
るので、回路基板４０等への実装の際、表裏を区別する
必要があり、取り扱いが面倒である。

これに対しては、素体単体毎に接触電極と表面電極とを
順次形成して、接触電極および表面電極の形状を、接続
不良やマイグレーションが発生しない形状にする方法か
考えられるが、それでは生産効率が低下する。

本発明は、上記の問題点に鑑み、半田付は時の接続不良
やマイグレーションが発生せず、しかも実装時の取り扱
いが容易なチップ型正特性サーミスタを効率よく製造し
うる方法を提供することを目的とする。

〈問題点を解決するための手段〉 本発明は、上記の目的を達成するために、チップ型正特
性サーミスタの単体に対応する角形チップ状の素体単体
の多数が互いに幅方向に連続する素体連続体を用意する
工程と、この素体連続体の表面全面に銀を含まないオー
ム性の接触電極となる電極膜を形成する工程と、前記電
極膜を有する素体連続体の長手方向に沿って各素体単体
における端部筒主表面の接触電極形成部に相当する個所
にエツチングレジスト膜を形成したのちエツチングを行
なうことによって、各素体単体における端部の両主表面
が電極膜で被覆されている素体連続体を得ろ工程と、電
極膜を有する素体連続体において互いに連続する素体単
体の両端部、もしくはこの素体連続体から分割された素
体単体の両端部に前記接触電極よりも端面側に退入した
状態で銀を主成分とする材料により表面電極を形成する
工程とによりチップ型正特性サーミスタを製造すること
にした。

く作用〉 上記製造方法によれば、角形チップ状の素体の両主表面
において接触電極どうしの対向縁の方が表面電極どうし
の対向縁よりも突出しているチップ型正特性サーミスタ
が得られる。

このチップ型正特性サーミスタにおいては、両電極間に
電圧を印加した場合、素体の両主表面で電荷か接触電極
の対向縁に集中することになり、いずれの主表面でもマ
イグレーションが発生しない。また、接触電極が素体の
両主表面にあるから、回路基板等への半田付けの際、表
面電極に多少半田くわれが生じても、回路基板のランド
と接触電極との接続か充分に確保され、接続不良を生じ
ない。さらに、接触電極および表面電極の形状が、素体
の表裏、左右に関して対称で、発！Ａ部位が対称となる
。

しかも、多数の素体単体に対して一挙に接触電極が形成
されることになり、生産効率が高い。

〈実施例〉 以下、本発明を図面に示す実施例に基づいて詳細に説明
する。

第１図および第２図はいずれも、本発明製造方法により
得られる角形のチップ型正特性サーミスタの斜視図であ
る。

第１図に示したチップ型正特性サーミスタは、後述する
本発明製造方法の第１実施例により得られるもので、角
形チップ状の素体ｌと、接触電極２と、表面電極３とを
備えている。

前記素体ｌは、たとえばチタン酸バリウム等の半導体セ
ラミックスで構成されている。接触電極２は、ニッケル
やアルミニウム等の銀を含まないオーム性材料で構成さ
れており、素体ｌ各端部の両主表面（図において上面お
よび下面）を覆っている。したがって、素体ｌ各端部の
接触電極２は、２つの主表面被覆部からなる。また、前
記表面電極３は、銀を主成分とするもので、素体１の両
端において接触電極２の上から素体ｌの両主表面と端面
とを側面視でコ字形状に覆っている。したがって、この
表面電極３は、２つの主表面被覆部３ａ。

３ａと、端面被覆部３ｂとからなる。そして、素体１の
各主表面において、表面電極３．３の主表面被覆部３　
ａ、　３　ａどうしの対向縁は、接触電極２．２どうし
の対向縁よりも所定の寸法Ｓだけ素体１の端部側に後退
している。

第２図に示したチップ型正特性サーミスタは、本発明製
造方法の第２実施例により得られるもので、このサーミ
スタでは、表面電極３が接触電極２の上から素体１の端
部全体を覆っている。したがって、この表面電極３は、
２つの主表面被覆部３　ａ、　３　ａと、端面被覆部３
ｂと、２つの側面被覆部３ｃ、３ｃとからなる。素体１
の各主表面において、表面電極３，３の主表面被覆部３
　ａ、　３　ａどうしの対向縁が接触電極２．２どうし
の対向縁よりも所定の寸法Ｓだけ素体ｌの端部側に後退
している点は、第１図に図示のサーミスタと同様である
。その他の部分の構成も、第１図のものと同様であるの
で、対応する部分には同一の符号を付して詳細な説明は
省略する。

次に、上記構成のチップ型正特性サーミスタの製造方法
を工程順に説明する。

第３図の（Ａ）〜（Ｆ）は、本発明の第１実施例に係り
、第１図に示したチップ型正特性サーミスタの製造工程
の説明図である。このサーミスタの製造方法は、次の各
工程を含んでいる。

■第１工程； まず、第３図（Ａ）に示すように、半導体セラミックス
製の素体連続体ＩＯを用意する。この素体連続体ＩＯは
、短冊状で、チップ型正特性サーミスタの単体に対応す
る角形チップ状の素体単体１の多数が互いに素体ｌの幅
方向（第１図および第２図の矢印イの方向）に連続して
いるものである。

したがって、この素体連続体１０において各素体（Ｌ体
１は側面で他の素体単体ｌに連続している。

■第２工程： 第３図（Ｂ）に示すように、素体連続体ｌＯの表面全面
にニッケル等の銀を含まないオーム性材料の無電解メッ
キによりオーム性の電極膜２０を形成する。この電極膜
２０は、各素体ｌの接触電極２となるものである。

■第３工程； 第３図（Ｃ）に示すように、全面に電極膜２０が形成さ
れた素体連続体ｌＯの長手方向に沿った縁部の両主表面
に、エツチングレジスト液をスクリーン印刷等の塗布手
段により塗布したのち、乾燥させ、素体連続体１０の縁
部両主表面に、所定幅でかつ素体連続体ＩＯの長手方向
に連続したエツチングレジスト膜４を形成する。このエ
ツチングレジスト膜４が形成される部分は、各素体単体
ｌの端部両主表面において接触電極２が形成される部位
に相当し、したがって、エツチングレジスト膜４は、接
触電極形成個所において電極膜２ｏを覆っている。

■第４工程； ？ＩＸ極膜２０とエツチングレジスト膜４とを有する素
体連続体ＩＯを、エツチング液に浸漬してエンヂングを
行ない、素体連続体１０表面の電極膜２０のうち、エツ
チングレジスト膜４で覆われていない個所の電極膜２０
を除去する。

■第５工程； 前記エツチングののち、素体連続体１０の両主表面に形
成されているエツチングレジスト膜４を除去する。この
除去は、溶剤中でエツチングレジスト膜４に超音波を当
てる等の手段により行なう。

これによって、第３図（Ｄ）に示すように、長手方向に
沿った縁部の両主表面に接触電極２となる電極膜２０が
連続して残存した素体連続体ｌＯが得られる。この素体
連続体ｌＯにおいて各素体単体ｌの端部の両主表面が接
触電極２に覆われることになる。

■第６エ捏； 次に、第３図（Ｅ）に示すように、電極膜２０が残存し
た素体連続体１０の各縁部を、一定深さの銀ペースト３
０Ｌ中に浸漬し、電極膜２０の表面に銀ペースト３０Ｌ
を付着させる。ここで、銀ペースｌ−３ＯＬの液深さＵ
は、電極膜２０の形成幅Ｖより所定寸法Ｓだけ少なく設
定されている。

この付着した銀ペースト３０Ｌを乾燥、焼成することに
よって、第３図（Ｆ）に示すように、電極膜２０をほぼ
覆う状態で、素体連続体１０の両縁部に表面電極３とな
る導電膜３０が形成される。

そして、この素体連続体ｌＯの各素体単体ｌにおいては
、両主表面で接触電極２が表面電極３より所定寸法Ｓだ
け突出することになる。

■第７エ程； 電極膜２０と導電膜３０とが形成された素体連続体ｌＯ
を、各素体単体１の側面に相当する位置（第３図（Ｆ）
のｔの位置）で分割する。これによって、第１図に示し
たように、素体ｌの各端部にその両主表面を覆う接触電
極２．２と、接触電極２゜２の上から素体ｌの両主表面
および端部を覆う表面電極３とが形成され、かつ素体ｌ
の両主表面で接触電極２どうしの対向縁が表面電極３ど
うしの対向縁より所定寸法Ｓだけ突出しているチップ型
正特性サーミスタが得られる。

第４図の（Ａ　ＸＢ　）は、本発明の第２実施例に係り
、第２図に示したチップ型正特性サーミスタの製造工程
の一部を示す説明図である。

このサーミスタの製造方法の各工程のうち、素体連続体
１０に接触電極２となる電極膜２０を形成するまでの各
工程は、第３図に示した各工程と同様で、電極＠２０を
形成したのちの工程が第３図に示した工程と異なってい
る。

すなわち、この第２実施例の製造方法は、第１実施例の
ように、■多数の素体単体ｌが幅方向に連続した素体連
続体ＩＯを用意する第１工程と、■素体連続体１０の表
面全面に電極膜２０を形成する工程と、■電極膜２０を
有する素体連続体ＩＯの所要個所にエツチングレジスト
膜４を形成する工程と、■エツチングレジスト膜４を有
する素体連続体ＩＯに対してエツチングを行ない電極膜
２０の不要部を除去する工程と、■素体連続体ｌＯから
エツチングレジスト膜４を除去する工程とを経たのち、
次に述べる第６エ程と第７エ程とを行なう。

■第６エ程； 所要個所に電極膜２０が残存した素体連続体１０を、第
４図（Ａ）に示すように、各素体単体ｌの側面に相当す
る位置（符号ｔの位置）で分割して、各端部の両主表面
に接触電極２が形成された素体単体ｌを得る。

■第７エ程； 次に、第４図（Ｂ）に示すように、接触電極２を有する
素体単体ｌの各端部を、一定深さの銀ペースト３０Ｌ中
に浸漬し、接触電極２の上から素体ｌの端部に銀ペース
ト３０Ｌを付着させる。ここで、銀ペースト３０Ｌの液
深さＵは、接触電ｒｉ２の形成幅Ｖより所定寸法Ｓだけ
少なく設定されている。この付着した銀ペースト３０Ｌ
を乾燥、焼成することによって、接触電極２をほぼ覆う
状態で素体単体１の両端部の表面全体に表面電極３が形
成される。この素体単体１の両主表面においては、接触
電極２が表面電極３より所定寸法Ｓだけ突出することに
なる。

このようにして、第２図に示したように素体ｌの両端部
にそれぞれ接触電極２と表面電極３とが形成され、かつ
素体１の両主表面において接触電極２が表面電極３より
突出したチップ型正特性サーミスタが得られる。

なお、この第２実施例により得られるチップ型正特性サ
ーミスタでは、表面電極３が素体ｌの両側面を被覆し、
この側面で表面電極３．３の側面被覆部３　ｃ、　３　
ｃどうしが直接対向することになるが、マイグレーショ
ンの発生の懸念はない。

〈発明の効果〉 以上のように、本発明によれば、角形チップ状の素体の
両主表面で接触電極どうしの対向縁の方が表面電極どう
しの対向縁よりも突出しているチップ型正特性サーミス
タが得られ、このチップ型正特性サーミスタにおいては
、素体のいずれの主表面においてもマイグレーションが
発生せず、マイグレーションの発生を確実に防止するこ
とができる。

また、本発明の方法により得られたチップ型正特性サー
ミスタにおいては、接触電極が素体端部の両主表面に形
成されており、従来のチップ型正特性サーミスタに比べ
、接触電極の面積が広いから、回路基板等への半田付け
の際、表面電極に多少半田くわれが生じても、回路基板
のランドと接触電極との接続が充分に確保され、接続不
良を生じない。さらに、接触電極および表面電極の形状
が素体の表裏や左右に関して対称で、発熱部位も対称と
なるから、回路基板等への実装の際、表裏等の向きを考
慮する必要がなくなり、取り扱いが容易になる。

しかも、本発明方法においては、多数の素体単体に対し
て一挙に接触電極が形成されるから、効率がよく、従来
のチップ型サーミスタの製造方法と変わらない効率で製
造することができる。

【図面の簡単な説明】

第１図ないし第４図は本発明に係り、第１図および第２
図はいずれも本発明方法により得られるチップ型正特性
サーミスタの斜視図、第３図は本発明の第１実施例の各
工程を示す説明図、第４図は本発明の第２実施例の各工
程の一部を示す説明図である。第５図は従来のチップ型
正特性サーミスタの断面図である。 ■・・・素体（単体）、１０・・・素体連続体、２・・
・接触電極、２０・・・電極膜、３・・・表面電極、３
ｏ・・・導電膜、４・・・エツチングレジスト膜。

Claims (1)

【特許請求の範囲】
1. （１）チップ型正特性サーミスタの単体に対応する角形
   チップ状の素体単体の多数が互いに幅方向に連続する素
   体連続体を用意する工程と、 この素体連続体の表面全面に銀を含まないオーム性の接
   触電極となる電極膜を形成する工程と、前記電極膜を有
   する素体連続体の長手方向に沿って各素体単体における
   端部両主表面の接触電極形成部に相当する個所にエッチ
   ングレジスト膜を形成したのちエッチングを行なうこと
   によって、各素体単体における端部の両主表面が電極膜
   で被覆されている素体連続体を得る工程と、 電極膜を有する素体連続体において互いに連続する素体
   単体の両端部、もしくはこの素体連続体から分割された
   素体単体の両端部に、前記接触電極よりも端面側に退入
   した状態で銀を主成分とする材料により表面電極を形成
   する工程と、 を含むことを特徴とするチップ型正特性サーミスタの製
   造方法。