JP2926971B2 - チップ型半導体部品 - Google Patents
チップ型半導体部品Info
- Publication number
- JP2926971B2 JP2926971B2 JP2304856A JP30485690A JP2926971B2 JP 2926971 B2 JP2926971 B2 JP 2926971B2 JP 2304856 A JP2304856 A JP 2304856A JP 30485690 A JP30485690 A JP 30485690A JP 2926971 B2 JP2926971 B2 JP 2926971B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- chip
- semiconductor component
- semiconductor element
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Thermistors And Varistors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、正特性あるいは負特性を示すサーミスタ素
子やバリスタなどのチップ型半導体部品の製造方法に関
する。
子やバリスタなどのチップ型半導体部品の製造方法に関
する。
［従来の技術及び発明が解決しようとする課題］ 従来のチップ型半導体部品としては、例えば、第６図
に示すようなチップ型半導体部品が知られている。な
お、このチップ型半導体部品は裏面側も第６図に示す構
造と同一の構造を有する。このチップ型半導体部品50
は、直方体形状の正特性を示すサーミスタ用の半導体素
子60の両端側に一対の電極70,70を配設した構造を有し
ている。電極70は半導体素子60の両主面、両側面及び端
面に形成された主面側電極70a,70a、側面側電極70b,70b
及び端面側電極70cから構成されている。
に示すようなチップ型半導体部品が知られている。な
お、このチップ型半導体部品は裏面側も第６図に示す構
造と同一の構造を有する。このチップ型半導体部品50
は、直方体形状の正特性を示すサーミスタ用の半導体素
子60の両端側に一対の電極70,70を配設した構造を有し
ている。電極70は半導体素子60の両主面、両側面及び端
面に形成された主面側電極70a,70a、側面側電極70b,70b
及び端面側電極70cから構成されている。
このように、従来のチップ型半導体部品50において
は、主面側電極70a,70a及び端面側電極70cを形成すると
ともに側面側電極70b,70bをも形成しているため、電極7
0を半導体素子60に形成する場合に、その形成工程が複
雑になり製造コストが増大するという問題点がある。例
えば、スパッタリングにより電極70を形成する場合にお
いては、スパッタリングを行うべき面が５面になり、数
回のスパッタリングを行うことが必要になるからであ
る。また、オーミック層（図示せず）を別途形成してか
ら電極材料をメッキしたりスパッタリングしたりする場
合などにおいては、オーミック層の形成にもそれだけ余
分の工程が必要になり、製造工程がさらに複雑になり、
製造コストが増大するという問題点がある。
は、主面側電極70a,70a及び端面側電極70cを形成すると
ともに側面側電極70b,70bをも形成しているため、電極7
0を半導体素子60に形成する場合に、その形成工程が複
雑になり製造コストが増大するという問題点がある。例
えば、スパッタリングにより電極70を形成する場合にお
いては、スパッタリングを行うべき面が５面になり、数
回のスパッタリングを行うことが必要になるからであ
る。また、オーミック層（図示せず）を別途形成してか
ら電極材料をメッキしたりスパッタリングしたりする場
合などにおいては、オーミック層の形成にもそれだけ余
分の工程が必要になり、製造工程がさらに複雑になり、
製造コストが増大するという問題点がある。
また、第７図及び第８図に示すように、チップ型半導
体部品50を基板81に配設し、電極70をランド82にはんだ
付けして接続する場合、側面側電極70b、70bにはんだ83
が付着してはんだ付け部に溜まる溶融はんだ量が増大す
る。その結果、チップ型半導体部品50を基板81上に高密
度に実装する場合においては、側面側電極70b,70bに付
着した溶融はんだ83が隣接するチップ型半導体部品50や
線路84に流れ込んで回路を短絡させる（第８図）ことが
あるため、回路の高密度化が制約されるという問題点が
ある。
体部品50を基板81に配設し、電極70をランド82にはんだ
付けして接続する場合、側面側電極70b、70bにはんだ83
が付着してはんだ付け部に溜まる溶融はんだ量が増大す
る。その結果、チップ型半導体部品50を基板81上に高密
度に実装する場合においては、側面側電極70b,70bに付
着した溶融はんだ83が隣接するチップ型半導体部品50や
線路84に流れ込んで回路を短絡させる（第８図）ことが
あるため、回路の高密度化が制約されるという問題点が
ある。
本発明は、上記の問題点を解決するものであり、高密
度実装が可能なチップ型半導体部品を効率よく製造する
ことが可能なチップ型半導体部品の製造方法を提供する
ことを目的とする。
度実装が可能なチップ型半導体部品を効率よく製造する
ことが可能なチップ型半導体部品の製造方法を提供する
ことを目的とする。
［課題を解決するための手段］ 上記目的を達成するために、本発明のチップ型半導体
部品の製造方法は、 半導体素子と該半導体素子の両端側に形成された一対
の電極とを備えてなるチップ型半導体部品の製造方法に
おいて、 半導体素子の連続体の両側面から両主面の両側部にま
で回り込むようにオーミック層を形成する工程と、 オーミック層上に焼付電極を形成する工程と、 半導体素子の連続体を所定の位置で切断して、半導体
素子の両端側に一対の電極が形成されたチップ型半導体
部品を切り出す工程と を具備することを特徴としている。
部品の製造方法は、 半導体素子と該半導体素子の両端側に形成された一対
の電極とを備えてなるチップ型半導体部品の製造方法に
おいて、 半導体素子の連続体の両側面から両主面の両側部にま
で回り込むようにオーミック層を形成する工程と、 オーミック層上に焼付電極を形成する工程と、 半導体素子の連続体を所定の位置で切断して、半導体
素子の両端側に一対の電極が形成されたチップ型半導体
部品を切り出す工程と を具備することを特徴としている。
また、請求項２のチップ型半導体部品の製造方法は、
前記焼付電極がAgを含むものであることを特徴としてい
る。
前記焼付電極がAgを含むものであることを特徴としてい
る。
［作用］ 半導体素子の連続体の両側面から両主面の両側部にま
で回り込むようにオーミック層を形成するとともに、こ
のオーミック層上に焼付電極を形成した後、焼付電極が
形成された半導体素子の連続体を所定の位置で切断し
て、半導体素子の両端側に一対の電極が形成されたチッ
プ型半導体部品を切り出すことにより、半導体素子の側
面側（切断面）には電極が形成されておらず、はんだ付
けによる方法で実装する場合にも、溶融はんだが半導体
素子の側面側に付着することがなく、溶融はんだがチッ
プ型半導体部品の側面側に流れ込んだり溜まったりして
他の線路や部品と接触することにより回路が短絡するこ
とのない、高密度実装が可能なチップ型半導体部品を効
率よく製造することが可能になる。また、製造工程を簡
略化して製造コストを低減することが可能になる。
で回り込むようにオーミック層を形成するとともに、こ
のオーミック層上に焼付電極を形成した後、焼付電極が
形成された半導体素子の連続体を所定の位置で切断し
て、半導体素子の両端側に一対の電極が形成されたチッ
プ型半導体部品を切り出すことにより、半導体素子の側
面側（切断面）には電極が形成されておらず、はんだ付
けによる方法で実装する場合にも、溶融はんだが半導体
素子の側面側に付着することがなく、溶融はんだがチッ
プ型半導体部品の側面側に流れ込んだり溜まったりして
他の線路や部品と接触することにより回路が短絡するこ
とのない、高密度実装が可能なチップ型半導体部品を効
率よく製造することが可能になる。また、製造工程を簡
略化して製造コストを低減することが可能になる。
また、この発明の方法で製造されるチップ型半導体部
品においては、半導体素子の両端側の両主面に形成され
た電極の一方が基板のランドと対向し、はんだにより基
板のランドに確実に接続固定されるとともに、端面に形
成された電極に溶融はんだがはい上がっていることを目
視して、はんだ付けが実際に行われていることを確認す
ることができるため、はんだ付けの信頼性を向上させる
ことができる。
品においては、半導体素子の両端側の両主面に形成され
た電極の一方が基板のランドと対向し、はんだにより基
板のランドに確実に接続固定されるとともに、端面に形
成された電極に溶融はんだがはい上がっていることを目
視して、はんだ付けが実際に行われていることを確認す
ることができるため、はんだ付けの信頼性を向上させる
ことができる。
［実施例］ 以下、本発明の実施例を添付図面を参照して説明す
る。
る。
第１図は本発明の一実施例にかかるチップ型半導体部
品の製造方法により製造されるチップ型半導体部品を示
す斜視図である。このチップ型半導体部品は裏面側も第
１図に示す構造と同一の構造を有する。
品の製造方法により製造されるチップ型半導体部品を示
す斜視図である。このチップ型半導体部品は裏面側も第
１図に示す構造と同一の構造を有する。
第１図に示すように、このチップ型半導体部品１にお
いては、正特性を示すサーミスタ用の半導体素子10の両
端側に入出力用の電極（外部電極）20が形成されてい
る。そして、この電極20は半導体素子10の両主面10aに
形成された主面側電極20a,20aと端面10cに形成された端
面側電極20cとから構成されている。
いては、正特性を示すサーミスタ用の半導体素子10の両
端側に入出力用の電極（外部電極）20が形成されてい
る。そして、この電極20は半導体素子10の両主面10aに
形成された主面側電極20a,20aと端面10cに形成された端
面側電極20cとから構成されている。
また、電極20は、オーミック層としてNiのメッキ層を
形成し、さらにその上にはんだ付け性を良好にするため
のはんだ付け層として、Agを含む導電性ペーストを塗布
して焼き付けた導電層を設けることにより形成されてい
る。なお、オーミック層としては、Cr,Ni,Ti,Al,Zn,V,W
のうち少なくとも１種を主成分とするものが好ましく、
また、はんだ付け層としてはAg,Cu,Ni,Snのうち少なく
とも１種を主成分とするものが好ましい。
形成し、さらにその上にはんだ付け性を良好にするため
のはんだ付け層として、Agを含む導電性ペーストを塗布
して焼き付けた導電層を設けることにより形成されてい
る。なお、オーミック層としては、Cr,Ni,Ti,Al,Zn,V,W
のうち少なくとも１種を主成分とするものが好ましく、
また、はんだ付け層としてはAg,Cu,Ni,Snのうち少なく
とも１種を主成分とするものが好ましい。
次に、上記構成を有するチップ型半導体部品１の製造
方法について説明する。第３図に示すように、正特性半
導体素子の連続体（各チップ型半導体部品を切り出す前
の半導体材料）11の両側面と両主面の両側部にNiメッキ
を行ってオーミック層（Niメッキ層）12を形成する。そ
れから、第４図に示すように、半導体素子の連続体11を
Agを含む導電性ペースト浴13に浸してオーミック層12上
に導電性ペースト14を付着させ、これを焼き付けた後、
所定の位置（例えば第５図の線Ｘ）でカットして第１図
に示すようなチップ型半導体部品１を切り出す。なお、
連続体11の端部15（第５図）は端部面（製品の側面とな
る面）にも電極が形成されているので破棄する。
方法について説明する。第３図に示すように、正特性半
導体素子の連続体（各チップ型半導体部品を切り出す前
の半導体材料）11の両側面と両主面の両側部にNiメッキ
を行ってオーミック層（Niメッキ層）12を形成する。そ
れから、第４図に示すように、半導体素子の連続体11を
Agを含む導電性ペースト浴13に浸してオーミック層12上
に導電性ペースト14を付着させ、これを焼き付けた後、
所定の位置（例えば第５図の線Ｘ）でカットして第１図
に示すようなチップ型半導体部品１を切り出す。なお、
連続体11の端部15（第５図）は端部面（製品の側面とな
る面）にも電極が形成されているので破棄する。
上記の製造方法によれば、連続体11を所定の位置でカ
ットするだけで、半導体素子の側面に電極が形成されて
いない、高密度実装が可能なチップ型半導体部品（第１
図）を効率よく製造することができる。
ットするだけで、半導体素子の側面に電極が形成されて
いない、高密度実装が可能なチップ型半導体部品（第１
図）を効率よく製造することができる。
また、第２図は、上記のように形成されたチップ型半
導体部品１が基板31に実装された状態を示す図である。
導体部品１が基板31に実装された状態を示す図である。
第２図に示すように、チップ型半導体部品１は、電極
20をはんだ付けによりランド32に接続することにより実
装される。すなわち、半導体素子10の一方の主面10aに
形成された電極20aを基板31のランド32と対向させた状
態ではんだ付けすることにより、溶融はんだ33がランド
32と主面側電極20aとの間に回り込み、両者が確実に接
続固定される。
20をはんだ付けによりランド32に接続することにより実
装される。すなわち、半導体素子10の一方の主面10aに
形成された電極20aを基板31のランド32と対向させた状
態ではんだ付けすることにより、溶融はんだ33がランド
32と主面側電極20aとの間に回り込み、両者が確実に接
続固定される。
また、半導体素子10の側面10b,10bには電極が形成さ
れていないため、溶融はんだ33が半導体素子の側面側に
は付着せず、溶融はんだ33がチップ型半導体部品１の側
面側に流れ込んで隣接するランドなどと接触することに
より生じる回路の短絡を効果的に防止することができ
る。
れていないため、溶融はんだ33が半導体素子の側面側に
は付着せず、溶融はんだ33がチップ型半導体部品１の側
面側に流れ込んで隣接するランドなどと接触することに
より生じる回路の短絡を効果的に防止することができ
る。
また、はんだ付けを行う際には、端面側電極20c及び
上部の主面側電極20aにまで溶融はんだ33がはい上がっ
て付着するため、この溶融はんだ33の付着を目視するこ
とにより、はんだ付けが確実に行なわれているかどうか
を知ることができる。
上部の主面側電極20aにまで溶融はんだ33がはい上がっ
て付着するため、この溶融はんだ33の付着を目視するこ
とにより、はんだ付けが確実に行なわれているかどうか
を知ることができる。
なお、比較のため、半導体素子の側面にも電極が形成
されている前述の従来のチップ型半導体部品50（第６図
〜第８図）を用いた場合と、上記実施例の方法で製造し
たチップ型半導体部品１を用いた場合について短絡の発
生率を調べた。この比較テストにおいて、前述の従来例
のチップ型半導体部品50を用いた場合、短絡の発生率が
7/100であったのに対し、上記実施例のチップ型半導体
部品１を用いた場合には短絡の発生率が0/100であっ
た。
されている前述の従来のチップ型半導体部品50（第６図
〜第８図）を用いた場合と、上記実施例の方法で製造し
たチップ型半導体部品１を用いた場合について短絡の発
生率を調べた。この比較テストにおいて、前述の従来例
のチップ型半導体部品50を用いた場合、短絡の発生率が
7/100であったのに対し、上記実施例のチップ型半導体
部品１を用いた場合には短絡の発生率が0/100であっ
た。
上記実施例においては電極の形成方法として、Niメッ
キ層上にAgを含む導電性ペーストを塗布して焼き付ける
ことにより電極を形成する場合を例にとって説明した
が、電極の形成方法はこれに限られるものではなく、金
属材料をスパッタリングして複数の金属層を形成した
後、その上にはんだ付け層を形成する方法や、オーミッ
ク性導電ペーストを半導体素子に直接塗布して焼き付け
る方法など種々の方法で電極を形成することが可能であ
る。
キ層上にAgを含む導電性ペーストを塗布して焼き付ける
ことにより電極を形成する場合を例にとって説明した
が、電極の形成方法はこれに限られるものではなく、金
属材料をスパッタリングして複数の金属層を形成した
後、その上にはんだ付け層を形成する方法や、オーミッ
ク性導電ペーストを半導体素子に直接塗布して焼き付け
る方法など種々の方法で電極を形成することが可能であ
る。
なお、上記の実施例においては半導体素子10が正特性
を示すサーミスタ用半導体素子（いわゆるPTC素体）で
ある場合について説明したが、本発明は半導体素子が負
特性を示すサーミスタ用半導体素子などのいわゆるNTC
素体である場合や、バリスタである場合などにも同様に
適用することができる。なお、この場合、電極はCr,Ti,
Ni,Cu,W,V,Al,Ag,Sn,Pb,Ptの少なくとも１種を主成分と
するものを用いることが好ましい。
を示すサーミスタ用半導体素子（いわゆるPTC素体）で
ある場合について説明したが、本発明は半導体素子が負
特性を示すサーミスタ用半導体素子などのいわゆるNTC
素体である場合や、バリスタである場合などにも同様に
適用することができる。なお、この場合、電極はCr,Ti,
Ni,Cu,W,V,Al,Ag,Sn,Pb,Ptの少なくとも１種を主成分と
するものを用いることが好ましい。
［発明の効果］ 本発明のチップ型半導体部品の製造方法は、半導体素
子の連続体の両側面から両主面の両側部にまで回り込む
ようにオーミック層を形成するとともに、このオーミッ
ク層上に焼付電極を形成した後、焼付電極が形成された
半導体素子の連続体を所定の位置で切断して、半導体素
子の両端側に一対の電極が形成されたチップ型半導体部
品を切り出すようにしているので、半導体素子の側面側
には電極が形成されておらず、はんだ付けによる方法で
実装する場合にも、溶融はんだが半導体素子の側面側に
付着することがなく、溶融はんだがチップ型半導体部品
の側面側に流れ込んだり溜まったりして他の線路や部品
に接触することにより回路が短絡することのない、高密
度実装が可能なチップ型半導体部品を効率よく製造する
ことが可能になる。その結果、製造工程を簡略化して製
造コストを低減することができる。
子の連続体の両側面から両主面の両側部にまで回り込む
ようにオーミック層を形成するとともに、このオーミッ
ク層上に焼付電極を形成した後、焼付電極が形成された
半導体素子の連続体を所定の位置で切断して、半導体素
子の両端側に一対の電極が形成されたチップ型半導体部
品を切り出すようにしているので、半導体素子の側面側
には電極が形成されておらず、はんだ付けによる方法で
実装する場合にも、溶融はんだが半導体素子の側面側に
付着することがなく、溶融はんだがチップ型半導体部品
の側面側に流れ込んだり溜まったりして他の線路や部品
に接触することにより回路が短絡することのない、高密
度実装が可能なチップ型半導体部品を効率よく製造する
ことが可能になる。その結果、製造工程を簡略化して製
造コストを低減することができる。
また、この発明の方法で製造されるチップ型半導体部
品においては、半導体素子の両端側の両主面に形成され
た電極の一方が基板のランドと対向し、はんだにより基
板のランドに確実に接続固定されるとともに、端面に形
成された電極に溶融はんだがはい上がっていることを目
視して、はんだ付けが実際に行われていることを確認す
ることができるため、はんだ付けの信頼性を向上させる
ことができる。
品においては、半導体素子の両端側の両主面に形成され
た電極の一方が基板のランドと対向し、はんだにより基
板のランドに確実に接続固定されるとともに、端面に形
成された電極に溶融はんだがはい上がっていることを目
視して、はんだ付けが実際に行われていることを確認す
ることができるため、はんだ付けの信頼性を向上させる
ことができる。
第１図は本発明の一実施例にかかるチップ型半導体部品
を示す斜視図、第２図は該チップ型半導体部品を基板に
実装した状態を示す斜視図、第３図、第４図及び第５図
は本発明の実施例にかかるチップ型半導体部品の製造方
法を示す図、第６図は従来のチップ型半導体部品を示す
斜視図、第７図は従来のチップ型半導体部品を基板に配
設した状態を示す平面図、第８図は従来のチップ型半導
体部品を基板上のランドにはんだ付けした状態を示す断
面図である。 1,2……チップ型半導体部品 10……半導体素子 10a……半導体素子の主面 10b……半導体素子の側面 10c……半導体素子の端面 20……電極 20a……主面側電極 20c……端面側電極
を示す斜視図、第２図は該チップ型半導体部品を基板に
実装した状態を示す斜視図、第３図、第４図及び第５図
は本発明の実施例にかかるチップ型半導体部品の製造方
法を示す図、第６図は従来のチップ型半導体部品を示す
斜視図、第７図は従来のチップ型半導体部品を基板に配
設した状態を示す平面図、第８図は従来のチップ型半導
体部品を基板上のランドにはんだ付けした状態を示す断
面図である。 1,2……チップ型半導体部品 10……半導体素子 10a……半導体素子の主面 10b……半導体素子の側面 10c……半導体素子の端面 20……電極 20a……主面側電極 20c……端面側電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河原 隆彦 京都府長岡京市天神２丁目26番10号 株 式会社村田製作所内 (56)参考文献 特開 平２−5501（ＪＰ，Ａ) 特開 平２−135708（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01C 7/02 - 7/22
Claims (2)
- 【請求項１】半導体素子と該半導体素子の両端側に形成
された一対の電極とを備えてなるチップ型半導体部品の
製造方法において、 半導体素子の連続体の両側面から両主面の両側部にまで
回り込むようにオーミック層を形成する工程と、 オーミック層上に焼付電極を形成する工程と、 半導体素子の連続体を所定の位置で切断して、半導体素
子の両端側に一対の電極が形成されたチップ型半導体部
品を切り出す工程と を具備することを特徴とするチップ型半導体部品の製造
方法。 - 【請求項２】前記焼付電極がAgを含むものであることを
特徴とする請求項１記載のチップ型半導体部品の製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304856A JP2926971B2 (ja) | 1990-11-10 | 1990-11-10 | チップ型半導体部品 |
| JP34727198A JPH11238603A (ja) | 1990-11-10 | 1998-12-07 | チップ型半導体部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304856A JP2926971B2 (ja) | 1990-11-10 | 1990-11-10 | チップ型半導体部品 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34727198A Division JPH11238603A (ja) | 1990-11-10 | 1998-12-07 | チップ型半導体部品の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04177704A JPH04177704A (ja) | 1992-06-24 |
| JP2926971B2 true JP2926971B2 (ja) | 1999-07-28 |
Family
ID=17938106
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2304856A Expired - Lifetime JP2926971B2 (ja) | 1990-11-10 | 1990-11-10 | チップ型半導体部品 |
| JP34727198A Pending JPH11238603A (ja) | 1990-11-10 | 1998-12-07 | チップ型半導体部品の実装構造 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34727198A Pending JPH11238603A (ja) | 1990-11-10 | 1998-12-07 | チップ型半導体部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP2926971B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495133B1 (ko) * | 2002-11-28 | 2005-06-14 | 엘에스전선 주식회사 | 피티씨 서미스터 |
-
1990
- 1990-11-10 JP JP2304856A patent/JP2926971B2/ja not_active Expired - Lifetime
-
1998
- 1998-12-07 JP JP34727198A patent/JPH11238603A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04177704A (ja) | 1992-06-24 |
| JPH11238603A (ja) | 1999-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4722318B2 (ja) | チップ抵抗器 | |
| US6195248B1 (en) | Electronic component having a tin alloy plating film | |
| JPH10189318A (ja) | ネットワーク抵抗器の製造方法 | |
| KR100258677B1 (ko) | 서미스터 소자 | |
| US7342480B2 (en) | Chip resistor and method of making same | |
| JP2926971B2 (ja) | チップ型半導体部品 | |
| JP3848247B2 (ja) | チップ抵抗器およびその製造方法 | |
| JP2940144B2 (ja) | チップ型半導体部品 | |
| JP3000660B2 (ja) | チップ型半導体部品 | |
| JPH07122406A (ja) | チップ状ヒューズ抵抗器とその製造方法 | |
| JP2909927B2 (ja) | チップ型半導体部品の抵抗値調整方法及びチップ型半導体部品 | |
| JP2927012B2 (ja) | チップ型電子部品 | |
| JP3169181B2 (ja) | チップ型正特性サーミスタ | |
| JP4081873B2 (ja) | 抵抗器およびその製造方法 | |
| JP3838560B2 (ja) | 低い抵抗値を有するチップ抵抗器とその製造方法 | |
| JP3019567B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| US20220392673A1 (en) | Chip component | |
| US20240153678A1 (en) | Chip component and chip component production method | |
| JP2976048B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JPH05335113A (ja) | サーミスタ及びその製造方法 | |
| JP3031026B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JP3031025B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JP3323140B2 (ja) | チップ抵抗器 | |
| JP3413929B2 (ja) | 正特性サーミスタの製造方法 | |
| JPH11204303A (ja) | 抵抗器およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |