JPH04177704A - チップ型半導体部品の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、正特性あるいは負特性を示すサーミスタ素子
やバリスタなどのチップ型半導体部品に関する。

［従来の技術及び発明が解決しようとする課題］従来の
チップ型半導体部品としては、例えは、第７図に示すよ
うなチップ型半導体部品か知られている。なお、このチ
ップ型半導体部品は裏面側も第７図に示す構造と同一の
構造を有する。このチップ型半導体部品５０は、直方体
形状の正特性を示すザーミスタ用の半導体素子６０の両
端側に一対の電極７０．７０を配設した構造を有してい
る。電極７０は半導体素子６０の両生面、両側面及び端
面に形成された主面側電極７０ａ、７０ａ、側面側電極
７０ｂ、７０ｂ及び端面側電極７０ｃから構成されてい
る。

このように、従来のチップ型半導体部品５０においては
、主面側電極７０ａ、、７０ａ及び端面側＠極７０ｃを
形成するとともに側面側電極７０ｂ。

７０ｂをも形成しているなめ、電極７０を半導体素子６
０に形成する場合に、その形成工程が複雑になりＶ造コ
ストが増大するという問題点がある。

例えは、スパッタリングにより電＆７０を形成する場合
においては、スパッタリングを行うべき面が５面になり
、数回のスパッタリングを行うことが必要になるからで
ある。また、オーミック層（図示せず）を別途形成して
から′屯極材料をメツキしなりスパッタリングしなりす
る場合などにおいては、オーミンク層の形成にもそれだ
け余分の工程を要することになるなめ、製造工程をさら
に複雑にして製造コス１〜を増大するという問題点があ
る。

また、第８図及び第９図に示すように、チップ型半導体
部品５０を基板８１に配設し、電極７０をランド８２に
はんな付けして接続する場合、側面側電極７０ｂ、７０
Ｉ）にはんだ８３が付着してはんな付は部に溜まる溶融
はんな量が増大する。

その結果、チップ型半導体部品５０を基板８１上に高密
度に実装する場合においては、側面側＠極７０ｂ、７０
ｂに付着した溶融はんた８３が隣接するチップ型半導体
部品５０や線！ｉ８４のほうに流れ込んだりして回路を
短絡させ（第９図）、回路の高密度化を妨げるという問
題点がある。

本発明は、上記の問題点を解決するものであり、製造が
容易で、かつ、高密度実装が可能なチップ型半導体部品
を提供することを目的とする。

［課題を解決するための手段］ 上記目的を達成するなめに、本発明のチップ型半導体部
品は、 半導体素子と該半導体素子の両端側に形成された一対の
電極とを備えてなるチップ型半導体部品において、 前記電極が半導体素子の両主面及び端面に形成されてい
ることを特徴とする。

［作用コ 本発明のチップ型半導体部品においては、半導体素子の
両端側の両生面に形成された電極の一方か基板のランド
と対向し、はんだによりランドに確実に接続固定される
とともに、端面に形成された電極に溶融はんだがはい上
がっていることを視認することにより、はんたイ」ケが
実際に行われていることを知ることが可能になり、はん
た付けの信頼性が向上する。

さらに、半導体素子の側面側には電極か形成されていな
いので、溶融はんだが半導体素子の側面側に付着するこ
とかない。しながって、溶融はんだがチップ型半導体部
品の側面側に流れ込んだり溜まったりして他の線路や部
品に接触することにより回路か短絡することを効果的に
防止し、高密度な実装を可能にする。

さらに、半導体素子の側面には電極を形成する必要がな
いなめ、チップ型半導体部品の製造方法の自由度が向上
し、製造工程を簡略化して製造コストを低減することが
可能になる。

［実施例］ 以下、本発明の実施例を添付図面を参照して説明する。

第１図は本発明の一実施例にかかるチップ型半導体部品
を示す斜視図であり、このチップ型半導体部品は裏面側
も第１図に示す構造と同一の構造を有する。図に示すよ
うに、このチップ型半導体部品１においては、正特性を
示すサーミスタ用の半導体素子１０の両端側に入出力用
の電極２０か形成されている。この電極２０は半導体素
子１０の両生面１０ａに形成された主面側電極２０　ａ
　。

２０ａと端面１．　Ｏｃに形成された端面側電極２０Ｃ
とから構成されている。

この電極２０は、オーミック層としてＮｉのメツキ層を
形成し、さらにその上にはんだ付は性を良好にするため
のはんな付は層として、Ａｇを含む導電性ペース１〜を
塗布して焼き（＝ｔ　４−）た導電層を設けることによ
り構成されている。なお、オーミック層としては、Ｃｒ
、Ｎｊ、Ｔｉ、ＡＩ、Ｚ−ｎ。

■、Ｗのうち少なくとも１種を主成分とし、はんだ付は
層としてはＡｇ、ＣＩＪ、Ｎｉ、Ｓｎのうち少なくとも
１種を主成分とするものであることが好ましい。

次に、上記構成を有するチップ型半導体部品１の製造方
法について説明する。第３図に示すように、■特性半導
体素子の連続体（各チップ型半導体部品を切り出す前の
半導体材料）１１の両側面と両生面の両側部にＮｊメツ
キを行ってオーミック層（Ｎｉメツキ層）１２を形成す
る。それから、第４図に示すように、半導体素子の連続
体１１をＡｇを含む導電性ペースト浴１３に浸してオー
ミック層１２上に導電性ペースト１４を付着させ、これ
を焼き付けた後、所定の位置（例えば第５図の線Ｘ）で
カットして第１図に示すようなチップ型半導体部品１を
切り出す。なお、連続体１１の端部１５（第５図）は側
面にも電極が形成されて゛　−６− いるのて破棄する。上記の製造方法によれは容易に本発
明のチップ型半導体部品１を製造することが可能となり
製造工程を簡略化して製造コストを低減することかてき
る。

次に、上記のように形成されたチップ型半導体部品１の
基板への実装について説明する。第２図に示すように、
チップ型半導体部品１を基板３１に配設し、電極２０を
はんだ付けによりランド３２に接続する場合、半導体素
子１０の一方の主面１、０　ａに形成された電極２０ａ
が基板３１のランド３２と対向し、溶融はんた３３がラ
ンド３２と主面側電極２０ａとの間に回り込んで両者か
確実に接続固定されるとともに、端面側電極２０ｃ及び
上部の主面側＠極２０ａに溶融はんだ３３がはい上がっ
て付着する。そして、この溶融はんだ３３の付着を視認
することにより、はんだ付けが確実に行なわれているか
どうかを知ることができる。

また、半導体素子１０の側面１０ｂ、１０ｂには電極か
形成されていないため、溶融はんた３３が半導体素子の
側面側には付着ぜす、溶融はんだ３３がチップ型半導体
部品１の側面側に流れ込んで隣接するランドなとと接触
することにより生じる回路の短絡を効果的に防止するこ
とがてきる。

短絡の生じやすさを調べるための比軸テスｌ−において
、前述の従来例のチップ型半導体部品５０を用いた場合
、短絡の発生率が７／１００てあったのに対し、上記実
施例のチップ型半導体部品１を用いた場合には０／１．
００てあった。

上記実施例においては電極の形成方法として、Ｎｊメツ
キ層」二にＡｇを含む導電性ペース１〜を塗布して焼き
付けることにより電極を形成する方法を示しなが、電極
の形成方法はこれに限られるしのてはなく、金属材料を
スパッタリングして複数の金属層を形成した後、その上
にはんだ付は層を形成する方法や、オーミック性導電ペ
ーストを半導体素子に直接塗布して焼き付ける方法など
種々の方法て電極を形成することが可能である。

また、第６図は本発明の他の実施例にかかるチップ型半
導体部品２を示す斜視図であり、このチップ型半導体部
品２は裏面側も第６図に示す構造と同一の構造を有する
。このチップ型半導体部品２においては、電極２０は半
導体素子１０の両本部１０ａに形成された主面側型１２
０ａ、２０ａと、端面］Ｏｃに形成された端面側電極２
０ｃとから構成されている。上記主面側電極２０ａ及び
端面側電極２０ｃは、半導体素子１０の両本部１０ａ、
］、Ｏａ及び端面１．　Ｏｃの両側面１則には形成され
ておらず、主面１０ａ及び端面１０　ｃの周辺部を除い
た部分に形成されている。

上記のように端縁部いっばいにまて電極２０を形成せず
に所定の幅なげ半導体素子１０を露出させるように構成
したチップ型半導体部品２においては、電極を隣接する
他の面との境界まで一杯に形成する場合に生じるような
電極の回り込みなどに起因する抵抗値のばらつきや耐電
圧の低下を効果的に防止することができる。また、従来
のチップ型半導体部品において、電極の不要部分をザン
ドブラストやラップ研磨法などにより除去する際に半導
体素子の表面を損傷することにより生じる特性劣化を防
止することがてきる。

なお、」−記の実施例においては半導体素子１０が正特
性を示すサーミスタ川半導体素子（いわゆるＰＴＣ素体
）である場合について説明したが、本発明は半導体素子
が負特性を示すサーミスタ川半導体素子なとのいわゆる
Ｎ　ＴＣ素体である場合や、バリスタである場合なとに
も同様に適用することがてきる。なお、この場合、電極
はＣｒ、Ｔｉ、Ｎｉ、Ｃｕ、Ｗ、Ｖ、ＡＩ、Ａｇ、Ｓｎ
、Ｐｂ　、　ｐ　ｔの少なくとも１種を主成分とし、か
つ、少なくとも１層以上の層からなるものであることが
好ましい。

［発明の効果］ 本発明のチップ型半導体部品は、電極を半導体素子の両
本部と端面とに形成し、側面側には電極を形成しないよ
うに構成しているので、主面に形成された電極がはんだ
により基板のランドに確実に接続固定されるとともに、
端面に形成された電極に溶融はんだがはい上がっている
ことを視認することによりはんだイζＩＣが行われてい
るかとうかを知ることが可能であり、はんだ付Ｃｊの信
頼性が向上する。

さらに、半導体素子の側面には電極が形成されていない
ので、溶融はんだが半導体素子の側面側には付着せず、
溶融はんだかチップ型半導体部品の側面側に流れ込んで
隣接する線路などと接触することにより回路が短絡する
ことを効果的に防止できるなめ、高密度な実装を行うこ
とが可能である。

さらに、半導体素子の側面には電極を形成する必要かな
いため、チップ型半導体部品の製造方法の自由度か向」
］シ、製造工程を簡略化して製造コスＩ〜を低減するこ
とかてきる。

【図面の簡単な説明】

第１図は本発明の一実施例にかかるチップ型半導体部品
を示す斜視図、第２図は該チップ型半導体部品を基板に
実装した状態を示す斜視図、第３図、第４図及び第５図
は本発明の実施例にかかるチップ型半導体部品の製造方
法を示す図、第６図は本発明の他の実施例にかかるチッ
プ型半導体部品を示す斜視図、第７図は従来のチップ型
半導体部品を示す斜視図、第８図は従来のチップ型半導
体部品を基板に配設した状態を示ず平面図、第９図は該
チップ型半導体部品を基板上のランドにはんたイ］けし
な状態を示す断面図である。 １．２・・・・・・チップ型半導体部品１０・・・・・
・・・・半導体素子 １０ａ・・・・・・半導体素子の主面 ］Ｏｂ・・・・・・半導体素子の側面 １、　Ｏｃ・・・・・半導体素子の端面２０・・・・・
・・・・電極 ２０ａ・・・・・・主面側電極 ２０ｃ・・・・・・端面側電極 特許出願人　　株式会社　　村田製作所代　理　人　　
弁理士　　　画性　均 ヘ

Claims (1)

【特許請求の範囲】
1. （１）半導体素子と該半導体素子の両端側に形成された
   一対の電極とを備えてなるチップ型半導体部品において
   、 　前記電極が半導体素子の両主面及び端面に形成されて
   いることを特徴とするチップ型半導体部品。