JP3413929B2 - 正特性サーミスタの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、外部引き出し用として
機能するリード端子を備えてなる正特性サーミスタ（以
下、ＰＴＣという）の製造方法に関する。

【０００２】

【従来の技術】従来から、この種の一般的なＰＴＣとし
ては、図１３で示すように、所要の抵抗温度特性を有す
るチタン酸バリウム系磁器半導体からなる平板形状とさ
れたサーミスタ素体１の互いに対向する表面上にオーミ
ック電極層２を形成し、かつ、これらオーミック電極層
２の表面を全面的に覆って形成された半田付け用電極層
３のそれぞれに対してリード端子４を半田付け接続した
ものが知られている。なお、図１３で示されたＰＴＣに
おけるオーミック電極層２及び半田付け用電極層３の端
部はサーミスタ素体１の端面から内側寄りの位置にあ
り、若干小さな寸法形状であるが、このような形状に限
定されることはなく、これらの両電極層２，３がともに
サーミスタ素体１の端面に至るまでを覆った形状とされ
たものや、また、図１３中の仮想線で示すように、半田
付け用電極層３がオーミック電極層２の端面を覆う形状
とされたものなどがある。

【０００３】そして、このＰＴＣを製造するに際して
は、まず、ＺｎやＳｂなどが添加されてなるオーミック
Ａｇペーストをサーミスタ素体１上に印刷して焼き付け
ることによってオーミック電極層２を形成した後、半田
付け可能なＡｇペーストをオーミック電極層２上に印刷
したうえで焼き付けることによって半田付け用電極層３
を形成することが行われる。さらに、図１４で示すよう
に、半田付け用電極層３が形成されたサーミスタ素体１
を一対のリード端子４によって挟持したうえで半田付け
用フラックス浴５中に浸漬した後、フラックス（図示し
ていない）が付着した半田付け用電極層３に対してリー
ド端子４のそれぞれを半田付け接続することによってＰ
ＴＣが完成することになる。

【０００４】ところで、ＰＴＣにおけるオーミック電極
層２を半田付け用電極層３によって全面的に覆っている
のは、オーミック電極層２に対しての直接的な半田付け
が不可能であるとともに、このオーミック電極層２の耐
環境性能が良好ではなかったために半田付け用電極層３
で覆って保護する必要があったからである。しかしなが
ら、オーミック電極層２の耐環境性能を向上させるため
の努力が続けられた結果、現在におけるオーミック電極
層２の耐環境性能は大幅に改善されており、必ずしも半
田付け用電極層３によって保護する必要はなくなってい
る。なお、ＰＴＣの主要部は樹脂封止されているのが一
般的であるが、図１３においては樹脂封止の図示を省略
している。

【０００５】

【発明が解決しようとする課題】オーミック電極層２を
全面的に覆う半田付け用電極層３が形成されたサーミス
タ素体１を半田付け用フラックス浴５中に浸漬した場合
には半田付け用電極層３の全面にわたってフラックスが
付着していることになり、このままの状態でリード端子
４を半田付け接続した際の半田６は、図１３で示すよう
に、半田付け用電極層３上の全面にわたって拡がった状
態で付着することになる。そして、付着した半田６が固
化する際には、サーミスタ素体１や両電極層２，３に対
して半田６の固化に伴う収縮力が全面的に加わることと
なる結果、これらの電極層２，３がサーミスタ素体１か
ら剥がれたり、サーミスタ素体１の損傷が生じたりとい
うような経時的変化が発生することになってしまう。

【０００６】また、半田付け用電極層３上にフラックス
が残留したままになっていると、フラックスによるサー
ミスタ素体１の還元やオーミック電極層２及び半田付け
用電極層３の腐食に起因すると考えられる抵抗温度特性
や耐電圧特性などの劣化というような電気的変化が生じ
てしまうことにもなる。そこで、これらの不都合を回避
すべく半田付け不要部分に付着したフラックスを洗浄に
よって除去することも考えられているのであるが、洗浄
作業の実施にあたっては大変な手間を要することになっ
てしまう。さらにまた、近年においてはトリクロロエタ
ンなどのような洗浄剤の使用が制限されていることもあ
り、洗浄を行うことによってフラックスを確実に除去す
るのは困難となっている。

【０００７】本発明は、耐環境性能が改善されたオーミ
ック電極層を保護する必要はないことに着目して創案さ
れたものであって、電極層剥がれ及びサーミスタ素体の
損傷などの経時的変化や抵抗温度特性及び耐電圧特性の
劣化による電気的変化というような不都合の発生を有効
に防止することが可能なＰＴＣの製造方法を提供するこ
とを目的としている。

【０００８】

【課題を解決するための手段】本発明にかかるＰＴＣの
製造方法は、このような目的を達成するために、サーミ
スタ素体上にオーミック電極層を形成し、かつ、このオ
ーミック電極層よりも占有面積の狭い半田付け用電極層
をオーミック電極層上に重ね合わせて形成した後、半田
付け用電極層上に限定してフラックスを付着させたう
え、この半田付け用電極層に対してリード端子を半田付
け接続することを特徴としている。また、この際、オー
ミック電極層及び半田付け用電極層は、Ａｇの焼き付け
層とされている。

【０００９】

【作用】上記方法によれば、フラックスが付着する範囲
は半田付け用電極層上となり、リード端子を半田付け接
続する際の半田が付着し得る範囲も同様に限定されてい
ることになる。

【００１０】

【実施例】以下、本発明方法の実施例を図面に基づいて
説明する。

【００１１】図１は本発明方法に従って作製されたＰＴ
Ｃの構成を示す断面図、図２は作製途中のＰＴＣを上側
から見た状態を示す要部斜視図、図３ないし図７のそれ
ぞれはＰＴＣの第１ないし第５変形例を示す要部斜視図
であり、これらの図における符号７は半田付け用電極層
である。なお、これらの図１ないし図７において、従来
例にかかる図１３及び図１４と互いに同一となる部分に
は同一符号を付している。

【００１２】本実施例にかかるＰＴＣは、図１及び図２
で示すように、円形平板形状とされたサーミスタ素体１
の互いに対向する表面上に円形状のオーミック電極層２
を形成し、かつ、これらオーミック電極層２よりも占有
面積の狭い円形状とされた半田付け用電極層７を各オー
ミック電極２の表面上に形成したうえ、半田付け用電極
層７のそれぞれに対してリード端子４を半田付け接続し
たものとなっている。なお、図１におけるオーミック電
極層２はサーミスタ素体１の端面から内側に位置するよ
うに若干小さな寸法の円形状となっているが、図３の第
１変形例で示すように、このオーミック電極層２がサー
ミスタ素体１の端面に至るまでの円形状を有していても
よいことは勿論である。

【００１３】そして、この際、半田付け用電極層７の形
状が円形に限られることはなく、図４の第２変形例で示
すような矩形状とされたうえでサーミスタ素体１及びオ
ーミック電極層２の双方上にわたって形成されたもので
あっても、また、図５の第３変形例で示すような逆Ｌ字
形状、すなわち、リード端子４の半田付け部分と対応し
た形状を有するものとされていてもよい。さらに、サー
ミスタ素体１の形状が円形に限られることもないのであ
り、図６の第４変形例で示すように、サーミスタ素体１
の形状を矩形状としたうえ、このサーミスタ素体１の表
面上に矩形状とされたオーミック電極２及び半田付け用
電極層７を形成することも可能である。

【００１４】さらにまた、第４変形例ではオーミック電
極２及び半田付け用電極層７の全辺がサーミスタ素体１
の端面及びオーミック電極２の端面よりも内側に位置し
ているが、図７の第５変形例で示すように、オーミック
電極２の短辺側をサーミスタ素体１の端面よりも内側に
位置させ、かつ、半田付け用電極層７の短辺側をオーミ
ック電極２の短辺側よりも一層内側に位置させた形状と
しておいてもよい。すなわち、これら第２ないし第５変
形例で示したように、少なくとも半田付け用電極層７の
形状を矩形状とした場合には、これに対するリード端子
４の半田付け長さを長くして接続強度の向上が図れると
いう利点があることになる。

【００１５】つぎに、上記構成とされたＰＴＣの製造方
法を、フラックス塗布作業の要領を示す図８及び図９に
基づいて説明する。

【００１６】まず、所要の抵抗温度特性を有するチタン
酸バリウム系磁器半導体からなる平板形状のサーミスタ
素体１を用意したうえ、ＺｎやＳｂなどが添加されたオ
ーミックＡｇペーストをサーミスタ素体１の互いに対向
する表面上に印刷したうえで焼き付けることによってオ
ーミック電極層２を形成する。その後、半田付け可能な
Ａｇペーストを印刷したうえで焼き付けることにより、
オーミック電極層２よりも占有面積の狭くなった半田付
け用電極層７をオーミック電極層２上に重ね合わせた状
態で形成する。なお、ここで、半田付け用電極層７の形
成にあたって使用されるＡｇペーストは、７０〜８０ｗ
ｔ％のＡｇ粉末及び０〜１０ｗｔ％のガラス粉末（ガラ
スフリット）と、２０ｗｔ％の有機ビヒクル、すなわ
ち、樹脂成分及び溶剤を含む有機ビヒクルとからなるも
のである。また、これら両電極２，７の焼き付け処理
は、最高温度が４２０±２０℃と設定されたトンネル炉
によって４５〜９０分をかけて行われるのが一般的であ
る。

【００１７】さらに、図８で示すように、半田付け用電
極層７が形成されたサーミスタ素体１を一対のリード端
子４によって挟持したうえ、半田付け用フラックス貯溜
容器（図示していない）に通じるフラックス射出ノズル
１０から少量のフラックスＦを滴下することによって半
田付け用電極層７の表面上に供給する。すると、供給さ
れたフラックスＦは半田付け用電極層７上の全面にわた
って拡がることになり、フラックス（図示していない）
が付着した半田付け用電極層７それぞれに対してリード
端子４のそれぞれを半田付け接続すると、図１で示した
構成を有するＰＴＣが完成することになる。

【００１８】また、ここで、フラックス塗布作業が図８
に示したような要領に従って行われる必然性がある訳で
はなく、例えば、図９の変形例で示すように、互いに対
向する離間状として配置されたうえでフラックスが付着
させられた一対のロール１１を用意したうえ、半田付け
用電極層７が形成されたサーミスタ素体１を通過させる
ことによって半田付け用電極層７の表面上にフラックス
を塗布してもよいことは勿論である。そして、この図９
で示したような要領によるフラックスの塗布を行った場
合には、半田付け用電極層７上に塗布されたフラックス
の膜厚が均一になるという利点が得られる。さらにま
た、この際、図１０で示すように、半田付け用電極層７
が形成されたサーミスタ素体１を挟持するリード端子４
それぞれの半田付け接続部分に予め半田６を付着させて
おき、所要温度まで高められた温風（図示していない）
を吹き付けることによって半田６を熔融させたうえでの
半田付け接続を行うことも可能である。

【００１９】ところで、以上説明した本発明方法に従っ
て作製されたＰＴＣの有する信頼性を確認すべく本発明
の発明者が低温断続負荷試験、常温断続負荷試験及び耐
電圧試験を行ってみたところ、図１１，図１２及び表１
でそれぞれ示すような試験結果が得られた。なお、低温
断続負荷試験の条件はＡＣ１６Ｖ，１分／５分（オン／
オフ），−２０℃、また、常温断続負荷試験の条件はＡ
Ｃ１６Ｖ，１分／５分（オン／オフ），２５℃であり、
これらの試験における接触抵抗測定に際しては周知の４
端子法を利用している。そして、図１１及び図１２にお
いては本発明方法に従って作製されたＰＴＣ（開発品）
のデータを四角黒点及び実線によって示し、かつ、従来
例方法に従って作製されたＰＴＣ（従来品）のデータを
丸黒点及び破線によって示している。

【００２０】

【表１】

【００２１】すなわち、図１１で示した低温断続負荷試
験の結果によれば、例えば、経過時間が３００時間であ
るときの従来品における平均的な抵抗変化率が８．１％
（最大値は１０．８％）であったのに対し、開発品にお
ける平均的な抵抗変化率が６．４％（最大値は８．６
％）と低減しており、また、図１２で示した常温断続負
荷試験の結果によれば、同じく経過時間が３００時間で
あるときの従来品における平均的な抵抗変化率が８．３
％（最大値は９．４％）であったのに対し、開発品にお
ける平均的な抵抗変化率が４．０％（最大値は５．０
％）と低減していることが明らかとなっている。さら
に、耐電圧試験においても、従来品では耐電圧の平均値
が７４Ｖ（最小値は７１Ｖ）であったのに対し、開発品
では耐電圧の平均値が８７Ｖ（最小値は８１Ｖ）と大幅
な向上していることが分かる。

【００２２】

【発明の効果】以上説明したように、本発明にかかるＰ
ＴＣの製造方法によれば、オーミック電極層よりも占有
面積の狭い半田付け用電極層をオーミック電極層上に重
ね合わせて形成した後、フラックスの滴下もしくは、フ
ラックスが付着させられたロールの通過接触等により、
半田付け用電極層上に限定してフラックスを付着させる
のであるから、フラックスが付着する範囲は半田付け用
電極層上と限定されることになり、また、リード端子を
半田付け接続する際の半田が付着し得る範囲も同じく半
田付け用電極層上として限定されている。そこで、この
半田付け用電極層上のみに付着していた半田が固化する
に際しても、サーミスタ素体や両電極層に対しての全面
的な収縮力が加わることは起こらなくなり、電極層剥が
れやサーミスタ素体の損傷などのような経時的変化が発
生することはなくなる。

【００２３】また、フラックスの残留範囲が半田付け用
電極層に限られていることになる結果、フラックスの残
留に起因するＰＴＣの抵抗温度特性や耐電圧特性などの
劣化が生じることはなくなり、ＰＴＣの電気的変化が生
じることを未然に防止することができる。さらにまた、
フラックスの使用量が少なくて済むことになり、かつ、
その洗浄作業が容易になるという付随的な効果も得られ
る。

【図面の簡単な説明】

【図１】本発明方法に従って作製されたＰＴＣの構成を
示す断面図である。

【図２】作製途中のＰＴＣを上側から見た状態を示す要
部斜視図である。

【図３】ＰＴＣの第１変形例を示す要部斜視図である。

【図４】ＰＴＣの第２変形例を示す要部斜視図である。

【図５】ＰＴＣの第３変形例を示す要部斜視図である。

【図６】ＰＴＣの第４変形例を示す要部斜視図である。

【図７】ＰＴＣの第５変形例を示す要部斜視図である。

【図８】フラックス塗布作業の要領を示す説明図であ
る。

【図９】フラックス塗布作業の変形例を示す説明図であ
る。

【図１０】半田付け接続作業の一例を示す説明図であ
る。

【図１１】低温断続負荷試験の結果を示す説明図であ
る。

【図１２】常温断続負荷試験の結果を示す説明図であ
る。

【図１３】従来例方法に従って完成した状態のＰＴＣを
示す断面図である。

【図１４】フラックス塗布作業の要領を示す説明図であ
る。

【符号の説明】

１ サーミスタ素体 ２ オーミック電極層 ４ リード端子 ７ 半田付け用電極層

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】サーミスタ素体（１）上にオーミック電極
   層（２）を形成し、かつ、このオーミック電極層（２）
   よりも占有面積の狭い半田付け用電極層（７）をオーミ
   ック電極層（２）上に重ね合わせて形成した後、 半田付け用電極層（７）上に限定してフラックスを付着
   させたうえ、この半田付け用電極層（７）に対してリー
   ド端子（４）を半田付け接続することを特徴とする正特
   性サーミスタの製造方法。
2. 【請求項２】オーミック電極層（２）及び半田付け用電
   極層（７）は、Ａｇの焼き付け層であることを特徴とす
   る請求項１に記載の正特性サーミスタの製造方法。