JP2000294403A - チップ型サーミスタ - Google Patents
チップ型サーミスタInfo
- Publication number
- JP2000294403A JP2000294403A JP11095002A JP9500299A JP2000294403A JP 2000294403 A JP2000294403 A JP 2000294403A JP 11095002 A JP11095002 A JP 11095002A JP 9500299 A JP9500299 A JP 9500299A JP 2000294403 A JP2000294403 A JP 2000294403A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- temperature coefficient
- thermistor element
- positive temperature
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
- E04H15/00—Tents or canopies, in general
- E04H15/02—Tents combined or specially associated with other devices
- E04H15/10—Heating, lighting or ventilating
- E04H15/14—Ventilating
-
- A—HUMAN NECESSITIES
- A45—HAND OR TRAVELLING ARTICLES
- A45F—TRAVELLING OR CAMP EQUIPMENT: SACKS OR PACKS CARRIED ON THE BODY
- A45F3/00—Travelling or camp articles; Sacks or packs carried on the body
- A45F3/52—Nets affording protection against insects
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
- E04H15/00—Tents or canopies, in general
- E04H15/32—Parts, components, construction details, accessories, interior equipment, specially adapted for tents, e.g. guy-line equipment, skirts, thresholds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/008—Thermistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Architecture (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Pest Control & Pesticides (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 実装時の回路基板温度の上昇を抑えることが
できるチップ型サーミスタを提供する。 【解決手段】 正特性サーミスタ素子１２の両主面全面
には、ガラスペーストを塗布、焼付けすることにより、
絶縁層１７ａ、１７ｂが形成されている。絶縁層１７ａ
側には、基板１６、つまり表面電極を形成していない正
特性サーミスタ素体１６が貼り合わされている。この積
層体の両端部には、外部電極１８、１９が形成されてい
る。
できるチップ型サーミスタを提供する。 【解決手段】 正特性サーミスタ素子１２の両主面全面
には、ガラスペーストを塗布、焼付けすることにより、
絶縁層１７ａ、１７ｂが形成されている。絶縁層１７ａ
側には、基板１６、つまり表面電極を形成していない正
特性サーミスタ素体１６が貼り合わされている。この積
層体の両端部には、外部電極１８、１９が形成されてい
る。
Description
【０００１】
【発明の属する技術分野】この発明は、過電流保護など
に用いられるチップ型のサーミスタに関するものであ
る。
に用いられるチップ型のサーミスタに関するものであ
る。
【０００２】
【従来の技術】チップ型のサーミスタとしては、正特性
サーミスタ、負特性サーミスタがあり、ここでは、過電
流保護などに用いられるチップ型の正特性サーミスタに
ついて説明する。このチップ型の正特性サーミスタは、
電子機器の回路などに組み込まれ、所定の電流値以上の
過大電流が流れたときに、自己発熱して正の抵抗温度特
性により抵抗値が上昇し、電子機器へ流れる電流を所定
の電流値以下にする働きがある。
サーミスタ、負特性サーミスタがあり、ここでは、過電
流保護などに用いられるチップ型の正特性サーミスタに
ついて説明する。このチップ型の正特性サーミスタは、
電子機器の回路などに組み込まれ、所定の電流値以上の
過大電流が流れたときに、自己発熱して正の抵抗温度特
性により抵抗値が上昇し、電子機器へ流れる電流を所定
の電流値以下にする働きがある。
【０００３】図２は、従来の正特性サーミスタ１を示し
ており、板状の正特性サーミスタ素体２に表面電極３、
４が形成されたサーミスタ素子５の両主面に、表面電極
３、４を覆うように絶縁層６が形成され、正特性サーミ
スタ素子５の両端面に表面電極３、４と電気的に接続す
る外部電極７、８が形成されたものである。
ており、板状の正特性サーミスタ素体２に表面電極３、
４が形成されたサーミスタ素子５の両主面に、表面電極
３、４を覆うように絶縁層６が形成され、正特性サーミ
スタ素子５の両端面に表面電極３、４と電気的に接続す
る外部電極７、８が形成されたものである。
【０００４】
【発明が解決しようとする課題】過電流保護などに用い
られる正特性サーミスタ１は、電圧低下にともなう電力
損失を低減する必要から低抵抗化が求められている。
られる正特性サーミスタ１は、電圧低下にともなう電力
損失を低減する必要から低抵抗化が求められている。
【０００５】しかしながら、一般にセラミックスを低抵
抗化すると、正特性サーミスタ素子の発熱が大きくな
る。正特性サーミスタ１は、絶縁層６の厚みが薄いた
め、回路基板に実装したとき、正特性サーミスタ素子５
の熱が回路基板にも伝わって回路基板温度が上昇し、回
路基板のみならず周辺部品にも悪影響を及ぼすという問
題があった。
抗化すると、正特性サーミスタ素子の発熱が大きくな
る。正特性サーミスタ１は、絶縁層６の厚みが薄いた
め、回路基板に実装したとき、正特性サーミスタ素子５
の熱が回路基板にも伝わって回路基板温度が上昇し、回
路基板のみならず周辺部品にも悪影響を及ぼすという問
題があった。
【０００６】この発明の目的は、実装時の回路基板温度
の上昇を抑えることができるチップ型サーミスタを提供
することである。
の上昇を抑えることができるチップ型サーミスタを提供
することである。
【０００７】
【課題を解決するための手段】この発明に係るチップ型
サーミスタは、板状のサーミスタ素体の表面に一対のサ
ーミスタ用電極が形成されたサーミスタ素子と、前記サ
ーミスタ素子との間に絶縁層を介在して積層された基板
と、からなる積層体が形成され、前記積層体の両端部に
前記一対のサーミスタ用電極とそれぞれ電気的に接続す
る外部電極が形成されていることを特徴とする。
サーミスタは、板状のサーミスタ素体の表面に一対のサ
ーミスタ用電極が形成されたサーミスタ素子と、前記サ
ーミスタ素子との間に絶縁層を介在して積層された基板
と、からなる積層体が形成され、前記積層体の両端部に
前記一対のサーミスタ用電極とそれぞれ電気的に接続す
る外部電極が形成されていることを特徴とする。
【０００８】前記一対のサーミスタ用電極は、前記サー
ミスタ素体の一主面の大部分から一端面を経由して他主
面の一部分に連なる一方のサーミスタ用電極と、前記サ
ーミスタ素体の他主面の大部分から他端面を経由して一
主面の一部分に連なる他方のサーミスタ用電極とが、互
いに絶縁状態を保って形成されていることが好ましい。
ミスタ素体の一主面の大部分から一端面を経由して他主
面の一部分に連なる一方のサーミスタ用電極と、前記サ
ーミスタ素体の他主面の大部分から他端面を経由して一
主面の一部分に連なる他方のサーミスタ用電極とが、互
いに絶縁状態を保って形成されていることが好ましい。
【０００９】前記基板は、サーミスタ素体からなること
が好ましい。
が好ましい。
【００１０】サーミスタ素子の回路基板に対向する面に
絶縁板を貼り合わせることにより、サーミスタ素子の発
熱を回路基板に伝わりにくくすることができる。
絶縁板を貼り合わせることにより、サーミスタ素子の発
熱を回路基板に伝わりにくくすることができる。
【００１１】前記板状のサーミスタ素体や絶縁板に用い
るサーミスタ素体としては、正特性サーミスタであって
も負特性サーミスタであってもよい。
るサーミスタ素体としては、正特性サーミスタであって
も負特性サーミスタであってもよい。
【００１２】
【発明の実施の形態】この発明の実施の形態について、
図１に示す、チップ型正特性サーミスタ１１を参照しな
がら説明する。
図１に示す、チップ型正特性サーミスタ１１を参照しな
がら説明する。
【００１３】チップ型正特性サーミスタ１１は、正特性
サーミスタ素子１２と基板１６とが、絶縁層１７ａを介
して張り合わされ、その積層体の両端部に外部電極１
８、１９が形成されている。
サーミスタ素子１２と基板１６とが、絶縁層１７ａを介
して張り合わされ、その積層体の両端部に外部電極１
８、１９が形成されている。
【００１４】正特性サーミスタ素子１２は、板状の正特
性サーミスタ素体１３の表面にＣｒ−モネル−Ａｇの３
層からなる膜を薄膜形成し、一対の電極である表面電極
１４、１５を形成したものである。
性サーミスタ素体１３の表面にＣｒ−モネル−Ａｇの３
層からなる膜を薄膜形成し、一対の電極である表面電極
１４、１５を形成したものである。
【００１５】正特性サーミスタ素体１３は、４．５ｍｍ
×３．２ｍｍ×０．２ｍｍの板状であり、主面と端面と
がなす各角部が面取りされていることが好ましい。これ
は、表面電極１４、１５が正特性サーミスタ素体１３の
各角部に均一の膜厚で付着するとともに、表面電極１
４、１５が各角部で切断され導通不良が起こるのを確実
に防止するためである。
×３．２ｍｍ×０．２ｍｍの板状であり、主面と端面と
がなす各角部が面取りされていることが好ましい。これ
は、表面電極１４、１５が正特性サーミスタ素体１３の
各角部に均一の膜厚で付着するとともに、表面電極１
４、１５が各角部で切断され導通不良が起こるのを確実
に防止するためである。
【００１６】表面電極１４、１５は、正特性サーミスタ
素体１３の一主面の大部分から一端面を経由して他主面
の一部分に連なる一方表面電極１３と、正特性サーミス
タ素体１２の他主面の大部分から他端面を経由して一主
面の一部分に連なる他方表面電極１４が、それぞれ絶縁
状態を保って形成されている。
素体１３の一主面の大部分から一端面を経由して他主面
の一部分に連なる一方表面電極１３と、正特性サーミス
タ素体１２の他主面の大部分から他端面を経由して一主
面の一部分に連なる他方表面電極１４が、それぞれ絶縁
状態を保って形成されている。
【００１７】表面電極１４、１５は、それぞれ一主面、
端面、他主面の３面に連なって形成されているため、正
特性サーミスタ素子１２の両端面において外部電極１
８、１９との電気的接続が確実である。また、外部電極
１８、１９が主面側に回り込んでも他方の表面電極１
５、１４との絶縁が確実である。
端面、他主面の３面に連なって形成されているため、正
特性サーミスタ素子１２の両端面において外部電極１
８、１９との電気的接続が確実である。また、外部電極
１８、１９が主面側に回り込んでも他方の表面電極１
５、１４との絶縁が確実である。
【００１８】なお、表面電極１４、１５は、下地層がオ
ーミック性を示す金属からなるものであればよく、Ｃｒ
以外の、例えばＮｉやＡｌでもよい。またその形成方法
も、スパッタ、蒸着、導電性ペーストの印刷焼付け、あ
るいはこれらの電極を複数層形成したものでもよい。
ーミック性を示す金属からなるものであればよく、Ｃｒ
以外の、例えばＮｉやＡｌでもよい。またその形成方法
も、スパッタ、蒸着、導電性ペーストの印刷焼付け、あ
るいはこれらの電極を複数層形成したものでもよい。
【００１９】正特性サーミスタ素子１２の両主面全面に
は、ほうけい酸鉛系のガラスペーストを約８０μｍの厚
みで塗布、焼付けすることにより、絶縁層１７ａ、１７
ｂが形成されている。絶縁層１７ａ側には、基板１６、
つまり表面電極を形成していない正特性サーミスタ素体
１６が貼り合わされている。
は、ほうけい酸鉛系のガラスペーストを約８０μｍの厚
みで塗布、焼付けすることにより、絶縁層１７ａ、１７
ｂが形成されている。絶縁層１７ａ側には、基板１６、
つまり表面電極を形成していない正特性サーミスタ素体
１６が貼り合わされている。
【００２０】正特性サーミスタ素体１６を正特性サーミ
スタ素子１２に貼り合わせるには、ガラスペーストを塗
布した正特性サーミスタ素子１２の一主面に正特性サー
ミスタ素体１６を重ね、焼付けることによって行われ
る。正特性サーミスタ素体１６の一主面全面にあらかじ
めガラスペーストを塗布しておき、正特性サーミスタ素
子１２と重ね、その後ガラスペーストを焼付けてもよ
い。
スタ素子１２に貼り合わせるには、ガラスペーストを塗
布した正特性サーミスタ素子１２の一主面に正特性サー
ミスタ素体１６を重ね、焼付けることによって行われ
る。正特性サーミスタ素体１６の一主面全面にあらかじ
めガラスペーストを塗布しておき、正特性サーミスタ素
子１２と重ね、その後ガラスペーストを焼付けてもよ
い。
【００２１】なお、絶縁層１７ａ、１７ｂは図示したも
のの他に、外部電極１８、１９の形成個所を残して、正
特性サーミスタ素子１２の上下両主面および側面（図１
に示した断面図における手前側面および向う側面）に形
成してもよい。これにより、正特性サーミスタ素子１２
の両端面を除く四面が絶縁体であるガラスで被覆され
る。
のの他に、外部電極１８、１９の形成個所を残して、正
特性サーミスタ素子１２の上下両主面および側面（図１
に示した断面図における手前側面および向う側面）に形
成してもよい。これにより、正特性サーミスタ素子１２
の両端面を除く四面が絶縁体であるガラスで被覆され
る。
【００２２】なお、この実施の形態では、ほうけい酸鉛
系のガラスを用いたが、他のガラスまたは樹脂などの絶
縁材料を用いてもよい。
系のガラスを用いたが、他のガラスまたは樹脂などの絶
縁材料を用いてもよい。
【００２３】外部電極１８、１９は、前記正特性サーミ
スタ素子１２と正特性サーミスタ素体１６との積層体の
両端面にＡｇペーストを約６μｍの厚みで塗布して５０
０℃で１０分焼付けたものであり、正特性サーミスタ素
子１２の表面電極１４、１５と電気的に接続している。
スタ素子１２と正特性サーミスタ素体１６との積層体の
両端面にＡｇペーストを約６μｍの厚みで塗布して５０
０℃で１０分焼付けたものであり、正特性サーミスタ素
子１２の表面電極１４、１５と電気的に接続している。
【００２４】外部電極１８、１９は、半田付け性のよい
金属からなるものであればよく、焼付けＡｇの上層に、
Ｓｎなどの、はんだ付けに適した上層膜を形成してもよ
い。またその形成方法も、スパッタ、蒸着、導電性ペー
ストの印刷焼付け、めっき、あるいはこれらの電極を複
数層形成したものでもよい。
金属からなるものであればよく、焼付けＡｇの上層に、
Ｓｎなどの、はんだ付けに適した上層膜を形成してもよ
い。またその形成方法も、スパッタ、蒸着、導電性ペー
ストの印刷焼付け、めっき、あるいはこれらの電極を複
数層形成したものでもよい。
【００２５】このチップ型正特性サーミスタ１１は、回
路基板に対向する面に貼り合わされた正特性サーミスタ
素体１６により、正特性サーミスタ素子１２の発熱を回
路基板に伝わりにくくし、実装時の回路基板温度の上昇
を抑えることができる。
路基板に対向する面に貼り合わされた正特性サーミスタ
素体１６により、正特性サーミスタ素子１２の発熱を回
路基板に伝わりにくくし、実装時の回路基板温度の上昇
を抑えることができる。
【００２６】表１は、図２に示す従来例のチップ型正特
性サーミスタ１と、実施例の一主面に正特性サーミスタ
素体１６を貼り合わせたチップ型正特性サーミスタ１１
とを回路基板に実装し、それぞれに電圧を印加した場
合、従来例および実施例のチップ型正特性サーミスタ
１、１１に対向する回路基板のそれぞれの表面温度を比
較したものである。
性サーミスタ１と、実施例の一主面に正特性サーミスタ
素体１６を貼り合わせたチップ型正特性サーミスタ１１
とを回路基板に実装し、それぞれに電圧を印加した場
合、従来例および実施例のチップ型正特性サーミスタ
１、１１に対向する回路基板のそれぞれの表面温度を比
較したものである。
【００２７】
【表１】
【００２８】表１に示すように、回路基板の表面温度
は、従来例のチップ型正特性サーミスタ１が平均値１２
８℃であるのに対し、実施例のチップ型正特性サーミス
タ１１は平均値９９℃であり、約３０℃の差があった。
このことから、本発明によるチップ型正特性サーミスタ
１１は、回路基板に対向する面に貼り合わされた正特性
サーミスタ素体１６により、正特性サーミスタ素子１２
の発熱が回路基板に伝わりにくく、回路基板に実装した
とき、回路基板の温度上昇を抑えることができる。
は、従来例のチップ型正特性サーミスタ１が平均値１２
８℃であるのに対し、実施例のチップ型正特性サーミス
タ１１は平均値９９℃であり、約３０℃の差があった。
このことから、本発明によるチップ型正特性サーミスタ
１１は、回路基板に対向する面に貼り合わされた正特性
サーミスタ素体１６により、正特性サーミスタ素子１２
の発熱が回路基板に伝わりにくく、回路基板に実装した
とき、回路基板の温度上昇を抑えることができる。
【００２９】なお、最上層である正特性サーミスタ素子
１２の上側の一主面にもガラスペーストを介して正特性
サーミスタ素体１６を貼り合わせ、チップ型正特性サー
ミスタ素子１２の上下両主面に正特性サーミスタ素体１
６を貼り合わせてもよい。
１２の上側の一主面にもガラスペーストを介して正特性
サーミスタ素体１６を貼り合わせ、チップ型正特性サー
ミスタ素子１２の上下両主面に正特性サーミスタ素体１
６を貼り合わせてもよい。
【００３０】また、この実施の形態では、回路基板に対
向する面に貼り合わされる基板１６として正特性サーミ
スタ素体１６を用いたが、その他アルミナなど外部電極
１８、１９間の抵抗値が１０6Ω以上の絶縁体もしくは
絶縁体に近い材料からなるものであればよい。
向する面に貼り合わされる基板１６として正特性サーミ
スタ素体１６を用いたが、その他アルミナなど外部電極
１８、１９間の抵抗値が１０6Ω以上の絶縁体もしくは
絶縁体に近い材料からなるものであればよい。
【００３１】なお、上記した実施の形態では正特性サー
ミスタについて説明したが、負特性サーミスタに置き換
えて構成してもよい。
ミスタについて説明したが、負特性サーミスタに置き換
えて構成してもよい。
【００３２】
【発明の効果】以上述べたように、この発明によるチッ
プ型サーミスタは、最下層に基板を貼り合わせることに
より、チップ型サーミスタに対向する回路基板の表面温
度を下げることができ、回路基板や周辺部品への熱によ
る影響を低減させることができる。
プ型サーミスタは、最下層に基板を貼り合わせることに
より、チップ型サーミスタに対向する回路基板の表面温
度を下げることができ、回路基板や周辺部品への熱によ
る影響を低減させることができる。
【図面の簡単な説明】
【図１】この発明に係る一つの実施の形態のチップ型正
特性サーミスタの断面図である。
特性サーミスタの断面図である。
【図２】従来例のチップ型正特性サーミスタの断面図で
ある。
ある。
１１ チップ型正特性サーミスタ １２ 正特性サーミスタ素子 １３ 正特性サーミスタ素体 １４、１５ 表面電極 １６ 基板（正特性サーミスタ素体） １７ａ、１７ｂ 絶縁層 １８、１９ 外部電極
Claims (3)
- 【請求項１】 板状のサーミスタ素体表面に一対のサー
ミスタ用電極が形成されたサーミスタ素子と、前記サー
ミスタ素子との間に絶縁層を介在して積層された基板
と、からなる積層体が構成され、 前記積層体の両端部に前記一対のサーミスタ用電極とそ
れぞれ電気的に接続する外部電極が形成されていること
を特徴とするチップ型サーミスタ。 - 【請求項２】 前記一対のサーミスタ用電極は、前記サ
ーミスタ素体の一主面の大部分から一端面を経由して他
主面の一部分に連なる一方のサーミスタ用電極と、前記
サーミスタ素体の他主面の大部分から他端面を経由して
一主面の一部分に連なる他方のサーミスタ用電極とが、
互いに絶縁状態を保って形成されていることを特徴とす
る請求項１記載のチップ型サーミスタ。 - 【請求項３】 前記基板は、サーミスタ素体からなるこ
とを特徴とする請求項１または２記載のチップ型サーミ
スタ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09500299A JP3736602B2 (ja) | 1999-04-01 | 1999-04-01 | チップ型サーミスタ |
| TW089103025A TW498351B (en) | 1999-04-01 | 2000-02-22 | Chip thermistor |
| US09/518,497 US6400251B1 (en) | 1999-04-01 | 2000-03-03 | Chip thermistor |
| EP00104830A EP1041586B1 (en) | 1999-04-01 | 2000-03-07 | Chip thermistor |
| DE60016656T DE60016656T2 (de) | 1999-04-01 | 2000-03-07 | Thermsitorchip |
| KR1020000016128A KR100349780B1 (ko) | 1999-04-01 | 2000-03-29 | 칩 서미스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09500299A JP3736602B2 (ja) | 1999-04-01 | 1999-04-01 | チップ型サーミスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000294403A true JP2000294403A (ja) | 2000-10-20 |
| JP3736602B2 JP3736602B2 (ja) | 2006-01-18 |
Family
ID=14125676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09500299A Expired - Fee Related JP3736602B2 (ja) | 1999-04-01 | 1999-04-01 | チップ型サーミスタ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6400251B1 (ja) |
| EP (1) | EP1041586B1 (ja) |
| JP (1) | JP3736602B2 (ja) |
| KR (1) | KR100349780B1 (ja) |
| DE (1) | DE60016656T2 (ja) |
| TW (1) | TW498351B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017056988A1 (ja) * | 2015-09-28 | 2017-04-06 | Ｌｉｔｔｅｌｆｕｓｅジャパン合同会社 | 保護素子 |
| CN114143956A (zh) * | 2021-10-21 | 2022-03-04 | 华为技术有限公司 | 封装结构及其制备方法、封装模组和电子装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3628222B2 (ja) * | 2000-01-14 | 2005-03-09 | ソニーケミカル株式会社 | Ｐｔｃ素子の製造方法 |
| US7038572B2 (en) * | 2001-03-19 | 2006-05-02 | Vishay Dale Electronics, Inc. | Power chip resistor |
| US6686827B2 (en) * | 2001-03-28 | 2004-02-03 | Protectronics Technology Corporation | Surface mountable laminated circuit protection device and method of making the same |
| US6759940B2 (en) * | 2002-01-10 | 2004-07-06 | Lamina Ceramics, Inc. | Temperature compensating device with integral sheet thermistors |
| JP4211510B2 (ja) * | 2002-08-13 | 2009-01-21 | 株式会社村田製作所 | 積層型ｐｔｃサーミスタの製造方法 |
| KR100495133B1 (ko) * | 2002-11-28 | 2005-06-14 | 엘에스전선 주식회사 | 피티씨 서미스터 |
| DE10316194B4 (de) * | 2003-04-09 | 2012-10-11 | Webasto Ag | Luftheizgerät mit einer Vorrichtung zur Flammüberwachung |
| TWM254809U (en) * | 2004-03-09 | 2005-01-01 | Protectronics Technology Corp | Multi-layer over-current protector |
| US20080224816A1 (en) * | 2007-03-13 | 2008-09-18 | Tatsuya Inoue | Electrostatic discharge protection component, and electronic component module using the same |
| US8188832B2 (en) * | 2010-05-05 | 2012-05-29 | State Of The Art, Inc. | Near zero TCR resistor configurations |
| JP6134507B2 (ja) | 2011-12-28 | 2017-05-24 | ローム株式会社 | チップ抵抗器およびその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63281402A (ja) * | 1987-05-13 | 1988-11-17 | Murata Mfg Co Ltd | サ−ミスタ |
| US4912450A (en) * | 1986-09-20 | 1990-03-27 | Murata Manufacturing Co., Ltd. | Thermistor and method of producing the same |
| US4706060A (en) * | 1986-09-26 | 1987-11-10 | General Electric Company | Surface mount varistor |
| US5166658A (en) * | 1987-09-30 | 1992-11-24 | Raychem Corporation | Electrical device comprising conductive polymers |
| NL8800853A (nl) * | 1988-04-05 | 1989-11-01 | Philips Nv | Chipweerstand en werkwijze voor het vervaardigen van een chipweerstand. |
| JP3159440B2 (ja) * | 1990-08-13 | 2001-04-23 | 松下電器産業株式会社 | 角形チップ抵抗器 |
| JPH04150001A (ja) * | 1990-10-12 | 1992-05-22 | Murata Mfg Co Ltd | サーミスタ素子 |
| US5488348A (en) * | 1993-03-09 | 1996-01-30 | Murata Manufacturing Co., Ltd. | PTC thermistor |
| JPH06302404A (ja) * | 1993-04-16 | 1994-10-28 | Murata Mfg Co Ltd | 積層型正特性サ−ミスタ |
| JP3465315B2 (ja) | 1993-10-06 | 2003-11-10 | 株式会社村田製作所 | 正特性サーミスタ |
| JPH09205005A (ja) * | 1996-01-24 | 1997-08-05 | Matsushita Electric Ind Co Ltd | 電子部品とその製造方法 |
| JP2000082603A (ja) * | 1998-07-08 | 2000-03-21 | Murata Mfg Co Ltd | チップ型サ―ミスタおよびその製造方法 |
-
1999
- 1999-04-01 JP JP09500299A patent/JP3736602B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-22 TW TW089103025A patent/TW498351B/zh not_active IP Right Cessation
- 2000-03-03 US US09/518,497 patent/US6400251B1/en not_active Expired - Lifetime
- 2000-03-07 EP EP00104830A patent/EP1041586B1/en not_active Expired - Lifetime
- 2000-03-07 DE DE60016656T patent/DE60016656T2/de not_active Expired - Lifetime
- 2000-03-29 KR KR1020000016128A patent/KR100349780B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017056988A1 (ja) * | 2015-09-28 | 2017-04-06 | Ｌｉｔｔｅｌｆｕｓｅジャパン合同会社 | 保護素子 |
| CN114143956A (zh) * | 2021-10-21 | 2022-03-04 | 华为技术有限公司 | 封装结构及其制备方法、封装模组和电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1041586B1 (en) | 2004-12-15 |
| JP3736602B2 (ja) | 2006-01-18 |
| US20020084531A1 (en) | 2002-07-04 |
| DE60016656D1 (de) | 2005-01-20 |
| KR100349780B1 (ko) | 2002-08-23 |
| TW498351B (en) | 2002-08-11 |
| DE60016656T2 (de) | 2005-12-08 |
| KR20000071503A (ko) | 2000-11-25 |
| EP1041586A3 (en) | 2004-01-02 |
| US6400251B1 (en) | 2002-06-04 |
| EP1041586A2 (en) | 2000-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000082603A (ja) | チップ型サ―ミスタおよびその製造方法 | |
| JP3736602B2 (ja) | チップ型サーミスタ | |
| CN109585105B (zh) | 电子部件 | |
| JP5522533B2 (ja) | 表面実装型電子部品およびその製造方法 | |
| JP2004200373A (ja) | 電子部品および製造方法 | |
| JP4836506B2 (ja) | 抵抗性熱発生素子を有する電気装置 | |
| JP2000216045A (ja) | 面実装用電子部品 | |
| JPS63153870A (ja) | 電歪効果素子 | |
| JPH10144506A (ja) | 過電流過電圧保護素子 | |
| JP5240286B2 (ja) | チップサーミスタ及びチップサーミスタの製造方法 | |
| JP2022012055A (ja) | 抵抗器 | |
| US10964457B2 (en) | Chip resistor | |
| JP4122801B2 (ja) | セラミック電子部品 | |
| JP3785961B2 (ja) | セラミック電子部品 | |
| JP2000311801A (ja) | チップ型有機質サーミスタおよびその製造方法 | |
| JP2556410Y2 (ja) | 集合電子部品 | |
| JP2002134306A (ja) | チップ型電子部品 | |
| JPH0851003A (ja) | 表面実装型サーミスタ | |
| JP2003297603A (ja) | チップ型サーミスタおよびチップ型サーミスタの実装構造 | |
| JP2000299206A (ja) | サーミスタ素子およびそのサーミスタ素子を用いたサーミスタ | |
| JPH08236304A (ja) | 保護素子 | |
| JPH06349605A (ja) | 面実装可能なｐｔｃサーミスター | |
| JP2000182804A (ja) | サーミスタおよびその製造方法 | |
| JP2001250702A (ja) | チップ型積層抵抗素子 | |
| JPH0670204U (ja) | 正特性サーミスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |