JPH0851003A - 表面実装型サーミスタ - Google Patents
表面実装型サーミスタInfo
- Publication number
- JPH0851003A JPH0851003A JP18592994A JP18592994A JPH0851003A JP H0851003 A JPH0851003 A JP H0851003A JP 18592994 A JP18592994 A JP 18592994A JP 18592994 A JP18592994 A JP 18592994A JP H0851003 A JPH0851003 A JP H0851003A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor element
- thermistor
- base
- pair
- mount type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】 (修正有)
【目的】発熱を伴うサーミスタ素子をべース上面に載置
して表面実装用に適した表面実装型サーミスタを提供す
る。 【構成】平板状のベース11と、該ベース11の接地底
面に設けられた一対の外部接続端子14,15と、該外
部接続端子14,15に接続されて前記ベース11の上
面に配置された一対のリード端子12,13と、対向す
る両主面に電極1a,1bが形成された平板状のサーミ
スタ素子1とを備え、該サーミスタ素子1が前記一対の
リード端子間12,13に挿入されている。
して表面実装用に適した表面実装型サーミスタを提供す
る。 【構成】平板状のベース11と、該ベース11の接地底
面に設けられた一対の外部接続端子14,15と、該外
部接続端子14,15に接続されて前記ベース11の上
面に配置された一対のリード端子12,13と、対向す
る両主面に電極1a,1bが形成された平板状のサーミ
スタ素子1とを備え、該サーミスタ素子1が前記一対の
リード端子間12,13に挿入されている。
Description
【0001】
【産業上の利用分野】本発明は、サーミスタ素子に関
し、特に発熱を伴う電流制御用サーミスタ素子を表面実
装用に適する構成にした表面実装型サーミスタに関する
ものである。
し、特に発熱を伴う電流制御用サーミスタ素子を表面実
装用に適する構成にした表面実装型サーミスタに関する
ものである。
【0002】
【従来の技術】従来の表面実装型サーミスタについて図
3に基づいて説明する。サーミスタ素子1は円板状でそ
の両主面に電極1a,1bが形成されている。このサー
ミスタ素子1を、回路基板4の上に例えば印刷などによ
り設けられたクリーム半田3の上に載置してリフロー半
田付することによって、電極1aを回路基板4の一方の
電極4aとを導通させる。次に、導電体からなるリード
端子5の一端を電極1bと、リード端子5の他端を回路
基板4の他方の電極4bとをそれぞれ半田Hにより半田
付けする。
3に基づいて説明する。サーミスタ素子1は円板状でそ
の両主面に電極1a,1bが形成されている。このサー
ミスタ素子1を、回路基板4の上に例えば印刷などによ
り設けられたクリーム半田3の上に載置してリフロー半
田付することによって、電極1aを回路基板4の一方の
電極4aとを導通させる。次に、導電体からなるリード
端子5の一端を電極1bと、リード端子5の他端を回路
基板4の他方の電極4bとをそれぞれ半田Hにより半田
付けする。
【0003】このようにして、従来の表面実装型のサー
ミスタは、サーミスタ素子1を回路基板4上に直接接続
するものであった。
ミスタは、サーミスタ素子1を回路基板4上に直接接続
するものであった。
【0004】
【発明が解決しようとする課題】しかしながら、かかる
構成の表面実装型サーミスタにおいて、次のような問題
点を有していた。
構成の表面実装型サーミスタにおいて、次のような問題
点を有していた。
【0005】1.サーミスタ素子1を回路基板4に実装
するためには、回路基板4にサーミスタ素子1をリフロ
ー半田付けする工程、及び、リード端子5を回路基板4
の電極4bとサーミスタ素子1の電極1bに半田付けす
る工程が必要である。
するためには、回路基板4にサーミスタ素子1をリフロ
ー半田付けする工程、及び、リード端子5を回路基板4
の電極4bとサーミスタ素子1の電極1bに半田付けす
る工程が必要である。
【0006】2.サーミスタ素子1の両主面の電極1
a,1bを同時に半田付けできないために、最初に電極
1aをリフロー半田付するときの熱によって、電極1b
の半田付性が劣化する。半田付けする順序を逆にしても
同様に、後で半田付けする電極1aの半田付性が劣化す
る。
a,1bを同時に半田付けできないために、最初に電極
1aをリフロー半田付するときの熱によって、電極1b
の半田付性が劣化する。半田付けする順序を逆にしても
同様に、後で半田付けする電極1aの半田付性が劣化す
る。
【0007】3.サーミスタ素子1が発熱した熱が回路
基板4に直接伝わるために、回路基板4及び回路基板4
上の電子部品に悪影響を及ぼすことがある。
基板4に直接伝わるために、回路基板4及び回路基板4
上の電子部品に悪影響を及ぼすことがある。
【0008】本発明の目的は、上述の問題点を解消すべ
くなされたもので、発熱を伴うサーミスタ素子をべース
上面に載置して表面実装用に適した表面実装型サーミス
タを提供することにある。
くなされたもので、発熱を伴うサーミスタ素子をべース
上面に載置して表面実装用に適した表面実装型サーミス
タを提供することにある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明の表面実装型サーミスタにおいては、平板状
のベースと、該ベースの接地底面に設けられた一対の外
部接続端子と、該外部接続端子に接続されて前記ベース
の上面に配置された一対のリード端子と、対向する両主
面に電極が形成された平板状のサーミスタ素子とを備
え、該サーミスタ素子が前記一対のリード端子間に挿入
されていることを特徴とする。
に、本発明の表面実装型サーミスタにおいては、平板状
のベースと、該ベースの接地底面に設けられた一対の外
部接続端子と、該外部接続端子に接続されて前記ベース
の上面に配置された一対のリード端子と、対向する両主
面に電極が形成された平板状のサーミスタ素子とを備
え、該サーミスタ素子が前記一対のリード端子間に挿入
されていることを特徴とする。
【0010】そして、サーミスタ素子とリード端子が高
温半田によって接続されていることを特徴とする。
温半田によって接続されていることを特徴とする。
【0011】そして、サーミスタ素子とリード端子の一
部が外装材によって覆われていることを特徴とする。
部が外装材によって覆われていることを特徴とする。
【0012】そして、前記サーミスタ素子は正特性サー
ミスタ素子,負特性サーミスタ素子,抵抗急変サーミス
タ素子のいずれかの電流制御用半導体素子であることを
特徴とする。
ミスタ素子,負特性サーミスタ素子,抵抗急変サーミス
タ素子のいずれかの電流制御用半導体素子であることを
特徴とする。
【0013】
【作用】本発明では、上述のようにサーミスタ素子を、
べース上面に載置してリード端子と導通させる構成にし
たことにより、回路基板への取り付けにおいて、サーミ
スタ素子の電極に直接半田付けすることがない。また、
表面実装型サーミスタを回路基板に半田付けするために
は、一度のリフロー半田で済む。さらに、サーミスタ素
子が回路基板との間にベースを備えているため、サーミ
スタ素子が発熱した熱はベースを介して回路基板に伝わ
る。
べース上面に載置してリード端子と導通させる構成にし
たことにより、回路基板への取り付けにおいて、サーミ
スタ素子の電極に直接半田付けすることがない。また、
表面実装型サーミスタを回路基板に半田付けするために
は、一度のリフロー半田で済む。さらに、サーミスタ素
子が回路基板との間にベースを備えているため、サーミ
スタ素子が発熱した熱はベースを介して回路基板に伝わ
る。
【0014】
【実施例】以下に、本発明の一実施例を図1及び図2に
示し、その図にもとづいて説明する。図1において、表
面実装型サーミスタ10はサーミスタ素子1,ベース1
1,外部接続端子12並びに13,及び,リード端子1
4並びに15から構成されている。
示し、その図にもとづいて説明する。図1において、表
面実装型サーミスタ10はサーミスタ素子1,ベース1
1,外部接続端子12並びに13,及び,リード端子1
4並びに15から構成されている。
【0015】ベース11は、ポリフェニレンサルファイ
ド(PPS)などの絶縁性樹脂からなる平板状であり、
その一端から下面に亘って設けられる一対の外部接続端
子12,13が一体に成形されている。そして、外部接
続端子12,13は、半田付けが可能である。
ド(PPS)などの絶縁性樹脂からなる平板状であり、
その一端から下面に亘って設けられる一対の外部接続端
子12,13が一体に成形されている。そして、外部接
続端子12,13は、半田付けが可能である。
【0016】一対のリード端子14,15は、半田付け
が可能な銅線等からなるものであり、その一端が外部接
続端子12,13にそれぞれ電気的に導通して固着さ
れ、他端はベース11の上面に配置されている。
が可能な銅線等からなるものであり、その一端が外部接
続端子12,13にそれぞれ電気的に導通して固着さ
れ、他端はベース11の上面に配置されている。
【0017】サーミスタ素子1は、ベース11の上面の
一対のリード端子14,15の他端の間に挿入され、サ
ーミスタ素子1の電極1a,1bとリード端子14,1
5とが、例えば、高温半田で半田付けされて導通され
る。
一対のリード端子14,15の他端の間に挿入され、サ
ーミスタ素子1の電極1a,1bとリード端子14,1
5とが、例えば、高温半田で半田付けされて導通され
る。
【0018】かかる表面実装型サーミスタ10は、ベー
ス11の上面にサーミスタ素子1が載置され、このサー
ミスタ素子1の電極1a,1bにそれぞれ半田付けされ
た一対のリード端子14,15と接続された外部接続端
子12,13がベース11の接地底面に設けらた構成か
らなる。
ス11の上面にサーミスタ素子1が載置され、このサー
ミスタ素子1の電極1a,1bにそれぞれ半田付けされ
た一対のリード端子14,15と接続された外部接続端
子12,13がベース11の接地底面に設けらた構成か
らなる。
【0019】このため、例えば、クリーム半田を塗布し
た回路基板(図示せず)に表面実装型サーミスタ10を
載置して、リフロー半田付けすることによって、ベース
11の接地底面に設けられた外部接続端子12,13を
一度の加熱で回路基板に半田付けすることができる。
た回路基板(図示せず)に表面実装型サーミスタ10を
載置して、リフロー半田付けすることによって、ベース
11の接地底面に設けられた外部接続端子12,13を
一度の加熱で回路基板に半田付けすることができる。
【0020】そして、表面実装型サーミスタ10は、サ
ーミスタ素子1がベース11の上面に載置され、サーミ
スタ素子1と回路基板との間にベース11が存在する。
このため、サーミスタ素子1が使用中に発熱する熱は、
ベースを介して回路基板に伝わるため、低温になり、回
路基板及び、表面実装型サーミスタ10近傍の他の電子
部品に及ぼす影響を少なくできる。
ーミスタ素子1がベース11の上面に載置され、サーミ
スタ素子1と回路基板との間にベース11が存在する。
このため、サーミスタ素子1が使用中に発熱する熱は、
ベースを介して回路基板に伝わるため、低温になり、回
路基板及び、表面実装型サーミスタ10近傍の他の電子
部品に及ぼす影響を少なくできる。
【0021】さらに、サーミスタ素子1の電極1a,1
bとリード端子14,15との接続に高温半田を用いて
いるために、表面実装型サーミスタ10を回路基板に半
田付けするときや、表面実装型サーミスタ10が発熱し
ても、半田が溶けることなく信頼性が高い。
bとリード端子14,15との接続に高温半田を用いて
いるために、表面実装型サーミスタ10を回路基板に半
田付けするときや、表面実装型サーミスタ10が発熱し
ても、半田が溶けることなく信頼性が高い。
【0022】また、ベース11は、サーミスタ素子10
の種々の大きさに対して、少ない種類のサイズで対応す
ることが可能である。
の種々の大きさに対して、少ない種類のサイズで対応す
ることが可能である。
【0023】尚、表面実装型サーミスタ10の絶縁耐力
や寿命等の電気的特性の信頼性向上のために、図2に示
すように、サーミスタ素子1及びリード端子14,15
の一部を絶縁樹脂16などの外装材で被覆することが好
ましい。
や寿命等の電気的特性の信頼性向上のために、図2に示
すように、サーミスタ素子1及びリード端子14,15
の一部を絶縁樹脂16などの外装材で被覆することが好
ましい。
【0024】そして、サーミスタ素子1は、過電流保護
用の正特性サーミスタ素子及び突入電流抑制用の負特性
サーミスタ素子等の発熱を伴う電流制御用サーミスタ素
子等に適用するものである。
用の正特性サーミスタ素子及び突入電流抑制用の負特性
サーミスタ素子等の発熱を伴う電流制御用サーミスタ素
子等に適用するものである。
【0025】尚、ベース11は絶縁樹脂に限るものでな
く、アルミナなどのセラミックで形成され、外部接続端
子12,13は銀等の導電性ペーストを焼き付けて形成
されたもの、又は、別部材からなる金属端子等を接着剤
などで固着されているものでも良い。
く、アルミナなどのセラミックで形成され、外部接続端
子12,13は銀等の導電性ペーストを焼き付けて形成
されたもの、又は、別部材からなる金属端子等を接着剤
などで固着されているものでも良い。
【0026】
【発明の効果】以上述べたように、本発明による表面実
装型サーミスタでは、外部接続端子がベースの接地底面
に配置されているため、一度のリフロー半田付けによっ
て回路基板に半田付けすることができる。また、サーミ
スタ素子に直接半田付けする回数が一回のため、サーミ
スタ素子の電極の半田付け性の劣化が問題になることが
ない。
装型サーミスタでは、外部接続端子がベースの接地底面
に配置されているため、一度のリフロー半田付けによっ
て回路基板に半田付けすることができる。また、サーミ
スタ素子に直接半田付けする回数が一回のため、サーミ
スタ素子の電極の半田付け性の劣化が問題になることが
ない。
【図1】本発明に係る表面実装型サーミスタの一実施例
の側面図である。
の側面図である。
【図2】本発明に係る表面実装型サーミスタの外装被覆
された実施例の側面図である。
された実施例の側面図である。
【図3】従来の表面実装されたサーミスタの側面部分断
面図である。
面図である。
1 サーミスタ素子 1a,1b 電極 10 表面実装型サーミスタ 11 ベース 12,13 リード端子 14,15 外部接続端子
Claims (4)
- 【請求項1】 平板状のベースと、該ベースの接地底面
に設けられた一対の外部接続端子と、該外部接続端子に
接続されて前記ベースの上面に配置された一対のリード
端子と、対向する両主面に電極が形成された平板状のサ
ーミスタ素子とを備え、該サーミスタ素子が前記一対の
リード端子間に挿入されていることを特徴とする表面実
装型サーミスタ。 - 【請求項2】 サーミスタ素子とリード端子が高温半田
によって接続されていることを特徴とする請求項1に記
載の表面実装型サーミスタ。 - 【請求項3】 サーミスタ素子とリード端子の一部が外
装材によって覆われていることを特徴とする請求項1又
は2に記載の表面実装型サーミスタ。 - 【請求項4】 前記サーミスタ素子は正特性サーミスタ
素子,負特性サーミスタ素子,抵抗急変サーミスタ素子
のいずれかの電流制御用半導体素子であることを特徴と
する請求項1,2又は3に記載の表面実装型サーミス
タ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18592994A JPH0851003A (ja) | 1994-08-08 | 1994-08-08 | 表面実装型サーミスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18592994A JPH0851003A (ja) | 1994-08-08 | 1994-08-08 | 表面実装型サーミスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0851003A true JPH0851003A (ja) | 1996-02-20 |
Family
ID=16179352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18592994A Pending JPH0851003A (ja) | 1994-08-08 | 1994-08-08 | 表面実装型サーミスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0851003A (ja) |
-
1994
- 1994-08-08 JP JP18592994A patent/JPH0851003A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0270954A1 (en) | Chip-type fuse | |
US5539618A (en) | Electrical device, in particular switching or controlling device for motor vehicle | |
US20030038705A1 (en) | Mounting structure for thermistor with positive resistance-to-temperature characteristic | |
EP0232868B1 (en) | Fused solid electrolytic capacitor | |
US4559514A (en) | Chip type fuse having connecting legs | |
JP3736602B2 (ja) | チップ型サーミスタ | |
KR100318397B1 (ko) | Ntc서미스터 | |
US5739743A (en) | Asymmetric resistor terminal | |
US6859999B2 (en) | Method for manufacturing a power chip resistor | |
KR20030081021A (ko) | 온도 검출 소자 및 이것을 구비하는 회로 기판 | |
JPH0851003A (ja) | 表面実装型サーミスタ | |
JPH11288803A (ja) | 表面実装サーミスタ部品 | |
JP3265837B2 (ja) | 表面実装型サーミスタ | |
US5506447A (en) | Hybrid integrated circuit | |
JPH05183250A (ja) | 厚膜回路基板および厚膜回路基板装置 | |
JP2545077Y2 (ja) | チツプ形抵抗器 | |
JP4122801B2 (ja) | セラミック電子部品 | |
JP2006278793A (ja) | 温度検出素子 | |
JPH10229001A (ja) | 表面実装型固定抵抗器 | |
JP2556410Y2 (ja) | 集合電子部品 | |
JP2576033Y2 (ja) | 面実装型正特性サーミスタ | |
JPH07106751A (ja) | 耐ストレスチップ部品及びその実装方法 | |
JPH07202453A (ja) | 回路構成体とその製造方法 | |
JPH06349605A (ja) | 面実装可能なptcサーミスター | |
JPH08181001A (ja) | 面実装用チップ抵抗器とその面実装方法 |