JP2576033Y2 - 面実装型正特性サーミスタ - Google Patents

面実装型正特性サーミスタ

Info

Publication number
JP2576033Y2
JP2576033Y2 JP1992049815U JP4981592U JP2576033Y2 JP 2576033 Y2 JP2576033 Y2 JP 2576033Y2 JP 1992049815 U JP1992049815 U JP 1992049815U JP 4981592 U JP4981592 U JP 4981592U JP 2576033 Y2 JP2576033 Y2 JP 2576033Y2
Authority
JP
Japan
Prior art keywords
temperature coefficient
positive temperature
coefficient thermistor
lead wire
mount type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1992049815U
Other languages
English (en)
Other versions
JPH0660102U (ja
Inventor
清 井上
昇市 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Capacitor Ltd
Original Assignee
Nichicon Capacitor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Capacitor Ltd filed Critical Nichicon Capacitor Ltd
Priority to JP1992049815U priority Critical patent/JP2576033Y2/ja
Publication of JPH0660102U publication Critical patent/JPH0660102U/ja
Application granted granted Critical
Publication of JP2576033Y2 publication Critical patent/JP2576033Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】本考案は、過電流保護用正特性サ
ーミスタをプリント基板に面実装してなる面実装型正特
性サーミスタに関するものである。
【０００２】
【従来の技術】プリント基板の面実装タイプとしては、
従来から図２の如く積層コンデンサのようなチップタイ
プの正特性サーミスタが知られている。
【０００３】
【考案が解決しようとする課題】しかし、過電流保護用
正特性サーミスタは、自己発熱により正特性サーミスタ
の抵抗値を増大し、過電流を抑制する機能を利用したも
ので、過電流保護用正特性サーミスタ素子を図２のよう
に直接プリント基板に半田付した場合、正特性サーミス
タ自体の熱がプリント基板に伝導してしまい、電流抑制
の動作速度を遅くするという問題があった。
【０００４】
【課題を解決するための手段】本考案は上述の課題を解
決するために、少なくとも一端面開口状絶縁性箱型ケー
スの内部に、リード付き正特性サーミスタを挿入保持
し、該ケースの底面を貫通するリード線を該ケースの外
面に沿ってコの字状に折り曲げ、リード線の先端を座板
底面に配置させてなることを特徴とする面実装型正特性
サーミスタである。
【０００５】
【作用】本考案は、正特性サーミスタ素子を直接プリン
ト基板に半田付することなく、正特性サーミスタとプリ
ント基板との間にリード線を介在するよう構成している
ので、正特性サーミスタ素子とプリント基板の間にリー
ド線があるため、プリント基板との熱抵抗が大きくな
り、正特性サーミスタに過電流が流れたとき正特性サー
ミスタの電流抑制動作が早く、負荷を保護するに適切な
特性を得ることができる。
【０００６】
【実施例】以下本考案を図面によって説明する。図１
は、本考案の一実施例で、図１（ａ）は面実装型正特性
サーミスタの斜視図を示し、１は正特性サーミスタ素子
にリード線３を半田付した後シリコン樹脂等で外装した
正特性サーミスタで、２は耐熱性を有する一端面開口絶
縁性箱型ケースで、該ケース２の一面部に正特性サーミ
スタのリード線挿入穴９を設け、該リード線３を該穴９
に挿入したのち、図１（ｂ）のように該箱型ケース２に
沿って、リード線をコの字状に折り曲げる。
【０００７】このように構成した面実装型正特性サーミ
スタをプリント基板に取付けるに際し、プリント基板の
銅箔面には、あらかじめ半田ペーストを印刷し、該ペー
スト上に、リード線折り曲げ部４を置き、リフロー半田
付方式により半田付けを行い、固定すると同時に電気的
接続を図るものである。
【０００８】したがって、箱型ケースのリード線折り曲
げ部４と反対の上面部分は、面実装時にエアーピンで吸
着し、エアーピンと直角に保持するための平面図で、図
１において正特性サーミスタと略同一の長さに示してい
るが、吸着実装可能範囲に短くすることもできる。
【０００９】
【考案の効果】以上のように、本考案は、図２で示す従
来のチップ型正特性サーミスタ素子５と同様に電極部
（リード線）を銅箔７，７’に直接半田付でき、かつリ
ード線を介して半田付しているので、正特性サーミスタ
の熱抵抗が大きく、過電流が流れたときに素早く動作し
負荷を保護するに適切なものである。
【図面の簡単な説明】
【図１】本考案の一実施例の斜視図である。
【図２】本考案の一実施例の断面図である。
【図３】従来のチップ状正特性サーミスタならびにその
実装状態の断面図である。
【符号の説明】
１ 正特性サーミスタ ２ 一端面開口状絶縁性箱型ケース ３ 正特性サーミスタのリード線 ４ リード線折り曲げ部 ５ チップ型正特性サーミスタ ６，６’ 半田 ７，７’ プリント基板の銅箔面 ８ プリント基板 ９ リード線挿入穴
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 平１−65102（ＪＰ，Ｕ) 実開 昭63−191602（ＪＰ，Ｕ) 実開 昭51−59842（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01C 7/02 - 7/22

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項１】 少なくとも一端面開口状絶縁性箱型ケー
    スの内部に、リード付き正特性サーミスタを挿入保持
    し、該ケースの底面を貫通するリード線を該ケースの外
    面に沿ってコの字状に折り曲げ、リード線の先端を座板
    底面に配置させてなる面実装型正特性サーミスタ。
JP1992049815U 1992-06-22 1992-06-22 面実装型正特性サーミスタ Expired - Fee Related JP2576033Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1992049815U JP2576033Y2 (ja) 1992-06-22 1992-06-22 面実装型正特性サーミスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992049815U JP2576033Y2 (ja) 1992-06-22 1992-06-22 面実装型正特性サーミスタ

Publications (2)

Publication Number Publication Date
JPH0660102U JPH0660102U (ja) 1994-08-19
JP2576033Y2 true JP2576033Y2 (ja) 1998-07-09

Family

ID=12841622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992049815U Expired - Fee Related JP2576033Y2 (ja) 1992-06-22 1992-06-22 面実装型正特性サーミスタ

Country Status (1)

Country Link
JP (1) JP2576033Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104040648B (zh) * 2012-01-20 2017-02-22 斯玛特电子公司 陶瓷散热构造的电路保护用元件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06802Y2 (ja) * 1987-05-29 1994-01-05 本田技研工業株式会社 サ−ミスタの組立構造
JP2531639Y2 (ja) * 1987-10-19 1997-04-09 株式会社村田製作所 自動消磁用正特性サーミスタ素子

Also Published As

Publication number Publication date
JPH0660102U (ja) 1994-08-19

Similar Documents

Publication Publication Date Title
EP0232868B1 (en) Fused solid electrolytic capacitor
JP4377099B2 (ja) 一体型放熱式抵抗器
JP2576033Y2 (ja) 面実装型正特性サーミスタ
JP3198661B2 (ja) 誘電体共振器装置およびその実装構造
US5739743A (en) Asymmetric resistor terminal
JP2576034Y2 (ja) 面実装型正特性サーミスタ
JP3606672B2 (ja) チップ型過電流保護素子
JP3424329B2 (ja) 電子部品
JP2703861B2 (ja) 耐ストレスチップ部品及びその実装方法
JP3265837B2 (ja) 表面実装型サーミスタ
JPH10177901A (ja) 電子部品
JP2577881Y2 (ja) 半導体装置
JP3092972U (ja) 面実装型電子回路ユニット
JP2636332B2 (ja) プリント基板
JP2765068B2 (ja) 電子部品
JP3092973U (ja) 面実装型電子回路ユニット
JPH02309601A (ja) チップ部品の構造及びチップ部品の取付方法
JPH0236265Y2 (ja)
JPH06275403A (ja) チップ型抵抗器
JPS6123391A (ja) チツプ状回路部品の取付装置
JP2522897Y2 (ja) 面実装正特性サーミスタ
JPH10154601A (ja) 表面実装型固定抵抗器
JPS62282456A (ja) ハイブリッドｉｃの製造方法
JPS6236316Y2 (ja)
JPS6134216B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees