JPS62282456A - ハイブリッドｉｃの製造方法 - Google Patents
ハイブリッドｉｃの製造方法Info
- Publication number
- JPS62282456A JPS62282456A JP12221187A JP12221187A JPS62282456A JP S62282456 A JPS62282456 A JP S62282456A JP 12221187 A JP12221187 A JP 12221187A JP 12221187 A JP12221187 A JP 12221187A JP S62282456 A JPS62282456 A JP S62282456A
- Authority
- JP
- Japan
- Prior art keywords
- throughholes
- leads
- electronic circuit
- holes
- hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 14
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052802 copper Inorganic materials 0.000 abstract description 2
- 239000010949 copper Substances 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 3
- 239000004020 conductor Substances 0.000 abstract 1
- 239000002184 metal Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
［発明の目的］
（産業上の利用分野）
本発明は、ハイブリッドＩＣの製造方法に関する。
（従来の技術）
従来から、表面等に導体回路が形成された回路基板に接
続用端子を取り付け、かつ電子回路部品を搭載してハイ
ブリッドＩＣを製造するには、回路基板上にその辺縁に
沿って設（プられた複数のスルーホールにそれぞれリー
ドを１本ずつ挿入し、その基端部をかしめて固定した後
回路基板上の所定の位置に電子回路部品を搭載する方法
が行なわれている。
続用端子を取り付け、かつ電子回路部品を搭載してハイ
ブリッドＩＣを製造するには、回路基板上にその辺縁に
沿って設（プられた複数のスルーホールにそれぞれリー
ドを１本ずつ挿入し、その基端部をかしめて固定した後
回路基板上の所定の位置に電子回路部品を搭載する方法
が行なわれている。
しかしながらこのような方法では、垂直に複数のリード
が固着された回路基板に電子回路部品を装着することに
なるので、搭載作業が極めてやり難いという問題があっ
た。この作業では回路基板のリードが突出した側の面に
部品を搭載する場合に特に困難を伴い、またベルトフロ
一方式で電子回路部品を回路基板上にはんだ付けする場
合にも、突出したリードが邪魔で回路基板表面へ充分に
熱を伝導させ難いという問題があった。
が固着された回路基板に電子回路部品を装着することに
なるので、搭載作業が極めてやり難いという問題があっ
た。この作業では回路基板のリードが突出した側の面に
部品を搭載する場合に特に困難を伴い、またベルトフロ
一方式で電子回路部品を回路基板上にはんだ付けする場
合にも、突出したリードが邪魔で回路基板表面へ充分に
熱を伝導させ難いという問題があった。
さらにこれらの問題点に対処して、第２図に示すように
、回路基板１の表面の所定の位置に複数の電子回路部品
２をそれぞれ搭載した後、回路基板１の辺縁に基端部が
コの字形状になったクリップ端子３を両面をはさみ込む
ように取着し、この端子をはんだ４で固定する方法も行
なわれている。
、回路基板１の表面の所定の位置に複数の電子回路部品
２をそれぞれ搭載した後、回路基板１の辺縁に基端部が
コの字形状になったクリップ端子３を両面をはさみ込む
ように取着し、この端子をはんだ４で固定する方法も行
なわれている。
しかしこの方法では、クリップ端子３のはんだ４の熱に
より、搭載された電子回路部品２に悪い影響を与えるお
それがあった。
より、搭載された電子回路部品２に悪い影響を与えるお
それがあった。
（発明が解決しようとする問題点）
本発明はこれら従来法の問題を解決するためになされた
もので、特性の良好なハイブリッドＩＣを作業性よく製
造する方法を提供することを目的とする。
もので、特性の良好なハイブリッドＩＣを作業性よく製
造する方法を提供することを目的とする。
［発明の構成］
（問題点を解決するための手段と作用）本発明のハイブ
リッドＩＣの製造方法は、１つあるいは対向する２つの
辺縁に沿って複数のスルーホールを形成した回路基板上
の所定の位置に複数の電子回路部品をそれぞれ搭載し、
しかる後前記スルーホールにそれぞれリードを挿入して
これらをかしめて固定することにより、複数の電子回路
部品が所定の位置に搭載され、かつリードが強固に取着
されたハイブリッドＩＣを作業性よく製造するようにし
たものである。
リッドＩＣの製造方法は、１つあるいは対向する２つの
辺縁に沿って複数のスルーホールを形成した回路基板上
の所定の位置に複数の電子回路部品をそれぞれ搭載し、
しかる後前記スルーホールにそれぞれリードを挿入して
これらをかしめて固定することにより、複数の電子回路
部品が所定の位置に搭載され、かつリードが強固に取着
されたハイブリッドＩＣを作業性よく製造するようにし
たものである。
（実施例）
以下本発明の実施例を図面に基いて説明する。
この実施例においては、まず第１図（ａ）に示すように
、表面に導体回路（図示を省略）が形成された回路基板
５に、２つの対向する辺縁に沿って表面から裏面に貫通
する複数の孔６をそれぞれ等間隔で設けた後、これらの
孔６の内周面に常法により銅めっき（図示せず）を施し
、次いてはんだ７で被覆してスルーホール８を完成する
。
、表面に導体回路（図示を省略）が形成された回路基板
５に、２つの対向する辺縁に沿って表面から裏面に貫通
する複数の孔６をそれぞれ等間隔で設けた後、これらの
孔６の内周面に常法により銅めっき（図示せず）を施し
、次いてはんだ７で被覆してスルーホール８を完成する
。
次いでこうしてスルーホール８が設られた回路基板５の
両面の所定の位置に、ＩＣパッケージやコンデンサ、抵
抗のような電子回路部品９をそれぞれ実装する。
両面の所定の位置に、ＩＣパッケージやコンデンサ、抵
抗のような電子回路部品９をそれぞれ実装する。
次に、第１図（ｂ）に示すように、各々のスルーホール
８に複数のリード１０をそれぞれ下側から挿入したあと
、スルーホール８から上にわずかに突出したり一部１０
の基端部を、搭載された電子回路部品９に損傷を与えな
いように中央部が凹状にくぼんだ形状のプレス金型１１
を用いて一度にかしめて固定する。
８に複数のリード１０をそれぞれ下側から挿入したあと
、スルーホール８から上にわずかに突出したり一部１０
の基端部を、搭載された電子回路部品９に損傷を与えな
いように中央部が凹状にくぼんだ形状のプレス金型１１
を用いて一度にかしめて固定する。
この実施例の方法においては、先に回路基板５上に電子
回路部品９を搭載した後、部品搭載回路基板にリード１
０を取着しているので、リード１０が邪魔になることが
なく電子回路部品９の搭載作業を両面ともに能率よく行
なうことができる。
回路部品９を搭載した後、部品搭載回路基板にリード１
０を取着しているので、リード１０が邪魔になることが
なく電子回路部品９の搭載作業を両面ともに能率よく行
なうことができる。
また、電子回路部品９の搭載の際にベルトフロ一方式に
よるはんだ付けの方法を採る場合には、リード１０が突
□出していないので回路基板５の表面への熱伝導率が良
く、熱効率よくはんだ付けを行なうことができる。
よるはんだ付けの方法を採る場合には、リード１０が突
□出していないので回路基板５の表面への熱伝導率が良
く、熱効率よくはんだ付けを行なうことができる。
ざらに、リード１０の取着を基端部のかしめによって行
ない熱を用いていないので、搭載された電子回路部品９
の特性が低下するようなことがない。
ない熱を用いていないので、搭載された電子回路部品９
の特性が低下するようなことがない。
［発明の効果］
以上の説明から明らかなように、本発明の方法において
は、辺縁に沿って複数のスルーホールが形成された回路
基板上に電子回路部品を搭載した後、それらのスルーホ
ールに複数のリードを基端部をかしめて嵌着するように
構成されているので、電子回路部品搭載作業をリードに
邪魔されずに簡単に行うことができる。またリードの取
着作業の際に搭載された電子回路部品に悪い影響を与え
ることがなく、特性の良好なハイブリッドＩＣを得るこ
とができる。
は、辺縁に沿って複数のスルーホールが形成された回路
基板上に電子回路部品を搭載した後、それらのスルーホ
ールに複数のリードを基端部をかしめて嵌着するように
構成されているので、電子回路部品搭載作業をリードに
邪魔されずに簡単に行うことができる。またリードの取
着作業の際に搭載された電子回路部品に悪い影響を与え
ることがなく、特性の良好なハイブリッドＩＣを得るこ
とができる。
第１図（ａ）ないし第１図（ｂ）は、それぞれ本発明の
詳細な説明するための一部断面図、第２図は従来のハイ
ブリッドＩＣの製造方法を示す一部断面図である。 １．５・・・回路基板 ２．９・・・電子回路部品 ３・・・・・・・・・クリップ端子 ８・・・・・・・・・スルーホール １０・・・・・・・・・リード
詳細な説明するための一部断面図、第２図は従来のハイ
ブリッドＩＣの製造方法を示す一部断面図である。 １．５・・・回路基板 ２．９・・・電子回路部品 ３・・・・・・・・・クリップ端子 ８・・・・・・・・・スルーホール １０・・・・・・・・・リード
Claims (1)
- （１）１つあるいは対向する２つの辺縁に沿って複数の
スルーホールを形成した回路基板上の所定の位置に複数
の電子回路部品をそれぞれ搭載し、しかる後前記スルー
ホールにそれぞれリードを挿入してこれらをかしめて固
定することを特徴とするハイブリッドＩＣの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12221187A JPS62282456A (ja) | 1987-05-19 | 1987-05-19 | ハイブリッドｉｃの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12221187A JPS62282456A (ja) | 1987-05-19 | 1987-05-19 | ハイブリッドｉｃの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62282456A true JPS62282456A (ja) | 1987-12-08 |
Family
ID=14830301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12221187A Pending JPS62282456A (ja) | 1987-05-19 | 1987-05-19 | ハイブリッドｉｃの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62282456A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0618613A1 (en) * | 1993-04-01 | 1994-10-05 | Plessey Semiconductors Limited | Connections arrangement for semiconductor devices |
| JP2006093295A (ja) * | 2004-09-22 | 2006-04-06 | Nichia Chem Ind Ltd | 半導体装置及びその製造方法 |
| CN105328927A (zh) * | 2015-08-13 | 2016-02-17 | 浙江吉利控股集团有限公司 | 一种模拟压机训练台 |
-
1987
- 1987-05-19 JP JP12221187A patent/JPS62282456A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0618613A1 (en) * | 1993-04-01 | 1994-10-05 | Plessey Semiconductors Limited | Connections arrangement for semiconductor devices |
| US5508476A (en) * | 1993-04-01 | 1996-04-16 | Plessey Semiconductors Limited | Mounting arrangement for semiconductor devices |
| JP2006093295A (ja) * | 2004-09-22 | 2006-04-06 | Nichia Chem Ind Ltd | 半導体装置及びその製造方法 |
| CN105328927A (zh) * | 2015-08-13 | 2016-02-17 | 浙江吉利控股集团有限公司 | 一种模拟压机训练台 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5910827Y2 (ja) | 電子チユ−ナの仮固定構造 | |
| JPS62282456A (ja) | ハイブリッドｉｃの製造方法 | |
| JPS6236371B2 (ja) | ||
| JPH02148878A (ja) | スルホール端子 | |
| JPS6130745B2 (ja) | ||
| JPH066027A (ja) | 回路モジュールの製造方法 | |
| JPH0364876A (ja) | 電子部品のリード端子取付方法 | |
| JPS6150365B2 (ja) | ||
| JPS5850620Y2 (ja) | 電路基板 | |
| JPS5926619Y2 (ja) | 電子部品の接続構造 | |
| JPH0319241Y2 (ja) | ||
| GB2237682A (en) | Heatsink for semiconductor devices | |
| JPH06349561A (ja) | リード端子の配線基板への半田付け方法 | |
| US20030153201A1 (en) | Circuit board electrical lead frame | |
| JPS5844561Y2 (ja) | シングルインライン型電子部品 | |
| JP3751080B2 (ja) | 電子部品 | |
| JPH0448124Y2 (ja) | ||
| JPH0726803Y2 (ja) | ネットワーク抵抗器 | |
| JPH081564Y2 (ja) | セラミック基板回路のリード線構造 | |
| JP3354308B2 (ja) | 大電流回路基板およびその製造方法 | |
| JPH1064756A (ja) | 電子部品 | |
| JPH07307545A (ja) | 表面実装型の電子部品搭載用基板、及びクリップリードフレーム | |
| JPS6225443A (ja) | 混成集積回路装置 | |
| JPS5844602Y2 (ja) | プリント配線基板 | |
| JPH0652101U (ja) | 表面実装用電子部品 |