JP3265837B2 - 表面実装型サーミスタ - Google Patents
表面実装型サーミスタInfo
- Publication number
- JP3265837B2 JP3265837B2 JP16552294A JP16552294A JP3265837B2 JP 3265837 B2 JP3265837 B2 JP 3265837B2 JP 16552294 A JP16552294 A JP 16552294A JP 16552294 A JP16552294 A JP 16552294A JP 3265837 B2 JP3265837 B2 JP 3265837B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- case
- opening
- thermistor
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Thermistors And Varistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、サーミスタ素子に関
し、特に発熱を伴う電流制御用サーミスタ素子を表面実
装用に適する構成にした表面実装型サーミスタに関する
ものである。
し、特に発熱を伴う電流制御用サーミスタ素子を表面実
装用に適する構成にした表面実装型サーミスタに関する
ものである。
【０００２】
【従来の技術】従来の表面実装型サーミスタについて図
６に基づいて説明する。両主面に電極１ａ，１ｂが形成
された円板状のサーミスタ素子１がある。このサーミス
タ素子１を、クリーム半田３が印刷された回路基板４の
所定の位置に載置してリフロー半田付することによっ
て、電極１ａを回路基板４の一方の電極４ａと導通させ
る。次に、導電体からなるリード端子５の一端を電極１
ｂと半田付けし、リード端子５の他端を回路基板４の他
方の電極４ｂと半田付けする。
６に基づいて説明する。両主面に電極１ａ，１ｂが形成
された円板状のサーミスタ素子１がある。このサーミス
タ素子１を、クリーム半田３が印刷された回路基板４の
所定の位置に載置してリフロー半田付することによっ
て、電極１ａを回路基板４の一方の電極４ａと導通させ
る。次に、導電体からなるリード端子５の一端を電極１
ｂと半田付けし、リード端子５の他端を回路基板４の他
方の電極４ｂと半田付けする。
【０００３】このようにして、従来の表面実装型のサー
ミスタは、サーミスタ素子１を回路基板４上に半田Ｈを
介して直接接続するものであった。
ミスタは、サーミスタ素子１を回路基板４上に半田Ｈを
介して直接接続するものであった。
【０００４】
【発明が解決しようとする課題】しかしながら、かかる
構成の表面実装型サーミスタにおいて、次のような問題
点を有していた。
構成の表面実装型サーミスタにおいて、次のような問題
点を有していた。
【０００５】１．サーミスタ素子１を回路基板４に実装
するためには、回路基板４にサーミスタ素子１をリフロ
ー半田付けする工程、及び、リード端子５を回路基板４
とサーミスタ素子１に半田付けする工程が必要である。
するためには、回路基板４にサーミスタ素子１をリフロ
ー半田付けする工程、及び、リード端子５を回路基板４
とサーミスタ素子１に半田付けする工程が必要である。
【０００６】２．サーミスタ素子１の両主面の電極１
ａ，１ｂを同時に半田付けできないために、最初に電極
１ａをリフロー半田付するときの熱によって、電極１ｂ
の半田付性が劣化する。半田付けする順序を逆にしても
同様に、後で半田付けする電極１ａの半田付性が劣化す
る。
ａ，１ｂを同時に半田付けできないために、最初に電極
１ａをリフロー半田付するときの熱によって、電極１ｂ
の半田付性が劣化する。半田付けする順序を逆にしても
同様に、後で半田付けする電極１ａの半田付性が劣化す
る。
【０００７】３．熱ストレスに弱いサーミスタ素子１に
半田付により２回の熱ストレスを加えることになり、サ
ーミスタ素子１にクラックが発生しやすくなる。
半田付により２回の熱ストレスを加えることになり、サ
ーミスタ素子１にクラックが発生しやすくなる。
【０００８】４．サーミスタ素子１が発熱した熱が回路
基板４に直接伝わるために、回路基板４及び回路基板４
上の電子部品に悪影響を及ぼすことがある。
基板４に直接伝わるために、回路基板４及び回路基板４
上の電子部品に悪影響を及ぼすことがある。
【０００９】本発明の目的は、上述の問題点を解消すべ
くなされたもので、発熱を伴うサーミスタ素子をケース
内に収納して表面実装用に適した表面実装型サーミスタ
を提供することにある。
くなされたもので、発熱を伴うサーミスタ素子をケース
内に収納して表面実装用に適した表面実装型サーミスタ
を提供することにある。
【００１０】上記目的を達成するために、本発明の表面
実装型サーミスタにおいては、上部に開口部を有し、下
面内側に一方の端子の一端を配置するケースと、対向す
る両主面に電極が形成された板状のサーミスタ素子と、
前記開口部に固着される板状の蓋部を一端に有する他方
の端子と、から構成され、前記一方の端子及び他方の端
子の各他端が前記ケースの下面外側に設けられた表面実
装型サーミスタにおいて、前記ケース開口部の端部は、
その内側に端面部とその外側に一段高い端面部を有し、
前記他方の端子の蓋部を前記開口部の内側の端面部に当
接させ、前記外側の一段高い端面部を変形させて、前記
ケースに前記他方の端子の蓋部を一体に係止させたこと
を特徴とする。
実装型サーミスタにおいては、上部に開口部を有し、下
面内側に一方の端子の一端を配置するケースと、対向す
る両主面に電極が形成された板状のサーミスタ素子と、
前記開口部に固着される板状の蓋部を一端に有する他方
の端子と、から構成され、前記一方の端子及び他方の端
子の各他端が前記ケースの下面外側に設けられた表面実
装型サーミスタにおいて、前記ケース開口部の端部は、
その内側に端面部とその外側に一段高い端面部を有し、
前記他方の端子の蓋部を前記開口部の内側の端面部に当
接させ、前記外側の一段高い端面部を変形させて、前記
ケースに前記他方の端子の蓋部を一体に係止させたこと
を特徴とする。
【００１１】また、上部に開口部を有し、下面内側に下
面より高い接点部を有するとともに、該接点部から下面
外側に導出された一方の端子を有するケースと、相対す
る両主面に電極が形成された板状のサーミスタ素子と、
前記開口部に固着される板状の蓋部を一端に有する他方
の端子と、から構成され、前記ケース内部に前記サーミ
スタ素子が下面より高く装填され、前記開口部に前記他
方の端子の蓋部が固着され、前記一方の端子及び他方の
端子の各他端を前記ケースの下面外側に折曲げ成型され
ている表面実装型サーミスタにおいて、前記ケース開口
部の端部は、その内側に端面部とその外側に一段高い端
面部を有し、前記他方の端子の蓋部を前記開口部の内側
の端面部に当接させ、前記外側の一段高い端面部を変形
させて、前記ケースに前記他方の端子の蓋部を一体に係
止させたことを特徴とする。
面より高い接点部を有するとともに、該接点部から下面
外側に導出された一方の端子を有するケースと、相対す
る両主面に電極が形成された板状のサーミスタ素子と、
前記開口部に固着される板状の蓋部を一端に有する他方
の端子と、から構成され、前記ケース内部に前記サーミ
スタ素子が下面より高く装填され、前記開口部に前記他
方の端子の蓋部が固着され、前記一方の端子及び他方の
端子の各他端を前記ケースの下面外側に折曲げ成型され
ている表面実装型サーミスタにおいて、前記ケース開口
部の端部は、その内側に端面部とその外側に一段高い端
面部を有し、前記他方の端子の蓋部を前記開口部の内側
の端面部に当接させ、前記外側の一段高い端面部を変形
させて、前記ケースに前記他方の端子の蓋部を一体に係
止させたことを特徴とする。
【００１２】また、上部に開口部を有し、下面内側に一
方の端子の一端を配置するケースと、対向する両主面に
電極が形成された板状のサーミスタ素子と、前記開口部
に固着される板状の蓋部を一端に有する他方の端子と、
から構成され、前記一方の端子及び他方の端子の各他端
が前記ケースの下面外側に設けられた表面実装型サーミ
スタにおいて、前記ケース開口部近傍の端面に突起が設
けられ、該突起に対応して前記他方の端子の蓋部に貫通
孔が設けられ、前記突起を該貫通孔に係止させたことを
特徴とする。
方の端子の一端を配置するケースと、対向する両主面に
電極が形成された板状のサーミスタ素子と、前記開口部
に固着される板状の蓋部を一端に有する他方の端子と、
から構成され、前記一方の端子及び他方の端子の各他端
が前記ケースの下面外側に設けられた表面実装型サーミ
スタにおいて、前記ケース開口部近傍の端面に突起が設
けられ、該突起に対応して前記他方の端子の蓋部に貫通
孔が設けられ、前記突起を該貫通孔に係止させたことを
特徴とする。
【００１３】また、上部に開口部を有し、下面内側に下
面より高い接点部を有するとともに、該接点部から下面
外側に導出された一方の端子を有するケースと、相対す
る両主面に電極が形成された板状のサーミスタ素子と、
前記開口部に固着される板状の蓋部を一端に有する他方
の端子と、から構成され、前記ケース内部に前記サーミ
スタ素子が下面より高く装填され、前記開口部に前記他
方の端子の蓋部が固着され、前記一方の端子及び他方の
端子の各他端を前記ケースの下面外側に折曲げ成型され
ている表面実装型サーミスタにおいて、前記ケース開口
部近傍の端面に突起が設けられ、該突起に対応して前記
他方の端子の蓋部に貫通孔が設けられ、前記突起を該貫
通孔に係止させたことを特徴とする。
面より高い接点部を有するとともに、該接点部から下面
外側に導出された一方の端子を有するケースと、相対す
る両主面に電極が形成された板状のサーミスタ素子と、
前記開口部に固着される板状の蓋部を一端に有する他方
の端子と、から構成され、前記ケース内部に前記サーミ
スタ素子が下面より高く装填され、前記開口部に前記他
方の端子の蓋部が固着され、前記一方の端子及び他方の
端子の各他端を前記ケースの下面外側に折曲げ成型され
ている表面実装型サーミスタにおいて、前記ケース開口
部近傍の端面に突起が設けられ、該突起に対応して前記
他方の端子の蓋部に貫通孔が設けられ、前記突起を該貫
通孔に係止させたことを特徴とする。
【００１４】そして、前記一方の端子は、弾性体材料を
１８０度折返したものからなり、一端に接点部を有し、
他端が前記ケースの下面外側に設けられていることを特
徴とする。
１８０度折返したものからなり、一端に接点部を有し、
他端が前記ケースの下面外側に設けられていることを特
徴とする。
【００１５】そして、前記サーミスタ素子は、正特性サ
ーミスタ素子，負特性サーミスタ素子，抵抗急変サーミ
スタ素子のいずれかの電流制御用半導体素子であること
を特徴とする。
ーミスタ素子，負特性サーミスタ素子，抵抗急変サーミ
スタ素子のいずれかの電流制御用半導体素子であること
を特徴とする。
【００１６】
【作用】本発明では、上述のようにケース内にサーミス
タ素子を端子で狭持する構成にしたことにより、サーミ
スタ素子の電極に直接半田付けすることがない。また、
表面実装型サーミスタを回路基板に半田付けするために
は、一度のリフロー半田で済む。さらに、サーミスタ素
子は回路基板との間に空間を備えているため、サーミス
タ素子が発熱した熱が直接回路基板に伝わらなくするこ
とができるものである。
タ素子を端子で狭持する構成にしたことにより、サーミ
スタ素子の電極に直接半田付けすることがない。また、
表面実装型サーミスタを回路基板に半田付けするために
は、一度のリフロー半田で済む。さらに、サーミスタ素
子は回路基板との間に空間を備えているため、サーミス
タ素子が発熱した熱が直接回路基板に伝わらなくするこ
とができるものである。
【００１７】
【実施例】以下に、本発明の一実施例を図１，図２にも
とづいて説明する。
とづいて説明する。
【００１８】図１において、表面実装型サーミスタ１０
は一方の端子１１を有するケース１２，サーミスタ素子
１，他方の端子１４から構成されている。
は一方の端子１１を有するケース１２，サーミスタ素子
１，他方の端子１４から構成されている。
【００１９】ケース１２は、上部に開口部１２ａを有す
る絶縁体からなる筐体１５と、この筐体１５の下面内側
から下面外側に導出された一方の端子１１を有してい
る。一方の端子１１は、好ましくはケース１２の下面よ
りやや高い位置にバネ性を有する接点部１１ａを有する
とともに、この接点部１１ａから１８０度折り返してか
ら筐体１５の側面を介して下面外側に導出されている。
また、ケース１２の開口端部はその内側に内側開口端１
５ａ，その外側に一段高い端面部である外側開口端１５
ｂが形成されている。
る絶縁体からなる筐体１５と、この筐体１５の下面内側
から下面外側に導出された一方の端子１１を有してい
る。一方の端子１１は、好ましくはケース１２の下面よ
りやや高い位置にバネ性を有する接点部１１ａを有する
とともに、この接点部１１ａから１８０度折り返してか
ら筐体１５の側面を介して下面外側に導出されている。
また、ケース１２の開口端部はその内側に内側開口端１
５ａ，その外側に一段高い端面部である外側開口端１５
ｂが形成されている。
【００２０】板状のサーミスタ素子１は、相対する両主
面に電極１ａ，１ｂが形成されているもので、電流制御
用サーミスタ素子である正特性サーミスタ素子，負特性
サーミスタ素子または抵抗急変サーミスタ素子のいずれ
かである。
面に電極１ａ，１ｂが形成されているもので、電流制御
用サーミスタ素子である正特性サーミスタ素子，負特性
サーミスタ素子または抵抗急変サーミスタ素子のいずれ
かである。
【００２１】他方の端子１４は、一方がケース１２の内
側開口端１５ａに当接する蓋部１４ａと、他方は偏平状
のリード部１４ｂとが形成されている。
側開口端１５ａに当接する蓋部１４ａと、他方は偏平状
のリード部１４ｂとが形成されている。
【００２２】表面実装型サーミスタ１０は、サーミスタ
素子１をケース１２の内部に装填し、蓋部１４ａをケー
ス１２の上方から内側開口端１５ａに当接させて、外側
開口端１５ｂを内側に変形させることによって、蓋部１
４ａをケース１２の開口部１２ａに固着させたものであ
る。そして、他方の端子１４のリード部１４ｂは、一方
の端子１１と対向するように、ケース１２の側面外部を
通って底面に導出されている。
素子１をケース１２の内部に装填し、蓋部１４ａをケー
ス１２の上方から内側開口端１５ａに当接させて、外側
開口端１５ｂを内側に変形させることによって、蓋部１
４ａをケース１２の開口部１２ａに固着させたものであ
る。そして、他方の端子１４のリード部１４ｂは、一方
の端子１１と対向するように、ケース１２の側面外部を
通って底面に導出されている。
【００２３】かかる構成の表面実装型サーミスタ１０
は、サーミスタ素子１がケース１２内に装填され、下面
の電極１ａは接点部１１ａと、上面の電極１ｂは蓋部１
４ａとそれぞれ弾接することによって半田付けされるこ
となく両端子１１，１４と導通される。そして、両端子
１１，１４の外部接続用端子部はケース１２の下面で対
向する位置に配置される。このため、例えば、クリーム
半田を塗布した回路基板に表面実装型サーミスタ１０を
載置して、リフロー半田付けすることによって、ケース
１２の下面に配置された外部接続用端子部を一度の加熱
で半田付けすることができる。また、表面実装型サーミ
スタ１０は接点部１１ａがケース１２の下面よりやや高
く位置しているために、ケース１２の下面とサーミスタ
素子１との間に空間Ｓが形成されている。
は、サーミスタ素子１がケース１２内に装填され、下面
の電極１ａは接点部１１ａと、上面の電極１ｂは蓋部１
４ａとそれぞれ弾接することによって半田付けされるこ
となく両端子１１，１４と導通される。そして、両端子
１１，１４の外部接続用端子部はケース１２の下面で対
向する位置に配置される。このため、例えば、クリーム
半田を塗布した回路基板に表面実装型サーミスタ１０を
載置して、リフロー半田付けすることによって、ケース
１２の下面に配置された外部接続用端子部を一度の加熱
で半田付けすることができる。また、表面実装型サーミ
スタ１０は接点部１１ａがケース１２の下面よりやや高
く位置しているために、ケース１２の下面とサーミスタ
素子１との間に空間Ｓが形成されている。
【００２４】本発明による他の実施例を図３乃至５に基
づいて説明する。
づいて説明する。
【００２５】図３において、表面実装型サーミスタ２０
は一方の端子２１，ケース２２，サーミスタ素子１，他
方の端子２４から構成されている。
は一方の端子２１，ケース２２，サーミスタ素子１，他
方の端子２４から構成されている。
【００２６】一方の端子２１は、バネ材からなり一端に
円弧状の接点部２１ａを有し、接点部２１ａからは断面
が略コ字状の他端を有している。
円弧状の接点部２１ａを有し、接点部２１ａからは断面
が略コ字状の他端を有している。
【００２７】ケース２２は、上部に開口部２２ａを有す
る絶縁体からなり、その内部にサーミスタ素子１を装填
することができる空間を有し、一方の側面には一方の端
子２１が挿入可能な切り欠きＫが底面まで形成されてい
る。ケース２２の開口端部はその内側に内側開口端２２
ｂ，その外側に一段高い端面部である外側開口端２２ｃ
が形成され、内側開口端２２ｂには複数（図では４個）
の突起２２ｄが形成されている。
る絶縁体からなり、その内部にサーミスタ素子１を装填
することができる空間を有し、一方の側面には一方の端
子２１が挿入可能な切り欠きＫが底面まで形成されてい
る。ケース２２の開口端部はその内側に内側開口端２２
ｂ，その外側に一段高い端面部である外側開口端２２ｃ
が形成され、内側開口端２２ｂには複数（図では４個）
の突起２２ｄが形成されている。
【００２８】他方の端子２４は、一方がケース２２の内
側開口端２２ｂに当接する蓋部２４ａと、他方が偏平状
のリード部２４ｂとからなり、蓋部２４ａにはケース２
２の突起２２ｄに対応して突起２２ｄが挿入できる貫通
孔２４ｃが設けられている。
側開口端２２ｂに当接する蓋部２４ａと、他方が偏平状
のリード部２４ｂとからなり、蓋部２４ａにはケース２
２の突起２２ｄに対応して突起２２ｄが挿入できる貫通
孔２４ｃが設けられている。
【００２９】表面実装型サーミスタ２０は、一方の端子
２１をその接点部２１ａをケース２２の下面内側にし
て、断面略コ字状部を下面を挟むようにして装着し、次
にサーミスタ素子１をケース２２内部に装入し、蓋部２
４ａをケース２２の上方から内側開口端２２ｂに当接さ
せて、外側開口端２２ｃを内側に変形させることによっ
て、蓋部２４ａをケース２２の開口部２２ａに固着させ
たものである。そして、他方の端子２４のリード部２４
ｂは、一方の端子２１と対向するように、ケース２２の
側面外部を通って底面に導出されている。
２１をその接点部２１ａをケース２２の下面内側にし
て、断面略コ字状部を下面を挟むようにして装着し、次
にサーミスタ素子１をケース２２内部に装入し、蓋部２
４ａをケース２２の上方から内側開口端２２ｂに当接さ
せて、外側開口端２２ｃを内側に変形させることによっ
て、蓋部２４ａをケース２２の開口部２２ａに固着させ
たものである。そして、他方の端子２４のリード部２４
ｂは、一方の端子２１と対向するように、ケース２２の
側面外部を通って底面に導出されている。
【００３０】かかる構成の表面実装型サーミスタ２０
は、サーミスタ素子１がケース２２内に装填され、下面
の電極１ａは接点部２１ａと、上面の電極１ｂは蓋部２
４ａとそれぞれ弾接することによって半田付けされるこ
となく両端子２１，２４と導通される。そして、両端子
２１，２４の外部接続用端子部はケース２２の下面で対
向する位置に配置される。このため、例えば、クリーム
半田を塗布した回路基板に表面実装型サーミスタ２０を
載置して、リフロー半田付けすることによって、ケース
２２の下面に配置された外部接続用端子部を一度の加熱
で半田付けすることができる。また、表面実装型サーミ
スタ２０は、接点部２１ａがケース２２の下面よりやや
高く位置しているために、ケース２２の下面とサーミス
タ素子１との間に空間Ｓが形成されている。
は、サーミスタ素子１がケース２２内に装填され、下面
の電極１ａは接点部２１ａと、上面の電極１ｂは蓋部２
４ａとそれぞれ弾接することによって半田付けされるこ
となく両端子２１，２４と導通される。そして、両端子
２１，２４の外部接続用端子部はケース２２の下面で対
向する位置に配置される。このため、例えば、クリーム
半田を塗布した回路基板に表面実装型サーミスタ２０を
載置して、リフロー半田付けすることによって、ケース
２２の下面に配置された外部接続用端子部を一度の加熱
で半田付けすることができる。また、表面実装型サーミ
スタ２０は、接点部２１ａがケース２２の下面よりやや
高く位置しているために、ケース２２の下面とサーミス
タ素子１との間に空間Ｓが形成されている。
【００３１】尚、ケース２２の突起２２ｄを蓋部２４の
貫通孔２４ｃに挿入し、突起２２ｄを変形させて蓋部２
４をケース２２に固着することも可能であり、この場合
には、ケース２２の外側開口端２２ｃはなくてもよい。
貫通孔２４ｃに挿入し、突起２２ｄを変形させて蓋部２
４をケース２２に固着することも可能であり、この場合
には、ケース２２の外側開口端２２ｃはなくてもよい。
【００３２】
【発明の効果】以上述べたように、本発明による表面実
装型サーミスタでは、外部接続用端子部がケースの下面
に配置されているため、一度のリフロー半田付けによっ
て回路基板に半田付けすることができる。また、サーミ
スタ素子に直接半田付けすることがないため、サーミス
タ素子の電極に熱が加わらずに半田付け性の劣化が問題
になることがない。そして、回路基板に半田付けする際
に、サーミスタ素子には一度だけ熱ストレスがかかるだ
けであり、また、半田付けの熱がケース及び空間を介し
てサーミスタ素子に伝わるために直接半田付けするより
温度が低く、サーミスタ素子にクラックが発生しない。
さらに、サーミスタ素子が使用中に発熱する熱は、ケー
ス下面内側の空間及びケースを介して回路基板に伝わる
ため、低温になり、回路基板及び、表面実装型サーミス
タ近傍の他の電子部品に及ぼす影響を減少できる。
装型サーミスタでは、外部接続用端子部がケースの下面
に配置されているため、一度のリフロー半田付けによっ
て回路基板に半田付けすることができる。また、サーミ
スタ素子に直接半田付けすることがないため、サーミス
タ素子の電極に熱が加わらずに半田付け性の劣化が問題
になることがない。そして、回路基板に半田付けする際
に、サーミスタ素子には一度だけ熱ストレスがかかるだ
けであり、また、半田付けの熱がケース及び空間を介し
てサーミスタ素子に伝わるために直接半田付けするより
温度が低く、サーミスタ素子にクラックが発生しない。
さらに、サーミスタ素子が使用中に発熱する熱は、ケー
ス下面内側の空間及びケースを介して回路基板に伝わる
ため、低温になり、回路基板及び、表面実装型サーミス
タ近傍の他の電子部品に及ぼす影響を減少できる。
【図１】本発明に係る表面実装型サーミスタの一実施例
の断面図である。
の断面図である。
【図２】図１の表面実装型サーミスタの上面図である。
【図３】本発明に係る表面実装型サーミスタの他の実施
例の断面図である。
例の断面図である。
【図４】図３におけるケースの斜視図である。
【図５】図３における他方の端子の斜視図である。
【図６】従来の表面実装されたサーミスタの側面部分断
面図である。
面図である。
１ サーミスタ素子 １ａ，１ｂ 電極 １０ 表面実装型サーミスタ １１ 一方の端子 １１ａ 接点部 １２ ケース １２ａ 開口部 １４ 他方の端子 １４ａ 蓋部 １５ｂ 一段高い端面部（外側開口端） ２２ｄ 突起 ２４ｃ 貫通孔
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01C 7/00 - 7/22 H01C 1/00 - 1/16
Claims (6)
- 【請求項１】 上部に開口部を有し、下面内側に一方の
端子の一端を配置するケースと、対向する両主面に電極
が形成された板状のサーミスタ素子と、前記開口部に固
着される板状の蓋部を一端に有する他方の端子と、から
構成され、 前記一方の端子及び他方の端子の各他端が前記ケースの
下面外側に設けられた表面実装型サーミスタにおいて、 前記ケース開口部の端部は、その内側に端面部とその外
側に一段高い端面部を有し、前記他方の端子の蓋部を前
記開口部の内側の端面部に当接させ、前記外側の一段高
い端面部を変形させて、前記ケースに前記他方の端子の
蓋部を一体に係止させたことを特徴とする表面実装型サ
ーミスタ。 - 【請求項２】 上部に開口部を有し、下面内側に下面よ
り高い接点部を有するとともに、該接点部から下面外側
に導出された一方の端子を有するケースと、相対する両
主面に電極が形成された板状のサーミスタ素子と、前記
開口部に固着される板状の蓋部を一端に有する他方の端
子と、から構成され、 前記ケース内部に前記サーミスタ素子が下面より高く装
填され、前記開口部に前記他方の端子の蓋部が固着さ
れ、前記一方の端子及び他方の端子の各他端を前記ケー
スの下面外側に折曲げ成型されている表面実装型サーミ
スタにおいて、 前記ケース開口部の端部は、その内側に端面部とその外
側に一段高い端面部を有し、前記他方の端子の蓋部を前
記開口部の内側の端面部に当接させ、前記外側の一段高
い端面部を変形させて、前記ケースに前記他方の端子の
蓋部を一体に係止させたことを特徴とする表面実装型サ
ーミスタ。 - 【請求項３】 上部に開口部を有し、下面内側に一方の
端子の一端を配置するケースと、対向する両主面に電極
が形成された板状のサーミスタ素子と、前記開口部に固
着される板状の蓋部を一端に有する他方の端子と、から
構成され、 前記一方の端子及び他方の端子の各他端が前記ケースの
下面外側に設けられた表面実装型サーミスタにおいて、 前記ケース開口部近傍の端面に突起が設けられ、該突起
に対応して前記他方の端子の蓋部に貫通孔が設けられ、
前記突起を該貫通孔に係止させたことを特徴とする表面
実装型サーミスタ。 - 【請求項４】 上部に開口部を有し、下面内側に下面よ
り高い接点部を有するとともに、該接点部から下面外側
に導出された一方の端子を有するケースと、相対する両
主面に電極が形成された板状のサーミスタ素子と、前記
開口部に固着される板状の蓋部を一端に有する他方の端
子と、から構成され、 前記ケース内部に前記サーミスタ素子が下面より高く装
填され、前記開口部に前記他方の端子の蓋部が固着さ
れ、前記一方の端子及び他方の端子の各他端を前記ケー
スの下面外側に折曲げ成型されている表面実装型サーミ
スタにおいて、 前記ケース開口部近傍の端面に突起が設けられ、該突起
に対応して前記他方の端子の蓋部に貫通孔が設けられ、
前記突起を該貫通孔に係止させたことを特徴とする表面
実装型サーミスタ。 - 【請求項５】 前記一方の端子は、弾性体材料を１８０
度折返したものからなり、一端に接点部を有し、他端が
前記ケースの下面外側に設けられていることを特徴とす
る請求項１乃至４のいずれかに記載の表面実装型サーミ
スタ。 - 【請求項６】 前記サーミスタ素子は、正特性サーミス
タ素子，負特性サーミスタ素子，抵抗急変サーミスタ素
子のいずれかの電流制御用サーミスタ素子であることを
特徴とする請求項１乃至５のいずれかに記載の表面実装
型サーミスタ。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16552294A JP3265837B2 (ja) | 1994-07-18 | 1994-07-18 | 表面実装型サーミスタ |
| TW086218590U TW421413U (en) | 1994-07-18 | 1995-07-07 | Electronic apparatus and surface mounting devices therefor |
| EP95111283A EP0694929B1 (en) | 1994-07-18 | 1995-07-18 | Thermistor for surface mounting |
| DE69509834T DE69509834T2 (de) | 1994-07-18 | 1995-07-18 | Thermistor für Oberflächen-Bestückung |
| CN95115029A CN1052095C (zh) | 1994-07-18 | 1995-07-18 | 用于表面贴装的热敏电阻器 |
| KR1019950021056A KR100194294B1 (ko) | 1994-07-18 | 1995-07-18 | 표면실장형 서미스터 및 전자부품의 표면실장 장치 |
| US08/835,866 US5990779A (en) | 1994-07-18 | 1997-04-08 | Electronic apparatus and surface mounting devices therefor |
| CN99106406A CN1124623C (zh) | 1994-07-18 | 1999-05-04 | 电子装置及其所用的表面贴装部件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16552294A JP3265837B2 (ja) | 1994-07-18 | 1994-07-18 | 表面実装型サーミスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0831605A JPH0831605A (ja) | 1996-02-02 |
| JP3265837B2 true JP3265837B2 (ja) | 2002-03-18 |
Family
ID=15813994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16552294A Expired - Lifetime JP3265837B2 (ja) | 1994-07-18 | 1994-07-18 | 表面実装型サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3265837B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3589174B2 (ja) * | 2000-10-24 | 2004-11-17 | 株式会社村田製作所 | 表面実装型正特性サーミスタおよびその実装方法 |
| JP5247401B2 (ja) * | 2008-12-08 | 2013-07-24 | 株式会社クラベ | Ｐｔｃ発熱装置 |
-
1994
- 1994-07-18 JP JP16552294A patent/JP3265837B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831605A (ja) | 1996-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5990779A (en) | Electronic apparatus and surface mounting devices therefor | |
| US4559514A (en) | Chip type fuse having connecting legs | |
| KR100287819B1 (ko) | 표면실장형전자부품 | |
| US5793274A (en) | Surface mount fusing device | |
| KR100318397B1 (ko) | Ntc서미스터 | |
| JP3265837B2 (ja) | 表面実装型サーミスタ | |
| US4884053A (en) | Surface mount wirewound resistor and method of making the same | |
| JP2013030749A (ja) | パッケージ封入型サーミスタ及びその製法 | |
| JPH0855703A (ja) | 表面実装型サーミスタ | |
| JPH0888103A (ja) | 面実装電子部品 | |
| JPH0831604A (ja) | 表面実装型サーミスタ | |
| JP3606672B2 (ja) | チップ型過電流保護素子 | |
| JPS5843762Y2 (ja) | チップ形正特性サ−ミスタ | |
| JP2581436Y2 (ja) | ケース型電子部品 | |
| JP2576033Y2 (ja) | 面実装型正特性サーミスタ | |
| JPH10229001A (ja) | 表面実装型固定抵抗器 | |
| JPH0851003A (ja) | 表面実装型サーミスタ | |
| JPH06349605A (ja) | 面実装可能なｐｔｃサーミスター | |
| JP2765068B2 (ja) | 電子部品 | |
| JPH05109510A (ja) | Ｃｒ複合部品 | |
| JP2572746Y2 (ja) | 電力型面実装抵抗器 | |
| JPH10154601A (ja) | 表面実装型固定抵抗器 | |
| JPS62272516A (ja) | ヒユ−ズ付きチツプ型固体電解コンデンサ | |
| JP2589018Y2 (ja) | 感温リードスイッチ装置 | |
| JP2572739Y2 (ja) | 電力型面実装電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |