JPS5843762Y2 - チップ形正特性サ−ミスタ - Google Patents

チップ形正特性サ−ミスタ

Info

Publication number
JPS5843762Y2
JPS5843762Y2 JP1871779U JP1871779U JPS5843762Y2 JP S5843762 Y2 JPS5843762 Y2 JP S5843762Y2 JP 1871779 U JP1871779 U JP 1871779U JP 1871779 U JP1871779 U JP 1871779U JP S5843762 Y2 JPS5843762 Y2 JP S5843762Y2
Authority
JP
Japan
Prior art keywords
temperature coefficient
positive temperature
coefficient thermistor
type positive
chip type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1871779U
Other languages
English (en)
Other versions
JPS55120102U (ja
Inventor
和夫 斎藤
章治 小山
Original Assignee
ティーディーケイ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティーディーケイ株式会社 filed Critical ティーディーケイ株式会社
Priority to JP1871779U priority Critical patent/JPS5843762Y2/ja
Publication of JPS55120102U publication Critical patent/JPS55120102U/ja
Application granted granted Critical
Publication of JPS5843762Y2 publication Critical patent/JPS5843762Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Thermistors And Varistors (AREA)

Description

【考案の詳細な説明】 本考案は、プリント基板、IC基板等に直接半田付けし
て使用されるチップ形正特性サーミスタに関する。
正特性サーミスタは正の抵抗温度係数を有するチタン酸
バリウム系半導体磁器を指称するものとして知られてい
る。
正特性サーミスタは、キュリ一温度を適当に選定するこ
とにより任意の発熱温度が得られること、キュリ一温度
を超えると抵抗値が急激に増加して電流を絞る電流制御
機能もしくは自己温度制御機能を有することから、最近
、各種の発熱装置の発熱源または電流制御用素子として
広く利用されるようになってきている。
正特性サーミスタは用途に応じて種々の形態構造をとる
が、たとえばハイブリッドICの過熱保護や、液晶表示
影電卓の温度補償用として使用する場合のように、電子
回路部品として使用する場合には、プリント基板または
IC基板に対する実装の容易性、簡便性や、高密度実装
化の要請に合うように、チップ形として構成される。
第1図は従来のチップ形正特性サーミスタの一例を示し
、矩形平板状に形成された正特性サーミスタ素体1の両
面に電極2,3を被着した構成としである。
上記構造のチップ形正特性サーミスタを、プリント基板
またはIC基板等に実装するには、第2図に示すように
、プリント基板4上の導電パタン5.6上に当該正特性
サーミスタAを載せ、電極2,3の下端部を導電パタン
5,6に半田付けする。
ところが、従来のチップ形正特性サーミスタAは、その
電極2,3の縁端が正特性サーミスタ素体1の端面1a
と同一の平面上に位置するように切り放しであるため、
導電パタン5,6の表面と電極2,3の外面との間に形
成される直角隅部において半田付け7.8されるだけで
接着力が不足し、正特性サーミスタAが導電パタン5,
6から剥離脱落してしまう危険があること、正特性サー
ミスタAが導電パタン5,6上で平行移動し易く位置決
めが面倒であること、位置の変動に伴い、導電パタン5
,6に対する正特性サーミスタAの電気的もしくは機械
的接続の信頼性低下を招くこと等々の欠点がある。
本考案は上述する欠点を除去し、基板等への実装時の位
置決めが容易で、しかも基板に対する電魚釣接続もしく
は機械的接続の信頼性を著るしく高め得るチップ形正特
性サーミスタを提供することを目的とする。
上記目的を達成するため、本考案に係るチップ形正特性
サーミスタは、矩形平板状に形成された正特性サーミス
タ素体の厚さ方向の両面のそれぞれに電極を有し、該電
極の相対向する両辺部の周縁に、端縁に向って厚み減少
方向に傾斜する円弧状の傾斜電極部を設け、該傾斜電極
部を形成した前記両辺部の何れか一方側を回路基板に挿
着して、前記傾斜電極を前記回路基板上の導体パタンに
接続固定することを特徴とする。
以下実施例たる添付図面を参照し、本考案の内容を具体
的に詳説する。
第3図は本考案に係るチップ形正特性サーミスタの斜視
図を示している。
この実施例では、矩形平板状に形成された正特性サーミ
スタ素体9の相対向する二側辺部A1.A2に、その両
面側から端縁に向って厚み減少方向に傾斜する円弧状の
切欠部a−dを設け、該切欠部a−dを含む正特性サー
ミスタ素体9の両面に、電極10.11を被着形成した
構造としである。
したがって、切欠部a −d上には、端縁に向って厚み
減少方向に傾斜する傾斜電極部10a、llb、10b
、llbが形成されることとなる。
該傾斜電極部10 a 、11 a、10 b 、11
bノうち少なくとも一対10a、llaまたは10b
、llbは、当該チップ正特性サーミスタをプリント基
板またはIC基板等に実装した場合の接続電極部となる
ものである。
すなわち、当該チップ形正特性サーミスタをプリント基
板4上に実装する場合、第4図に示すように、正特性サ
ーミスタ素体9の電極が形成されていない面をプリント
基板4に接するように設置し、かつ傾斜電極部10a、
llaまたは10b、llbを基板4上の導電パタン5
,6間に配置し、さらにこれに半田付は固定するもので
ある。
この場合、傾斜電極部10a、llaまたは10 b、
11 bが導電パタン5.6の稜角5a、5aに当接し
て位置決めされるから、プリント基板4上における当該
チップ形正特性サーミスタの位置決めが容易がつ確実に
行なわれる。
しかもプリント基板4上におけるチップ形正特性サーミ
スタの横移動が防止されるから、半田付は作業を円滑に
行なうことができる。
また傾斜電極部10a、llaまたは10b、llbの
表面と、導電パタン5,6の表面との間に、傾斜電極部
10a、llaまf、lハ10 b 、11 b (7
)傾斜形態に応じたギャップgが形成され、半田付の際
半田12.13が該ギヤツブg内にも流入することとな
るノテ、傾斜電極部10a、llaまたは10b、11
bが廻り込み電極となって電気的接続が確実になされ、
かつ半田付は強度が増大し、取付の安定性、信頼性が著
るしく向上する。
更に、この種のチップ形正特性サーミスタは2〜3mm
程度の微小部品となることが多いため、回路基板挿入タ
イプとした場合、一般に、挿着方向の確認作業が困難で
あるが、本考案に係る正特性サーミスタは、相対向する
両辺部に傾斜電極部10a、11aまたは10b、ll
bを設けであるノテ、プリント回路基板4に挿着する場
合、両方向がら挿着することができる。
即ち、傾斜電極部10a、11aまたは10b、llb
のある両辺部に関しては方向性がない。
このため、プリント回路基板4に対して挿着する場合の
方向性確認作業が不要になり、挿着作業が非常に容易に
なる。
第5図へ上記構造のチップ形正特性サーミスタを簡単に
取り出し得る正特性サーミスタ集合体の部分欠損斜視図
を示している。
この実施例では、矩形平板状に形成された正特性サーミ
スタ素体9の両面の相対向する位置に、複数本の半円弧
状の凹溝S1.S2を、横間隔d1、縦間隔d2をおい
て、格子状に設け、該凹溝S1.S2を含む正特性サー
ミスタ素体9の両面に、Ni無電解メッキ法または銀合
金ペース+印刷法などの周知の手段によって、電極とな
る導電パタン10.11を形成しである。
凹溝S1.S2内には、その曲面にしたがった半円弧状
の導電パタンか形成されている。
上記構造の正特性サーミスタ集合体は、凹溝S1.S2
によって囲まれる領域Q1〜Q35内にチップ形正特性
サーミスタ素子を有している。
そこでこの領域Q1〜Q3.内のチップ形正特性サーミ
スタ素子を単体として取り出すには、当該正特性サーミ
スタ集合体を、凹溝S1゜S2に沿って縦、横に折って
細分割してゆけばよい。
この場合、正特性サーミスタ素体9が硬質の焼結体であ
ること、凹溝S1.S2の部分の機械的強度が他の部分
より弱いことから、ダイヤモンドカッタや、ワイヤーソ
ー等を使用することなく、手で凹溝S1.S2のほぼ中
央部分から簡単に分割でき、これにより第3図に示した
ようなチップ形正特性サーミスタの単体が取り出される
こととなる。
以上説明したように、本考案に係るチップ形正特性サー
ミスタは、矩形平板状に形成された正特性サーミスタ素
体の厚さ方向の両面のそれぞれに電極を有し、該電極の
相対向する両辺部の周縁に、端縁に向って厚み減少方向
に傾斜する円弧状の傾斜電極部を設け、該傾斜電極部を
形成した前記両辺部の何れか一方側を回路基板に挿着し
て、前記傾斜電極を前記回路基板上の導体パタンに接続
固定することを特徴とするから、当該チップ形正特性サ
ーミスタをプリント基板またはIC基板等に実装する場
合、前記傾斜電極部を取付電極として基板上の導電バタ
ン間に位置決めし、かつ半田付は固定することができる
この結果基板等への実装時の位置決めが容易で、しかも
基板に対する電気的、機械的接続が確実かつ強固になる
信頼性の高いチップ形正特性サーミスタを提供すること
となる。
【図面の簡単な説明】
第1図は従来のチップ形正特性サーミスタの斜視図、第
2図はこれを基板に実装したときの作用を説明する図、
第3図は本考案に係るチップ形正特性サーミスタの斜視
図、第4図はこれを基板に実装したときの作用を説明す
る図、第5図は本考案に係るチップ形正特性サーミスタ
を得るための正特性サーミスタ集合体の部分欠損斜視図
である。 9・・・・・・正特性サーミスタ素体、10.11・・
・・・・電極、10a 10b lla llb・・・
・・・傾斜電極部。

Claims (1)

    【実用新案登録請求の範囲】
  1. 矩形平板状に形成された正特性サーミスタ素体の厚さ方
    向の両面のそれぞれに電極を有し、該電極の相対向する
    両辺部の周縁に、端縁に向って厚み減少方向に傾斜する
    円弧状の傾斜電極部を設け、該傾斜電極部を形成した前
    記両辺部の何れか一方側を回路基板に挿着して、前記傾
    斜電極を前記回路基板上の導体パタンに接続固定するこ
    とを特徴とするチップ形正特性サーミスタ。
JP1871779U 1979-02-15 1979-02-15 チップ形正特性サ−ミスタ Expired JPS5843762Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1871779U JPS5843762Y2 (ja) 1979-02-15 1979-02-15 チップ形正特性サ−ミスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1871779U JPS5843762Y2 (ja) 1979-02-15 1979-02-15 チップ形正特性サ−ミスタ

Publications (2)

Publication Number Publication Date
JPS55120102U JPS55120102U (ja) 1980-08-26
JPS5843762Y2 true JPS5843762Y2 (ja) 1983-10-04

Family

ID=28846487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1871779U Expired JPS5843762Y2 (ja) 1979-02-15 1979-02-15 チップ形正特性サ−ミスタ

Country Status (1)

Country Link
JP (1) JPS5843762Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277291B2 (ja) * 1992-03-30 2002-04-22 太陽誘電株式会社 チップ型サーミスタの製造方法
JP6107062B2 (ja) * 2012-11-06 2017-04-05 Tdk株式会社 チップサーミスタ

Also Published As

Publication number Publication date
JPS55120102U (ja) 1980-08-26

Similar Documents

Publication Publication Date Title
US5083237A (en) Electronic parts and electronic device incorporating the same
JPS5843762Y2 (ja) チップ形正特性サ−ミスタ
US5739743A (en) Asymmetric resistor terminal
JPS6211481B2 (ja)
JPH03196482A (ja) 高圧電極
JPH02134890A (ja) 回路素子実装基板
JP3832165B2 (ja) ポリマptcサーミスタ
JPH0353481Y2 (ja)
JP2556410Y2 (ja) 集合電子部品
JP3967833B2 (ja) チップ型可変抵抗器の製造方法
JP3338394B2 (ja) チップ型可変抵抗器
JPH0236266Y2 (ja)
JP2006278793A (ja) 温度検出素子
JPH0631735Y2 (ja) 混成集積回路装置
JP3873346B2 (ja) 配線回路基板
JP3826465B2 (ja) ポリマptcサーミスタの製造方法
JPS62106692A (ja) 電子部品の取付方法
JP2000124587A (ja) 電子回路ユニットのプリント基板への取付構造、並びに電子回路ユニットのプリント基板への取付方法
JP2000068422A (ja) 電子回路ユニット、並びにその電子回路ユニットの取付方法
JP3602748B2 (ja) チップ型可変抵抗器
JP3768355B2 (ja) チップ型可変抵抗器
JPS6344984Y2 (ja)
JPS61279052A (ja) 薄形回路
JPH0639483Y2 (ja) 混成集積回路
JP2969977B2 (ja) 多連チップ部品