JPH0631735Y2 - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH0631735Y2 JPH0631735Y2 JP1989142607U JP14260789U JPH0631735Y2 JP H0631735 Y2 JPH0631735 Y2 JP H0631735Y2 JP 1989142607 U JP1989142607 U JP 1989142607U JP 14260789 U JP14260789 U JP 14260789U JP H0631735 Y2 JPH0631735 Y2 JP H0631735Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- child
- parent
- board
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、親回路基板の板面に子回路基板を搭載した混
成集積回路装置に関し、さらに具体的には、回路基板の
一辺にリード端子を有するシングルインライン形の子回
路基板を、親回路基板の板面に面実装した混成集積回路
装置に関する。
成集積回路装置に関し、さらに具体的には、回路基板の
一辺にリード端子を有するシングルインライン形の子回
路基板を、親回路基板の板面に面実装した混成集積回路
装置に関する。
［従来の技術］ 混成集積回路基板は、絶縁性基板の上に導体で配線を施
し、さらにその上に電子部品を搭載して回路を構成した
ものである。回路基板上に搭載される電子部品として
は、コンデンサや抵抗体等の他、半導体ＩＣ、さらに
は、別の回路基板に電子部品を搭載して構成された混成
集積回路等がある。
し、さらにその上に電子部品を搭載して回路を構成した
ものである。回路基板上に搭載される電子部品として
は、コンデンサや抵抗体等の他、半導体ＩＣ、さらに
は、別の回路基板に電子部品を搭載して構成された混成
集積回路等がある。
第２図は、親回路基板７の上に子回路基板１を面実装し
た状態を示しているが、同図で示す子回路基板１は、そ
の一辺にリード端子３、３…を有する、いわゆるシング
ルインライン形混成集積回路である。すなわち、回路基
板１の内部或はその板面には、配線（図示せず）が施さ
れると共に、その板面上に電子部品４、５が搭載されて
いる。また、回路基板１の一辺にリードランド２、２…
が一定の間隔で形成され、これにリード端子３、３…が
導電固着されている。他方、親回路基板７には、前記リ
ード端子３、３…の間隔に合わせて端子電極８、８…が
形成され、これに前記リード端子３、３…の先端が半田
９、９…で導電固着されている。
た状態を示しているが、同図で示す子回路基板１は、そ
の一辺にリード端子３、３…を有する、いわゆるシング
ルインライン形混成集積回路である。すなわち、回路基
板１の内部或はその板面には、配線（図示せず）が施さ
れると共に、その板面上に電子部品４、５が搭載されて
いる。また、回路基板１の一辺にリードランド２、２…
が一定の間隔で形成され、これにリード端子３、３…が
導電固着されている。他方、親回路基板７には、前記リ
ード端子３、３…の間隔に合わせて端子電極８、８…が
形成され、これに前記リード端子３、３…の先端が半田
９、９…で導電固着されている。
［考案が解決しようとする課題］ 前記のようなシングルインライン形の子回路基板１を親
回路基板７の上に面実装しようとする場合、子回路基板
１のリード端子３、３…が同子回路基板１の一辺にのみ
設けられていることから、子回路基板１の下面に搭載さ
れた電子部品６の高さが、リード端子３の高さに比べて
低い場合、第３図で示すように、子回路基板１が親回路
基板７の板面に対して傾いて取り付けられてしまう。そ
うすると、リード端子３、３…の先端部が端子電極８、
８…の面に対して傾いてしまうことから、リード端子
３、３…が、そのコーナ部分のみで端子電極８、８…に
接触するようになる。しかしこの状態では、半田付けし
たときの固着強度が十分でなく、半田付不良等のトラブ
ルが生じ易くなる。また、親回路基板１と親回路基板７
またはこれらの上に搭載された電子部品等が互いに接触
するため、親回路基板７と子回路基板１との回路が短絡
する原因となる。
回路基板７の上に面実装しようとする場合、子回路基板
１のリード端子３、３…が同子回路基板１の一辺にのみ
設けられていることから、子回路基板１の下面に搭載さ
れた電子部品６の高さが、リード端子３の高さに比べて
低い場合、第３図で示すように、子回路基板１が親回路
基板７の板面に対して傾いて取り付けられてしまう。そ
うすると、リード端子３、３…の先端部が端子電極８、
８…の面に対して傾いてしまうことから、リード端子
３、３…が、そのコーナ部分のみで端子電極８、８…に
接触するようになる。しかしこの状態では、半田付けし
たときの固着強度が十分でなく、半田付不良等のトラブ
ルが生じ易くなる。また、親回路基板１と親回路基板７
またはこれらの上に搭載された電子部品等が互いに接触
するため、親回路基板７と子回路基板１との回路が短絡
する原因となる。
さらに、混成集積回路では、その使用目的に合わせて全
体の寸法が決められているが、この寸法に合わせてリー
ド端子３、３…の基端から先端迄の長さを決めて加工し
た場合、子回路基板１が親回路基板７に対して傾く結
果、全体の寸法が変動し、決められた寸法の範囲に収ま
らなくなることがある。このため、寸法不良等のトラブ
ルを生じる。
体の寸法が決められているが、この寸法に合わせてリー
ド端子３、３…の基端から先端迄の長さを決めて加工し
た場合、子回路基板１が親回路基板７に対して傾く結
果、全体の寸法が変動し、決められた寸法の範囲に収ま
らなくなることがある。このため、寸法不良等のトラブ
ルを生じる。
加えて、このようなシングルインライン型の子回路基板
１は、親回路基板７上に搭載された後、そのリード端子
３、３…が端子電極８、８…にまだ半田付けされてない
状態では、きわめて不安定であり、動きやすい。このた
め、リード端子３、３…が端子電極８、８…に半田付け
される前に、子回路基板１が親回路基板７上で動いてし
まい、半田付け不良を起こすことが多々あった。
１は、親回路基板７上に搭載された後、そのリード端子
３、３…が端子電極８、８…にまだ半田付けされてない
状態では、きわめて不安定であり、動きやすい。このた
め、リード端子３、３…が端子電極８、８…に半田付け
される前に、子回路基板１が親回路基板７上で動いてし
まい、半田付け不良を起こすことが多々あった。
本考案は、前記従来の課題に鑑み、これを解消すること
を目的とする。
を目的とする。
［課題を解決するための手段］ すなわち、前記課題を解消するため、本考案において採
用された手段の要旨は、親基板７の板面上に形成された
端子電極８、８…に、子回路基板１の一辺に設けられた
リード端子３、３…を導電固着することにより、親回路
基板７の板面上に前記子回路基板１を搭載してなる混成
集積回路装置において、前記子回路基板１と親回路基板
７との板面またはこれらに搭載された電子部品６との間
に、絶縁性で且つ両面に接着性を有するスペーサ１０を
介在させ、このスペーサ１０を介して前記子回路基板１
と親回路基板７との板面またはこれらに搭載された電子
部品６とを互いに固定したことを特徴とする混成集積回
路装置である。
用された手段の要旨は、親基板７の板面上に形成された
端子電極８、８…に、子回路基板１の一辺に設けられた
リード端子３、３…を導電固着することにより、親回路
基板７の板面上に前記子回路基板１を搭載してなる混成
集積回路装置において、前記子回路基板１と親回路基板
７との板面またはこれらに搭載された電子部品６との間
に、絶縁性で且つ両面に接着性を有するスペーサ１０を
介在させ、このスペーサ１０を介して前記子回路基板１
と親回路基板７との板面またはこれらに搭載された電子
部品６とを互いに固定したことを特徴とする混成集積回
路装置である。
［作用］ 前記本考案による混成集積回路装置では、前記子回路基
板１と親回路基板７の板面または該板面上に搭載された
電子部品６との間に、スペーサ１０が介在されている
が、このスペーサ１０の高さを調整することにより、子
回路基板１が親回路基板７と平行になるよう子回路基板
１を親回路基板７に搭載することができる。また、この
スペーサ１０は絶縁性であることから、子回路基板１と
親回路基板７との間にあって、それらの回路の短絡が防
止できる。
板１と親回路基板７の板面または該板面上に搭載された
電子部品６との間に、スペーサ１０が介在されている
が、このスペーサ１０の高さを調整することにより、子
回路基板１が親回路基板７と平行になるよう子回路基板
１を親回路基板７に搭載することができる。また、この
スペーサ１０は絶縁性であることから、子回路基板１と
親回路基板７との間にあって、それらの回路の短絡が防
止できる。
さらに、プペーサ１０は、その両面に接着性を有し、こ
のスペーサ１０を介して子回路基板１と親回路基板７と
の板面またはこれらに搭載された電子部品６とが互いに
固定されるため、子回路基板１が親回路基板７上に搭載
され、そのリード端子３、３…が端子電極８、８…にま
だ半田付けされてない状態でも、子回路基板１が親回路
基板７上に仮固定される。このため、リード端子３、３
…が端子電極８、８…に半田付けされる前に、子回路基
板１が親回路基板７上で動いてしまわない。
のスペーサ１０を介して子回路基板１と親回路基板７と
の板面またはこれらに搭載された電子部品６とが互いに
固定されるため、子回路基板１が親回路基板７上に搭載
され、そのリード端子３、３…が端子電極８、８…にま
だ半田付けされてない状態でも、子回路基板１が親回路
基板７上に仮固定される。このため、リード端子３、３
…が端子電極８、８…に半田付けされる前に、子回路基
板１が親回路基板７上で動いてしまわない。
［実施例］ 次に、図面を参照しながら、本考案の実施例について具
体的に説明する。
体的に説明する。
既に述べた通り、混成集積回路装置は、回路基板１、同
回路基板１の上に搭載された電子部品４、５、６及び同
回路基板１に固着されたリード端子３、３…を備える。
回路基板１の上に搭載された電子部品４、５、６及び同
回路基板１に固着されたリード端子３、３…を備える。
子回路基板１は、例えばセラミック基板等が用いられ、
これに導電パターンや抵抗膜等の回路パターン（図示せ
ず）が形成されると共に、基板の一側辺部にリードラン
ド２、２…が形成される。子回路基板１の上に形成され
る回路パターンは、電子部品４、５、６を搭載するため
の半田付ランドを含む。このような回路パターンは、子
回路基板１の表面に形成されるが、子回路基板１が多層
基板で構成される場合は、積層体である子回路基板１の
層間にも回路パターンが形成される。
これに導電パターンや抵抗膜等の回路パターン（図示せ
ず）が形成されると共に、基板の一側辺部にリードラン
ド２、２…が形成される。子回路基板１の上に形成され
る回路パターンは、電子部品４、５、６を搭載するため
の半田付ランドを含む。このような回路パターンは、子
回路基板１の表面に形成されるが、子回路基板１が多層
基板で構成される場合は、積層体である子回路基板１の
層間にも回路パターンが形成される。
これら回路パターンが形成された子回路基板１の表面
は、前記リードランド２、２…や電子部品４、５、６を
搭載するための半田付ランドの部分を除いて樹脂で覆わ
れる。そして、この子回路基板１の上に電子部品４、
５、６が搭載され、これらが前記半田付ランドに半田付
される。第１図において、部品４は、小形のチップ状電
子部品を表わしており、部品５、６は、半導体ＩＣ等の
比較的大型のパッケージ形電子部品を表わしている。ま
た、部品４は、第１図において子回路基板１の上面に搭
載され、部品６は、同図において子回路基板１の下面に
搭載されている。
は、前記リードランド２、２…や電子部品４、５、６を
搭載するための半田付ランドの部分を除いて樹脂で覆わ
れる。そして、この子回路基板１の上に電子部品４、
５、６が搭載され、これらが前記半田付ランドに半田付
される。第１図において、部品４は、小形のチップ状電
子部品を表わしており、部品５、６は、半導体ＩＣ等の
比較的大型のパッケージ形電子部品を表わしている。ま
た、部品４は、第１図において子回路基板１の上面に搭
載され、部品６は、同図において子回路基板１の下面に
搭載されている。
さらに、前記リードランド２、２…には、リード端子
３、３…が半田付けされている。リード端子３、３…
は、基端がコ字形を呈するいわゆるクリップリードが一
般に用いられ、この基端が子回路基板１を上下から挟み
込むように、リードランド２、２…の部分に差し込ま
れ、半田付けされる。さらに、このリードランド２、２
…の先端側は、外側にＬ字形に曲げられている。このリ
ード端子３、３…は、子回路基板１の一辺にのみ設けら
れており、いわゆるシングルインライン形の混成集積回
路が構成されている。
３、３…が半田付けされている。リード端子３、３…
は、基端がコ字形を呈するいわゆるクリップリードが一
般に用いられ、この基端が子回路基板１を上下から挟み
込むように、リードランド２、２…の部分に差し込ま
れ、半田付けされる。さらに、このリードランド２、２
…の先端側は、外側にＬ字形に曲げられている。このリ
ード端子３、３…は、子回路基板１の一辺にのみ設けら
れており、いわゆるシングルインライン形の混成集積回
路が構成されている。
親回路基板７は、子回路基板１に比べて寸法が大きいこ
と以外は、実質的に同様の構造を有するが、特に親回路
基板７には、子回路基板１を搭載するため、同子回路基
板１の前記リード端子３、３…の間隔を合わせて端子電
極８、８…が形成されている。図示してないが、この親
回路基板７のリード端子は、前記子回路基板１のような
シングルインライン形に限られない。
と以外は、実質的に同様の構造を有するが、特に親回路
基板７には、子回路基板１を搭載するため、同子回路基
板１の前記リード端子３、３…の間隔を合わせて端子電
極８、８…が形成されている。図示してないが、この親
回路基板７のリード端子は、前記子回路基板１のような
シングルインライン形に限られない。
親回路基板７の板面に子回路基板１が搭載され、前記端
子電極８、８…に子回路基板７のリード端子３、３…の
先端が半田付けされている。そして図示の実施例では、
部品６の下面に絶縁性のスペーサ１０が貼り着けられ、
これが親回路基板７の板面に貼り付ける。スペーサ１０
の厚さは、第１図で示すように、親回路基板７に対して
子回路基板１がほぼ平行になるよう選択されている。
子電極８、８…に子回路基板７のリード端子３、３…の
先端が半田付けされている。そして図示の実施例では、
部品６の下面に絶縁性のスペーサ１０が貼り着けられ、
これが親回路基板７の板面に貼り付ける。スペーサ１０
の厚さは、第１図で示すように、親回路基板７に対して
子回路基板１がほぼ平行になるよう選択されている。
このスペーサ１０は、樹脂やセラミック等の絶縁材で形
成するのが適当であり、例えば、部品６の下面と親回路
基板７の上面の双方に接着する両面接着シート等を利用
すれば、リード端子３、３…を端子電極８、８…に半田
付けする間、子回路基板１を親回路基板７に仮固定して
おく役割をも果たす。なお、このスペーサ１０は、子回
路基板１と親回路基板７の板面の間に介在させても、ま
た親回路基板７の上に搭載された部品（図示せず）と子
回路基板１またはその上の部品６との間に介在してもよ
いことはもちろんである。何れにしても平坦な部分に介
在させるのがよく、部品の部分に介在させる場合は、半
導体ＩＣ等の上面が平坦で大形の部品の間に介在させる
のが望ましい。
成するのが適当であり、例えば、部品６の下面と親回路
基板７の上面の双方に接着する両面接着シート等を利用
すれば、リード端子３、３…を端子電極８、８…に半田
付けする間、子回路基板１を親回路基板７に仮固定して
おく役割をも果たす。なお、このスペーサ１０は、子回
路基板１と親回路基板７の板面の間に介在させても、ま
た親回路基板７の上に搭載された部品（図示せず）と子
回路基板１またはその上の部品６との間に介在してもよ
いことはもちろんである。何れにしても平坦な部分に介
在させるのがよく、部品の部分に介在させる場合は、半
導体ＩＣ等の上面が平坦で大形の部品の間に介在させる
のが望ましい。
［考案の効果］ 以上説明した通り、本考案によれば、子回路基板１を親
回路基板７の上に平行に搭載することができ、これによ
り半田着け不良や寸法不良等の原因が解消される。さら
に、子回路基板１と親回路基板７の回路の短絡の防止が
図れ、短絡不良が防止できる。加えて、子回路基板１が
親回路基板７上に搭載された状態で、子回路基板１が親
回路基板７上に仮固定されるので、リード端子３、３…
の端子電極８、８…への半田付けが正確、且つ確実に行
える。これにより、歩留りの高い製品が提供できる効果
が得られる。
回路基板７の上に平行に搭載することができ、これによ
り半田着け不良や寸法不良等の原因が解消される。さら
に、子回路基板１と親回路基板７の回路の短絡の防止が
図れ、短絡不良が防止できる。加えて、子回路基板１が
親回路基板７上に搭載された状態で、子回路基板１が親
回路基板７上に仮固定されるので、リード端子３、３…
の端子電極８、８…への半田付けが正確、且つ確実に行
える。これにより、歩留りの高い製品が提供できる効果
が得られる。
第１図は、本考案の実施例である混成集積回路装置の要
部縦断側面図、第２図は、混成集積回路装置において親
回路基板の上にシングルインライン形子回路基板を搭載
した状態の斜視図、第３図は、従来例である混成集積回
路装置の要部縦断側面図である。 １……子回路基板、３……リード端子、４、５、６……
子回路基板に搭載された部品、７……親回路基板、８…
…端子電極、８……半田、１０……スペーサ
部縦断側面図、第２図は、混成集積回路装置において親
回路基板の上にシングルインライン形子回路基板を搭載
した状態の斜視図、第３図は、従来例である混成集積回
路装置の要部縦断側面図である。 １……子回路基板、３……リード端子、４、５、６……
子回路基板に搭載された部品、７……親回路基板、８…
…端子電極、８……半田、１０……スペーサ
Claims (1)
- 【請求項１】親基板７の板面上に形成された端子電極
８、８…に、子回路基板１の一辺に設けられたリード端
子３、３…を導電固着することにより、親回路基板７の
板面上に前記子回路基板１を搭載してなる混成集積回路
装置において、前記子回路基板１と親回路基板７との板
面またはこれらに搭載された電子部品６との間に、絶縁
性で且つ両面に接着性を有するスペーサ１０を介在さ
せ、このスペーサ１０を介して前記子回路基板１と親回
路基板７との板面またはこれらに搭載された電子部品６
とを互いに固定したことを特徴とする混成集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989142607U JPH0631735Y2 (ja) | 1989-12-09 | 1989-12-09 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989142607U JPH0631735Y2 (ja) | 1989-12-09 | 1989-12-09 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0381672U JPH0381672U (ja) | 1991-08-21 |
| JPH0631735Y2 true JPH0631735Y2 (ja) | 1994-08-22 |
Family
ID=31689429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989142607U Expired - Lifetime JPH0631735Y2 (ja) | 1989-12-09 | 1989-12-09 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0631735Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006139316A (ja) * | 2006-02-10 | 2006-06-01 | Ushio Inc | 原稿読み取り用光源装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5939964U (ja) * | 1982-09-09 | 1984-03-14 | 株式会社東芝 | 配線板 |
| JPH0186268U (ja) * | 1987-11-30 | 1989-06-07 |
-
1989
- 1989-12-09 JP JP1989142607U patent/JPH0631735Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0381672U (ja) | 1991-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5083237A (en) | Electronic parts and electronic device incorporating the same | |
| JPH0631735Y2 (ja) | 混成集積回路装置 | |
| JP2789406B2 (ja) | 回路基板 | |
| JP2570336B2 (ja) | ハイブリッド集積回路装置 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JPH02134890A (ja) | 回路素子実装基板 | |
| US6545855B1 (en) | Low inductance termination for electronic components | |
| JPH0888103A (ja) | 面実装電子部品 | |
| JPH084696Y2 (ja) | 混成集積回路 | |
| JPH02159791A (ja) | 電子部品の面実装方法 | |
| JPH01102990A (ja) | 小形電子部品実装回路 | |
| JPH0458189B2 (ja) | ||
| JPH0533016Y2 (ja) | ||
| JP2858252B2 (ja) | 表面実装用電子部品の電極構造 | |
| JPH0710516Y2 (ja) | 混成集積回路基板モジュール | |
| JPH0124944Y2 (ja) | ||
| JPH0347341Y2 (ja) | ||
| JPH0631682Y2 (ja) | 電子装置 | |
| JPH01217869A (ja) | 混成集積回路装置 | |
| JPH0462775A (ja) | 表面実装用電子部品 | |
| JPH0642371Y2 (ja) | 混成集積回路装置 | |
| JPH0547442Y2 (ja) | ||
| JPH1126910A (ja) | 電子部品のはんだ付け構造 | |
| JPS5926613Y2 (ja) | 電子部品取付構体 | |
| JPS63156390A (ja) | 混成集積回路部品 |