JPH1126910A - 電子部品のはんだ付け構造 - Google Patents
電子部品のはんだ付け構造Info
- Publication number
- JPH1126910A JPH1126910A JP9178000A JP17800097A JPH1126910A JP H1126910 A JPH1126910 A JP H1126910A JP 9178000 A JP9178000 A JP 9178000A JP 17800097 A JP17800097 A JP 17800097A JP H1126910 A JPH1126910 A JP H1126910A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- printed board
- insulator
- electrode
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 はんだ付け部に発生する応力を緩和して、は
んだ付け部の信頼性を向上させること。 【解決手段】 プリント板１に表面実装される電子部品
２は、母材であるセラミック板２ａの表面に電極２ｂが
引き出されている。また、セラミック板２ａには、プリ
ント板１側の表面にインシュレータ部３が一体に設けら
れている。このインシュレータ部３は、プリント板１の
配線パターン１ｂに対向する電極２ｂの表面より所定寸
法（５０〜１００μｍ）だけ突出して設けられている。
この電子部品２は、インシュレータ部３が形成された面
をプリント板１側に向けてプリント板１表面の所定位置
に配され、そのインシュレータ部３により、プリント板
１の配線パターン１ｂと電子部品２の電極２ｂとの間に
インシュレータ部３の高さに相当する隙間が確保された
状態ではんだ付けが行われる。
んだ付け部の信頼性を向上させること。 【解決手段】 プリント板１に表面実装される電子部品
２は、母材であるセラミック板２ａの表面に電極２ｂが
引き出されている。また、セラミック板２ａには、プリ
ント板１側の表面にインシュレータ部３が一体に設けら
れている。このインシュレータ部３は、プリント板１の
配線パターン１ｂに対向する電極２ｂの表面より所定寸
法（５０〜１００μｍ）だけ突出して設けられている。
この電子部品２は、インシュレータ部３が形成された面
をプリント板１側に向けてプリント板１表面の所定位置
に配され、そのインシュレータ部３により、プリント板
１の配線パターン１ｂと電子部品２の電極２ｂとの間に
インシュレータ部３の高さに相当する隙間が確保された
状態ではんだ付けが行われる。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント板に表面
実装される電子部品（チップ素子）のはんだ付け構造に
関する。
実装される電子部品（チップ素子）のはんだ付け構造に
関する。
【０００２】
【従来の技術】従来より、チップタイプの電子部品（チ
ップ抵抗、抵抗ネットワーク、セラミックコンデンサ
等）をプリント板に表面実装する場合、図９に示す様
に、プリント板１００に形成された配線部１１０（図１
０参照）に対してチップ素子２００の電極２１０をはん
だ３００により固定している。
ップ抵抗、抵抗ネットワーク、セラミックコンデンサ
等）をプリント板に表面実装する場合、図９に示す様
に、プリント板１００に形成された配線部１１０（図１
０参照）に対してチップ素子２００の電極２１０をはん
だ３００により固定している。
【０００３】
【発明が解決しようとする課題】ところが、上記のはん
だ付け構造では、チップ素子２００の電極２１０とプリ
ント板１００の配線部１１０との間で溶融したはんだ３
００がチップ素子２００の自重によって素子側面の電極
２２０側へはみ出すため、配線部１１０と電極２１０と
の間のはんだ３００の量が少なくなる（図１０参照）。
車両に搭載される電子部品は、使用温度環境が広いた
め、電子部品材料（例えばセラミック）の熱膨張率とプ
リント板材料（例えばガラス入りエポキシ樹脂）の熱膨
張率との差によりはんだ付け部に繰り返し応力が発生す
る。この場合、上記の様にチップ素子２００の電極２１
０とプリント板１００の配線部１１０との間に介在され
るはんだ３００の量が少ないと、そのはんだ３００内で
応力を吸収しきれないため、はんだ付け界面（電極２１
０とはんだ３００との接合面、及び配線部１１０とはん
だ３００との接合面）に大きな応力が加わり、その結
果、はんだ付け部に亀裂が発生して電気的導通の信頼性
が低下する問題があった。特に、大型の電子部品では、
自重が大きくなるため、チップ素子２００の電極２１０
とプリント板１００の配線部１１０との間のはんだ量は
少なくなり、電子部品の寸法が大きいことによる応力の
絶対値が大きいため、信頼性の低下が著しいという問題
があった。本発明は、上記事情に基づいて成されたもの
で、その目的は、はんだ付け部に発生する応力を緩和し
て、はんだ付け部の信頼性向上を図った電子部品のはん
だ付け構造を提供することにある。
だ付け構造では、チップ素子２００の電極２１０とプリ
ント板１００の配線部１１０との間で溶融したはんだ３
００がチップ素子２００の自重によって素子側面の電極
２２０側へはみ出すため、配線部１１０と電極２１０と
の間のはんだ３００の量が少なくなる（図１０参照）。
車両に搭載される電子部品は、使用温度環境が広いた
め、電子部品材料（例えばセラミック）の熱膨張率とプ
リント板材料（例えばガラス入りエポキシ樹脂）の熱膨
張率との差によりはんだ付け部に繰り返し応力が発生す
る。この場合、上記の様にチップ素子２００の電極２１
０とプリント板１００の配線部１１０との間に介在され
るはんだ３００の量が少ないと、そのはんだ３００内で
応力を吸収しきれないため、はんだ付け界面（電極２１
０とはんだ３００との接合面、及び配線部１１０とはん
だ３００との接合面）に大きな応力が加わり、その結
果、はんだ付け部に亀裂が発生して電気的導通の信頼性
が低下する問題があった。特に、大型の電子部品では、
自重が大きくなるため、チップ素子２００の電極２１０
とプリント板１００の配線部１１０との間のはんだ量は
少なくなり、電子部品の寸法が大きいことによる応力の
絶対値が大きいため、信頼性の低下が著しいという問題
があった。本発明は、上記事情に基づいて成されたもの
で、その目的は、はんだ付け部に発生する応力を緩和し
て、はんだ付け部の信頼性向上を図った電子部品のはん
だ付け構造を提供することにある。
【０００４】
（請求項１〜４の手段）プリント板の配線部と電子部品
の電極との間に所定の間隔を確保するためのインシュレ
ータ部を設け、このインシュレータ部により配線部と電
極との間に所定の間隔が確保された状態で配線部と電極
とのはんだ付けが行われている。この場合、プリント板
の配線部と電子部品の電極との間に介在されるはんだ量
を増加させることができるため、電子部品材料とプリン
ト板材料との熱膨張率差によりはんだ付け部に応力が発
生しても、はんだ付け部内で応力を吸収できる。これに
より、はんだ付け界面に加わる応力が低減されるため、
温度変化に対するはんだ付け部の信頼性を向上できる。
なお、インシュレータ部は、電子部品の母材と一体に設
けても良いし、プリント板に設けても良い。あるいは電
子部品及びプリント板と別体に設けて、電子部品とプリ
ント板との間に介在させても良い。
の電極との間に所定の間隔を確保するためのインシュレ
ータ部を設け、このインシュレータ部により配線部と電
極との間に所定の間隔が確保された状態で配線部と電極
とのはんだ付けが行われている。この場合、プリント板
の配線部と電子部品の電極との間に介在されるはんだ量
を増加させることができるため、電子部品材料とプリン
ト板材料との熱膨張率差によりはんだ付け部に応力が発
生しても、はんだ付け部内で応力を吸収できる。これに
より、はんだ付け界面に加わる応力が低減されるため、
温度変化に対するはんだ付け部の信頼性を向上できる。
なお、インシュレータ部は、電子部品の母材と一体に設
けても良いし、プリント板に設けても良い。あるいは電
子部品及びプリント板と別体に設けて、電子部品とプリ
ント板との間に介在させても良い。
【０００５】（請求項５の手段）インシュレータ部の高
さは、５０〜１００μｍである。これにより、はんだ付
け部の目標歪み（Δγ＝２．８％）を満足するはんだ厚
を確保できる。なお、目標歪み（Δγ＝２．８％）は、
所定の温度変化（−４０〜８０℃×３０００サイクル）
ではんだ付け部の２５％が破断する時の歪み率である。
さは、５０〜１００μｍである。これにより、はんだ付
け部の目標歪み（Δγ＝２．８％）を満足するはんだ厚
を確保できる。なお、目標歪み（Δγ＝２．８％）は、
所定の温度変化（−４０〜８０℃×３０００サイクル）
ではんだ付け部の２５％が破断する時の歪み率である。
【０００６】
【発明の実施の形態】次に、本発明の実施例を図面に基
づいて説明する。 （第１実施例）図１はプリント板１と電子部品２とのは
んだ付け部を示す断面図である。本実施例は、プリント
板１に表面実装される電子部品２のはんだ付け構造を示
すものである。プリント板１は、例えばガラス入りエポ
キシ樹脂から成る基板１ａの表面に配線パターン１ｂが
プリント印刷されている（図２参照）。
づいて説明する。 （第１実施例）図１はプリント板１と電子部品２とのは
んだ付け部を示す断面図である。本実施例は、プリント
板１に表面実装される電子部品２のはんだ付け構造を示
すものである。プリント板１は、例えばガラス入りエポ
キシ樹脂から成る基板１ａの表面に配線パターン１ｂが
プリント印刷されている（図２参照）。
【０００７】電子部品２は、チップ抵抗、抵抗ネットワ
ーク、セラミックコンデンサ等のチップ素子であり、母
材であるセラミック板２ａの表面に電極２ｂが引き出さ
れている。また、セラミック板２ａには、プリント板１
側の表面にインシュレータ部３が一体に設けられてい
る。このインシュレータ部３は、プリント板１の配線パ
ターン１ｂに対向する電極２ｂの表面より所定の高さ
（５０〜１００μｍ）だけ突出して設けられている。こ
のインシュレータ部３が設けられた電子部品２の具体例
を図３〜５に示す。なお、各図ともに（ａ）は電子部品
２を上側から見た図、（ｂ）は電子部品２の側面図、
（ｃ）は電子部品２を下側（プリント板１側）から見た
図である。この電子部品２は、インシュレータ部３が形
成された面をプリント板１側に向けてプリント板１表面
の所定位置に配され、プリント板１の配線パターン１ｂ
と電子部品２の電極２ｂとがはんだ付けされて電気的導
通が確保されている。
ーク、セラミックコンデンサ等のチップ素子であり、母
材であるセラミック板２ａの表面に電極２ｂが引き出さ
れている。また、セラミック板２ａには、プリント板１
側の表面にインシュレータ部３が一体に設けられてい
る。このインシュレータ部３は、プリント板１の配線パ
ターン１ｂに対向する電極２ｂの表面より所定の高さ
（５０〜１００μｍ）だけ突出して設けられている。こ
のインシュレータ部３が設けられた電子部品２の具体例
を図３〜５に示す。なお、各図ともに（ａ）は電子部品
２を上側から見た図、（ｂ）は電子部品２の側面図、
（ｃ）は電子部品２を下側（プリント板１側）から見た
図である。この電子部品２は、インシュレータ部３が形
成された面をプリント板１側に向けてプリント板１表面
の所定位置に配され、プリント板１の配線パターン１ｂ
と電子部品２の電極２ｂとがはんだ付けされて電気的導
通が確保されている。
【０００８】本実施例によれば、電子部品２に設けたイ
ンシュレータ部３により、プリント板１の配線パターン
１ｂと電子部品２の電極２ｂとの間にインシュレータ部
３の高さに相当する隙間が確保された状態ではんだ付け
を行うことができる。これにより、プリント板１の配線
パターン１ｂと電子部品２の電極２ｂとの間で溶融した
はんだ４が電子部品２の自重によって側面の電極２ｂ側
へはみ出す量を少なくできるため、図２に示す様に、プ
リント板１の配線パターン１ｂと電子部品２の電極２ｂ
との間に多くのはんだ量を確保することができる。この
結果、電子部品２の母材であるセラミックとプリント板
１の基板材料であるガラス入りエポキシ樹脂との熱膨張
率差によりはんだ付け部に応力が発生しても、はんだ４
内で応力を吸収できるため、はんだ付け界面に加わる応
力が低減され、温度変化に対するはんだ付け部の信頼性
を向上できる。
ンシュレータ部３により、プリント板１の配線パターン
１ｂと電子部品２の電極２ｂとの間にインシュレータ部
３の高さに相当する隙間が確保された状態ではんだ付け
を行うことができる。これにより、プリント板１の配線
パターン１ｂと電子部品２の電極２ｂとの間で溶融した
はんだ４が電子部品２の自重によって側面の電極２ｂ側
へはみ出す量を少なくできるため、図２に示す様に、プ
リント板１の配線パターン１ｂと電子部品２の電極２ｂ
との間に多くのはんだ量を確保することができる。この
結果、電子部品２の母材であるセラミックとプリント板
１の基板材料であるガラス入りエポキシ樹脂との熱膨張
率差によりはんだ付け部に応力が発生しても、はんだ４
内で応力を吸収できるため、はんだ付け界面に加わる応
力が低減され、温度変化に対するはんだ付け部の信頼性
を向上できる。
【０００９】また、本実施例では、インシュレータ部３
の高さを５０〜１００μｍに設定しているが、これは、
図６に示す歪み線図より決定されるもので、はんだ付け
部の目標歪み（全歪み範囲）Δγ＝２．８％を満足する
はんだ厚を確保するためである。なお、図６に示す歪み
線部は、全歪み範囲Δγ＝ミーゼスの塑性歪み量とはん
だ厚との関係を示すグラフであり、Δγ＝２．８％は、
決められた温度変化（−４０〜８０℃×３０００サイク
ル）ではんだ付け部の２５％が破断する時の歪み率を示
している。この図６に示すグラフでは、Δγ＝２．８％
の時にはんだ厚３８．９となるが、本実施例では余裕を
とって５０〜１００μｍを設定している。
の高さを５０〜１００μｍに設定しているが、これは、
図６に示す歪み線図より決定されるもので、はんだ付け
部の目標歪み（全歪み範囲）Δγ＝２．８％を満足する
はんだ厚を確保するためである。なお、図６に示す歪み
線部は、全歪み範囲Δγ＝ミーゼスの塑性歪み量とはん
だ厚との関係を示すグラフであり、Δγ＝２．８％は、
決められた温度変化（−４０〜８０℃×３０００サイク
ル）ではんだ付け部の２５％が破断する時の歪み率を示
している。この図６に示すグラフでは、Δγ＝２．８％
の時にはんだ厚３８．９となるが、本実施例では余裕を
とって５０〜１００μｍを設定している。
【００１０】（第２実施例）図７はプリント板１と電子
部品２とのはんだ付け部を示す断面図である。本実施例
では、図７に示す様に、電子部品２が配されるプリント
板１の表面に印刷等によりインシュレータ部３を設けた
一例を示すものである。この場合でも、インシュレータ
部３によってプリント板１の配線パターン１ｂ（図２参
照）と電子部品２の電極２ｂとの間に隙間が確保された
状態ではんだ付けを行うことができるため、第１実施例
と同様の効果（温度変化に対するはんだ付け部の信頼性
向上）を得ることができる。
部品２とのはんだ付け部を示す断面図である。本実施例
では、図７に示す様に、電子部品２が配されるプリント
板１の表面に印刷等によりインシュレータ部３を設けた
一例を示すものである。この場合でも、インシュレータ
部３によってプリント板１の配線パターン１ｂ（図２参
照）と電子部品２の電極２ｂとの間に隙間が確保された
状態ではんだ付けを行うことができるため、第１実施例
と同様の効果（温度変化に対するはんだ付け部の信頼性
向上）を得ることができる。
【００１１】（第３実施例）図８はプリント板１と電子
部品２とのはんだ付け部を示す断面図である。本実施例
は、インシュレータ部３を電子部品２及びプリント板１
と別部材として形成し、図８に示す様に、電子部品２と
プリント板１との間に介在させた一例を示すものであ
る。この場合でも、インシュレータ部３によってプリン
ト板１の配線パターン１ｂ（図２参照）と電子部品２の
電極２ｂとの間に隙間が確保された状態ではんだ付けを
行うことができるため、第１実施例と同様の効果（温度
変化に対するはんだ付け部の信頼性向上）を得ることが
できる。
部品２とのはんだ付け部を示す断面図である。本実施例
は、インシュレータ部３を電子部品２及びプリント板１
と別部材として形成し、図８に示す様に、電子部品２と
プリント板１との間に介在させた一例を示すものであ
る。この場合でも、インシュレータ部３によってプリン
ト板１の配線パターン１ｂ（図２参照）と電子部品２の
電極２ｂとの間に隙間が確保された状態ではんだ付けを
行うことができるため、第１実施例と同様の効果（温度
変化に対するはんだ付け部の信頼性向上）を得ることが
できる。
【図１】第１実施例のはんだ付け構造を示す断面図であ
る。
る。
【図２】図１に示すはんだ付け部の拡大断面図である。
【図３】電子部品の上面図（ａ）、側面図（ｂ）、下面
図（ｃ）である。
図（ｃ）である。
【図４】電子部品の上面図（ａ）、側面図（ｂ）、下面
図（ｃ）である。
図（ｃ）である。
【図５】電子部品の上面図（ａ）、側面図（ｂ）、下面
図（ｃ）である。
図（ｃ）である。
【図６】はんだ厚と歪み量との関係を示すグラフであ
る。
る。
【図７】第２実施例のはんだ付け構造を示す断面図であ
る。
る。
【図８】第３実施例のはんだ付け構造を示す断面図であ
る。
る。
【図９】プリント板と電子部品とのはんだ付け構造を示
す断面図である（従来技術）。
す断面図である（従来技術）。
【図１０】図９に示すはんだ付け部の拡大断面図である
（従来技術）。
（従来技術）。
１ プリント板 １ｂ 配線パターン（配線部） ２ 電子部品 ２ｂ 電極 ３ インシュレータ部 ４ はんだ
Claims (5)
- 【請求項１】プリント板の配線部に電極をはんだ付けし
て前記プリント板に表面実装される電子部品のはんだ付
け構造であって、 前記プリント板の配線部と前記電子部品の電極との間に
所定の間隔を確保するためのインシュレータ部を設け、
このインシュレータ部により前記配線部と前記電極との
間に所定の間隔が確保された状態で前記配線部と前記電
極とのはんだ付けが行われていることを特徴とする電子
部品のはんだ付け構造。 - 【請求項２】前記インシュレータ部は、前記電子部品の
母材と一体に設けられていることを特徴とする請求項１
に記載した電子部品のはんだ付け構造。 - 【請求項３】前記インシュレータ部は、前記プリント板
に設けられていることを特徴とする請求項１に記載した
電子部品のはんだ付け構造。 - 【請求項４】前記インシュレータ部は、前記電子部品及
び前記プリント板と別体に設けられて、前記電子部品と
前記プリント板との間に介在されていることを特徴とす
る請求項１に記載した電子部品のはんだ付け構造。 - 【請求項５】前記インシュレータ部の高さは、５０〜１
００μｍであることを特徴とする請求項１〜４に記載し
た何れかの電子部品のはんだ付け構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9178000A JPH1126910A (ja) | 1997-07-03 | 1997-07-03 | 電子部品のはんだ付け構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9178000A JPH1126910A (ja) | 1997-07-03 | 1997-07-03 | 電子部品のはんだ付け構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1126910A true JPH1126910A (ja) | 1999-01-29 |
Family
ID=16040805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9178000A Pending JPH1126910A (ja) | 1997-07-03 | 1997-07-03 | 電子部品のはんだ付け構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1126910A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1073322A1 (en) * | 1999-07-29 | 2001-01-31 | Delphi Technologies, Inc. | A method of extending life expectancy of surface mount components |
| US6986454B2 (en) | 2003-07-10 | 2006-01-17 | Delphi Technologies, Inc. | Electronic package having controlled height stand-off solder joint |
| US7118940B1 (en) | 2005-08-05 | 2006-10-10 | Delphi Technologies, Inc. | Method of fabricating an electronic package having underfill standoff |
-
1997
- 1997-07-03 JP JP9178000A patent/JPH1126910A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1073322A1 (en) * | 1999-07-29 | 2001-01-31 | Delphi Technologies, Inc. | A method of extending life expectancy of surface mount components |
| US6445589B2 (en) | 1999-07-29 | 2002-09-03 | Delphi Technologies, Inc. | Method of extending life expectancy of surface mount components |
| US6986454B2 (en) | 2003-07-10 | 2006-01-17 | Delphi Technologies, Inc. | Electronic package having controlled height stand-off solder joint |
| US7118940B1 (en) | 2005-08-05 | 2006-10-10 | Delphi Technologies, Inc. | Method of fabricating an electronic package having underfill standoff |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5100695A (en) | Method of manufacturing a printed circuit board | |
| KR100245381B1 (ko) | 전자부품 | |
| JPH1126910A (ja) | 電子部品のはんだ付け構造 | |
| JPH06112621A (ja) | モジュールのスタンドオフ構造 | |
| JPS6148928A (ja) | ハイブリッド集積回路 | |
| JPH0888103A (ja) | 面実装電子部品 | |
| JPH11163510A (ja) | 電子部品の実装構造 | |
| JP2001257445A (ja) | プリント配線板 | |
| JPH10275739A (ja) | 電子部品 | |
| JPH0631735Y2 (ja) | 混成集積回路装置 | |
| JPH06342966A (ja) | 電子回路モジュール | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JPH0287654A (ja) | 表面実装型半導体装置 | |
| JPH0727649Y2 (ja) | 放熱基板に取り付けられた抵抗体を備えた印刷配線板 | |
| JPH03225890A (ja) | 印刷配線基板 | |
| JP2505041Y2 (ja) | 電子機器 | |
| JP2562812Y2 (ja) | ハイブリッド集積回路装置 | |
| JP2000332396A (ja) | 電子部品の取付構造 | |
| JPH0231794Y2 (ja) | ||
| JPH06260730A (ja) | プリント配線基板 | |
| JPS6214715Y2 (ja) | ||
| JPH0642364Y2 (ja) | 回路ブロツクの構造 | |
| JP2528436B2 (ja) | 回路基板装置の製造方法 | |
| JPH0951059A (ja) | チップ状電子部品 | |
| JPH04180211A (ja) | コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |