JP3832165B2 - ポリマptcサーミスタ - Google Patents

ポリマptcサーミスタ Download PDF

Info

Publication number
JP3832165B2
JP3832165B2 JP34984599A JP34984599A JP3832165B2 JP 3832165 B2 JP3832165 B2 JP 3832165B2 JP 34984599 A JP34984599 A JP 34984599A JP 34984599 A JP34984599 A JP 34984599A JP 3832165 B2 JP3832165 B2 JP 3832165B2
Authority
JP
Japan
Prior art keywords
substrate
electrode
polymer
conductive sheet
ptc thermistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34984599A
Other languages
English (en)
Other versions
JP2000188208A (ja
Inventor
浩一 池本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP01362297A external-priority patent/JP3826465B2/ja
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP34984599A priority Critical patent/JP3832165B2/ja
Publication of JP2000188208A publication Critical patent/JP2000188208A/ja
Application granted granted Critical
Publication of JP3832165B2 publication Critical patent/JP3832165B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、各種電気電子機器の過電流や過熱に対する回路保護に用いる、Positive Temperature Coefficient(以下、「PTC」と記す。)特性を利用し、特に、有機高分子材料を素子本体として用いる面実装タイプのポリマPTCサーミスタに関するものである。
【0002】
【従来の技術】
以下、従来のポリマPTCサーミスタについて、説明する。
【0003】
従来のポリマPTCサーミスタは、特公平1−29044号公報に、「導電性粉末を混入した有機高分子材料を素子本体とし、その両面に、樹脂に金属粉を混ぜて導電性を持たせた導電性ペーストからなる電極がそれぞれ形成され、リード線がこれら各電極に、樹脂に金属粉を混ぜて導電性を持たせた導電ペーストによって接続され、さらに、素子本体および電極を覆うように、樹脂外装がリード線の先端部を残して付与された」ものが開示されている。
【0004】
【発明が解決しようとする課題】
しかしながら上記従来の構成では、リード線を有しているため、近年の電子部品の低背化及び面実装化に対応できないという課題を有していた。
【0005】
上記課題を解決するために本発明は、低背でかつ面実装の可能なポリマPTCサーミスタを提供することを目的とするものである。
【0006】
【課題を解決するための手段】
上記目的を達成するために、凹状の第1の基板の凹部にポリマ導電性シートと基板とを交互に設けるものである。
【0007】
【発明の実施の形態】
本発明の請求項1に記載の発明は、内底面に貫通孔を有するとともに第1、第2の脚部に第1、第2の電極を備えた凹状の第1の基板と、前記第1の基板の凹部内に収納されるように設けられ、かつ下面に前記第1の基板の貫通孔を介して前記第1の電極と電気的に接続される第3の電極を有する第1のポリマ導電性シートと、前記第1の基板の凹部内に収納され、かつ前記第1のポリマ導電性シートの上面に設けられるとともに一方の側面を除いて周囲に前記第2の電極と電気的に接続される第4の電極を有する第2の基板と、前記第2の基板における第4の電極の上面に設けられた第2のポリマ導電性シートと、前記第2のポリマ導電性シートの上面に設けられ、かつ下面に前記第1の基板における第1の電極と電気的に接続される第5の電極を有する第3の基板とからなるものである。
【0008】
以下、本発明の一実施の形態におけるポリマPTCサーミスタについて、図面を参照しながら説明する。
【0009】
図1は本発明の一実施の形態におけるポリマPTCサーミスタの分解斜視図、図2は同断面図である。
【0010】
図において、1は内底面に貫通孔2を有するとともに凹部3を有するとともに高さの相違する第1、第2の脚部4,5(第1の脚部4>第2の脚部5)を備えたアルミナ、窒化アルミナ、マグネシア、ジルコニア、ガラスセラミック等のセラミック、あるいは、アルミニウム、鉄、銅、ニッケル、ステンレス、銅マンガン、銅ニッケル亜鉛アルミニウム等の金属にポリエチレン、ナイロン、ポリエーテルアミド、ポリイミド、エポキシ樹脂等の絶縁膜を形成してなる凹状の第1の基板である。6,7は第1の基板1の第1、第2の脚部4,5の内側面を除いて設けられたポリエステル樹脂、フェノール樹脂、エポキシ樹脂等に銀、銅、ニッケル等に金属粉を充填してなるものあるいは金、銀、銀パラジウム、銅、ニッケル、金シリコン等の粉体を焼結してなる第1、第2の電極である。8は第1の基板1の凹部3内に第1、第2の脚部4,5と空隙を有して収納される下面にポリエステル樹脂、フェノール樹脂、エポキシ樹脂等に銀、銅、ニッケル等に金属粉を充填してなるものあるいは金、銀、銀パラジウム、銅、ニッケル、金シリコン等の粉体を焼結してなる第3の電極9を備えてなる高密度ポリエチレン等からなる結晶性ポリマとカーボンブラック等からなる導電粒子とを混合してなる組成物からなる第1のポリマ導電性シートである。ここで、第1の電極6と第3の電極9とは第1の基板1の貫通孔2を介して電気的に接続されるものであり、第3の電極9は、第1の基板1と第1のポリマ導電性シート8との間に位置するものである。貫通孔2は、第1の基板1に設けた開口部に導体を形成して、第3の電極9と第1の電極6とを接続するものである。10は第1の基板1の凹部3内に第1、第2の脚部4,5と空隙を有して収納される第1の脚部4側の側面を除いて周囲にフェノール樹脂、エポキシ樹脂等に銀、銅、ニッケル等の金属粉を充填してなるものあるいは金、銀、銀パラジウム、銅、ニッケル、金シリコン等の粉体が焼結してなる第4の電極11を有するアルミナ、窒化アルミナ、マグネシア、ジルコニア、ガラスセラミック等のセラミック、あるいは、アルミニウム、鉄、銅、ニッケル、ステンレス、銅マンガン、銅ニッケル亜鉛アルミニウム等の金属にポリエチレン、ナイロン、ポリエーテルアミド、ポリイミド、エポキシ樹脂等の絶縁膜を形成してなる第2の基板である。12は第2の基板10の第4の電極11の上面に第1の基板1の第1の脚部4の上面の第1の電極6と同一平面となるように設けられた高密度ポリエチレン等からなる結晶性ポリマとカーボンブラック等からなる導電粒子とを混合してなる組成物からなる第2のポリマ導電性シートである。ここで、第4の電極11は、第2の基板10と第1のポリマ導電性シート8および第2の基板10と第2のポリマ導電性シート12との間に位置し、第2の電極7と接続するものである。13は第1の脚部4の第1の電極6および第2のポリマ導電性シート12の上面に、下面に第1の基板1の第1の電極6と電気的に接続するポリエステル樹脂、フェノール樹脂、エポキシ樹脂等に銀、銅、ニッケル等の金属粉を充填してなるあるいは金、銀、銀パラジウム、銅、ニッケル、金シリコン等の粉体を焼結してなる第5の電極14を有するアルミナ、窒化アルミナ、マグネシア、ジルコニア、ガラスセラミック等のセラミック、あるいは、アルミニウム、鉄、銅、ニッケル、ステンレス、銅マンガン、銅ニッケル亜鉛アルミニウム等の金属にポリエチレン、ナイロン、ポリエーテルアミド、ポリイミド、エポキシ樹脂等の絶縁膜を形成してなる第3の基板である。
【0011】
ここで、第5の電極14は、第2のポリマ導電性シート12と第3の基板13との間に位置するものである。また、第1の基板1はその内底部を第1のポリマ導電性シート8の下面側に、第2の基板10は第1のポリマ導電性シート8と第2のポリマ導電性シート12との間に、第3の基板13は第2のポリマ導電性シート12の上面側に位置し、基体を形成する。
【0012】
以上のように構成されたポリマPTCサーミスタについて、以下にその製造方法を図面を参照しながら説明する。
【0013】
図3は本発明の一実施の形態におけるポリマPTCサーミスタの製造方法を示す図である。
【0014】
まず、図3(a)に示すように、高さの相違する第1、第2の脚部21,22(第1の脚部21>第2の脚部22)を有する第1の基板23の内底面である凹部24に貫通孔を設け、この貫通孔に電極ペーストを塗布し貫通孔電極25を形成するとともに、第1の基板23の第1、第2の脚部21,22の内側面を除いて、第1、第2の電極26,27を形成する。
【0015】
次に、図3(b)に示すように、第1の基板23の凹部24内に収納されるとともに下面に貫通孔電極25に導通するように第3の電極28を有する第1のポリマ導電性シート29を形成する。
【0016】
次に、図3(c)に示すように、第1の基板23の第2の脚部22および第1のポリマ導電性シート29の上面に周囲を第4の電極30で覆われてなる第2の基板31を形成する。
【0017】
次に、図3(d)に示すように、第2の基板31の上面に第2のポリマ導電性シート32を形成する。
【0018】
最後に、図3(e)に示すように、第1の基板23の第1の脚部21および第2のポリマ導電性シート32の上面に、第1の電極26および第2のポリマ導電性シート32と導通する第5の電極33を有する第3の基板34を形成して、ポリマPTCサーミスタを製造するものである。
【0019】
なお、本実施の形態では、ポリマ導電性シートを2層の積層の場合について説明したが、絶縁基板を2枚以上使用してさらに多層化しても良い。
【0020】
また、絶縁基板は、絶縁体である必要はなく、例えば、アルミニウム、鉄、金、銀、銅、白金、ニッケル、ステンレス、銅マンガン、銅ニッケル亜鉛アルミニウム等の金属でも良い。
【0021】
【発明の効果】
以上のように本発明は以下の効果を奏するポリマPTCサーミスタを提供できるものである。
【0022】
(1)ポリマ導電性シートからの取り出し電極を、リード端子を介して取り出す構造から、絶縁基板から直接取り出す構造とし、さらに、ポリマ導電性シートを立てた構造から、寝かした構造としたことにより、低背化できる。
【0023】
(2)下地が下面の平坦な絶縁基板であって、少なくとも絶縁基板下面から電極を取り出した構造としたことにより、安定姿勢でプリント基板上に面実装できる。
【0024】
(3)電極を取り出す際に、ポリマ導電性シートの側面に電極を接触させない構造としたことにより、熱膨張収縮による電極へのストレスを低減したので信頼性に優れる。
【図面の簡単な説明】
【図1】本発明の一実施の形態におけるポリマPTCサーミスタの分解斜視図
【図2】同断面図
【図3】同製造方法を示す図
【符号の説明】
1 第1の基板
2 貫通孔
3 凹部
4 第1の脚部
5 第2の脚部
6 第1の電極
7 第2の電極
8 第1のポリマ導電性シート
9 第3の電極
10 第2の基板
11 第4の電極
12 第2のポリマ導電性シート
13 第3の基板
14 第5の電極
21 第1の脚部
22 第2の脚部
23 第1の基板
24 凹部
25 貫通孔電極
26 第1の電極
27 第2の電極
28 第3の電極
29 第1のポリマ導電性シート
30 第4の電極
31 第2の基板
32 第2のポリマ導電性シート
33 第5の電極
34 第3の基板

Claims (1)

  1. 内底面に貫通孔を有するとともに第1、第2の脚部に第1、第2の電極を備えた凹状の第1の基板と、前記第1の基板の凹部内に収納されるように設けられ、かつ下面に前記第1の基板の貫通孔を介して前記第1の電極と電気的に接続される第3の電極を有する第1のポリマ導電性シートと、前記第1の基板の凹部内に収納され、かつ前記第1のポリマ導電性シートの上面に設けられるとともに一方の側面を除いて周囲に前記第2の電極と電気的に接続される第4の電極を有する第2の基板と、前記第2の基板における第4の電極の上面に設けられた第2のポリマ導電性シートと、前記第2のポリマ導電性シートの上面に設けられ、かつ下面に前記第1の基板における第1の電極と電気的に接続される第5の電極を有する第3の基板とからなるポリマPTCサーミスタ。
JP34984599A 1997-01-28 1999-12-09 ポリマptcサーミスタ Expired - Fee Related JP3832165B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34984599A JP3832165B2 (ja) 1997-01-28 1999-12-09 ポリマptcサーミスタ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01362297A JP3826465B2 (ja) 1997-01-28 1997-01-28 ポリマptcサーミスタの製造方法
JP34984599A JP3832165B2 (ja) 1997-01-28 1999-12-09 ポリマptcサーミスタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP01362297A Division JP3826465B2 (ja) 1997-01-28 1997-01-28 ポリマptcサーミスタの製造方法

Publications (2)

Publication Number Publication Date
JP2000188208A JP2000188208A (ja) 2000-07-04
JP3832165B2 true JP3832165B2 (ja) 2006-10-11

Family

ID=18406515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34984599A Expired - Fee Related JP3832165B2 (ja) 1997-01-28 1999-12-09 ポリマptcサーミスタ

Country Status (1)

Country Link
JP (1) JP3832165B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3780414B2 (ja) * 2001-04-19 2006-05-31 株式会社村田製作所 積層型バラントランス
DE102006031344A1 (de) * 2006-07-06 2008-01-10 Epcos Ag Elektrisches Bauelement mit einem Sensorelement, Verfahren zur Verkapselung eines Sensorelements und Verfahren zur Herstellung einer Plattenanordnung
KR101650963B1 (ko) * 2008-06-06 2016-08-24 타이코 일렉트로닉스 저팬 지.케이. Ptc 디바이스 및 전기 장치

Also Published As

Publication number Publication date
JP2000188208A (ja) 2000-07-04

Similar Documents

Publication Publication Date Title
JPH07282714A (ja) 回路保護装置
US6856234B2 (en) Chip resistor
US5304977A (en) Film-type power resistor combination with anchored exposed substrate/heatsink
WO1999040590A1 (en) Low-resistance, high-power resistor having a tight resistance tolerance despite variations in the circuit connections to the contacts
JP3832165B2 (ja) ポリマptcサーミスタ
KR100616743B1 (ko) 온도 검출 소자 및 이것을 구비하는 회로 기판
US5739743A (en) Asymmetric resistor terminal
JP3826465B2 (ja) ポリマptcサーミスタの製造方法
JP3629811B2 (ja) 接続端子付配線基板
JPH11288803A (ja) 表面実装サーミスタ部品
EP0942635B1 (en) A power semiconductor device for "flip-chip" connections
JP2870021B2 (ja) 部品搭載用回路基板
JP3826468B2 (ja) ポリマptcサーミスタおよびその製造方法
JP3836367B2 (ja) 高周波モジュール
JP2000068102A (ja) 抵抗器
JPH0312446B2 (ja)
JPS5843762Y2 (ja) チップ形正特性サ−ミスタ
JPH11345734A (ja) 積層セラミックコンデンサ
JP3164751B2 (ja) 多層薄膜配線基板
JP2006278793A (ja) 温度検出素子
JP2670505B2 (ja) 電子部品搭載用基板
JPH0331043Y2 (ja)
JPH0236266Y2 (ja)
JP3022853B2 (ja) 回路基板
JPH0436026Y2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060710

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees