JPH0831604A - 表面実装型サーミスタ - Google Patents
表面実装型サーミスタInfo
- Publication number
- JPH0831604A JPH0831604A JP6165521A JP16552194A JPH0831604A JP H0831604 A JPH0831604 A JP H0831604A JP 6165521 A JP6165521 A JP 6165521A JP 16552194 A JP16552194 A JP 16552194A JP H0831604 A JPH0831604 A JP H0831604A
- Authority
- JP
- Japan
- Prior art keywords
- case
- thermistor
- thermistor element
- mount type
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】発熱を伴うサーミスタ素子を容易に組み立てる
ことができる表面実装型サーミスタを提供することにあ
る。 【構成】少なくとも一側面が開口しているケース１２
と、このケース１２の対向する対向面の内側面に沿って
外部に導出されてケース１２の接地底面に設けられた一
対の端子１１と、対向する両主面に電極が形成された平
板状のサーミスタ素子１とを備え、サーミスタ素子１が
ケース内側の一対の端子間に挿入されている。
ことができる表面実装型サーミスタを提供することにあ
る。 【構成】少なくとも一側面が開口しているケース１２
と、このケース１２の対向する対向面の内側面に沿って
外部に導出されてケース１２の接地底面に設けられた一
対の端子１１と、対向する両主面に電極が形成された平
板状のサーミスタ素子１とを備え、サーミスタ素子１が
ケース内側の一対の端子間に挿入されている。
Description
【０００１】
【産業上の利用分野】本発明は、サーミスタ素子に関
し、特に発熱を伴う電流制御用サーミスタ素子を表面実
装用に適する構成にした表面実装型サーミスタに関する
ものである。
し、特に発熱を伴う電流制御用サーミスタ素子を表面実
装用に適する構成にした表面実装型サーミスタに関する
ものである。
【０００２】
【従来の技術】従来の表面実装型サーミスタについて図
６に基づいて説明する。サーミスタ素子１は円板状でそ
の両主面に電極１ａ，１ｂが形成されている。このサー
ミスタ素子１を、クリーム半田３が印刷された回路基板
４の所定の位置に載置してリフロー半田付することによ
って、電極１ａを回路基板４の一方の電極４ａとを導通
させる。次に、導電体からなるリード端子５の一端を電
極１ｂと半田付けし、リード端子５の他端を回路基板４
の他方の電極４ｂと半田付けする。
６に基づいて説明する。サーミスタ素子１は円板状でそ
の両主面に電極１ａ，１ｂが形成されている。このサー
ミスタ素子１を、クリーム半田３が印刷された回路基板
４の所定の位置に載置してリフロー半田付することによ
って、電極１ａを回路基板４の一方の電極４ａとを導通
させる。次に、導電体からなるリード端子５の一端を電
極１ｂと半田付けし、リード端子５の他端を回路基板４
の他方の電極４ｂと半田付けする。
【０００３】このようにして、従来の表面実装型のサー
ミスタは、サーミスタ素子１を回路基板４上に半田Ｈを
介して直接接続するものであった。
ミスタは、サーミスタ素子１を回路基板４上に半田Ｈを
介して直接接続するものであった。
【０００４】
【発明が解決しようとする課題】しかしながら、かかる
構成の表面実装型サーミスタにおいて、次のような問題
点を有していた。
構成の表面実装型サーミスタにおいて、次のような問題
点を有していた。
【０００５】１．サーミスタ素子１を回路基板４に実装
するためには、回路基板４にサーミスタ素子１をリフロ
ー半田付けする工程、及び、リード端子５を回路基板４
とサーミスタ素子１に半田付けする工程が必要である。
するためには、回路基板４にサーミスタ素子１をリフロ
ー半田付けする工程、及び、リード端子５を回路基板４
とサーミスタ素子１に半田付けする工程が必要である。
【０００６】２．サーミスタ素子１の両主面の電極１
ａ，１ｂを同時に半田付けできないために、最初に電極
１ａをリフロー半田付するときの熱によって、電極１ｂ
の半田付性が劣化する。半田付けする順序を逆にしても
同様に、後で半田付けする電極１ａの半田付性が劣化す
る。
ａ，１ｂを同時に半田付けできないために、最初に電極
１ａをリフロー半田付するときの熱によって、電極１ｂ
の半田付性が劣化する。半田付けする順序を逆にしても
同様に、後で半田付けする電極１ａの半田付性が劣化す
る。
【０００７】３．熱ストレスに弱いサーミスタ素子１に
半田付により２回の熱ストレスを加えることになり、サ
ーミスタ素子１にクラックが発生しやすくなる。
半田付により２回の熱ストレスを加えることになり、サ
ーミスタ素子１にクラックが発生しやすくなる。
【０００８】４．サーミスタ素子１が発熱した熱が回路
基板４に直接伝わるために、回路基板４及び回路基板４
上の電子部品に悪影響を及ぼすことがある。
基板４に直接伝わるために、回路基板４及び回路基板４
上の電子部品に悪影響を及ぼすことがある。
【０００９】本発明の目的は、上述の問題点を解消すべ
くなされたもので、発熱を伴うサーミスタ素子をケース
内に収納して表面実装用に適した表面実装型サーミスタ
を提供することにある。
くなされたもので、発熱を伴うサーミスタ素子をケース
内に収納して表面実装用に適した表面実装型サーミスタ
を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の表面実装型サーミスタにおいては、少なく
とも一側面が開口しているケースと、該ケースの対向す
る対向面の内側面に沿って外部に導出されて前記ケース
の接地底面に設けられた一対の端子と、対向する両主面
に電極が形成された平板状のサーミスタ素子とを備え、
該サーミスタ素子が前記ケース内側の前記一対の端子間
に挿入されていることを特徴とする。
に、本発明の表面実装型サーミスタにおいては、少なく
とも一側面が開口しているケースと、該ケースの対向す
る対向面の内側面に沿って外部に導出されて前記ケース
の接地底面に設けられた一対の端子と、対向する両主面
に電極が形成された平板状のサーミスタ素子とを備え、
該サーミスタ素子が前記ケース内側の前記一対の端子間
に挿入されていることを特徴とする。
【００１１】そして、前記ケースは略六面体からなり、
その六面のうち少なくとも一側面が開口していることを
特徴とする。
その六面のうち少なくとも一側面が開口していることを
特徴とする。
【００１２】そして、前記ケースが樹脂からなり、前記
一対の端子の少なくともいずれか一方は前記ケースに一
体に成型されていることを特徴とする。
一対の端子の少なくともいずれか一方は前記ケースに一
体に成型されていることを特徴とする。
【００１３】そして、前記一対の端子の少なくとも一方
の端子は前記ケースの内側に弾接部を有し、該弾接部と
前記サーミスタ素子の一方の電極と弾接していることを
特徴とする。
の端子は前記ケースの内側に弾接部を有し、該弾接部と
前記サーミスタ素子の一方の電極と弾接していることを
特徴とする。
【００１４】そして、弾接部を有する前記一方の端子
は、前記ケースの外部に導出された一対の端子が折り曲
げられた前記ケースの接地底面側に、設けられているこ
とを特徴とする。
は、前記ケースの外部に導出された一対の端子が折り曲
げられた前記ケースの接地底面側に、設けられているこ
とを特徴とする。
【００１５】そして、前記サーミスタ素子は正特性サー
ミスタ素子，負特性サーミスタ素子，抵抗急変サーミス
タ素子のいずれかの電流制御用半導体素子であることを
特徴とする。
ミスタ素子，負特性サーミスタ素子，抵抗急変サーミス
タ素子のいずれかの電流制御用半導体素子であることを
特徴とする。
【００１６】
【作用】本発明では、上述のようにケース内にサーミス
タ素子を端子で狭持する構成にしたことにより、サーミ
スタ素子の電極に直接半田付けすることがない。また、
表面実装型サーミスタを回路基板に半田付けするために
は、一度のリフロー半田で済む。さらに、サーミスタ素
子は回路基板との間に空間を備えているため、サーミス
タ素子が発熱した熱が直接回路基板に伝わらなくするこ
とができるものである。
タ素子を端子で狭持する構成にしたことにより、サーミ
スタ素子の電極に直接半田付けすることがない。また、
表面実装型サーミスタを回路基板に半田付けするために
は、一度のリフロー半田で済む。さらに、サーミスタ素
子は回路基板との間に空間を備えているため、サーミス
タ素子が発熱した熱が直接回路基板に伝わらなくするこ
とができるものである。
【００１７】
【実施例】以下に、本発明の一実施例を図１及び図２に
示し、その図にもとづいて説明する。図１において、表
面実装型サーミスタ１０は一方の端子１１，ケース１
２，サーミスタ素子１，他方の端子１４から構成されて
いる。
示し、その図にもとづいて説明する。図１において、表
面実装型サーミスタ１０は一方の端子１１，ケース１
２，サーミスタ素子１，他方の端子１４から構成されて
いる。
【００１８】図２において、一方の端子１１は、断面略
Ｊ字状の金属からなるものであり、長辺１１ａがケース
１２の内部空間の上面に配置され、この上面に対向する
接地底面の外側に短辺である外部接続用の端子部１１ｂ
が配置される。
Ｊ字状の金属からなるものであり、長辺１１ａがケース
１２の内部空間の上面に配置され、この上面に対向する
接地底面の外側に短辺である外部接続用の端子部１１ｂ
が配置される。
【００１９】ケース１２は、絶縁体からなる六面体であ
り、少なくとも一方（図では三方）に開口１２ａを有
し、開口１２ａに対向する面に一方の端子１１が挿通で
きるスリット１３が設けられている。
り、少なくとも一方（図では三方）に開口１２ａを有
し、開口１２ａに対向する面に一方の端子１１が挿通で
きるスリット１３が設けられている。
【００２０】他方の端子１４は、バネ性を有する金属材
料からなり、接点を備える弾接部１４ａと断面が略コ字
状の外部接続用の端子部１４ｂからなる。この略コ字状
の端子部はケース１２の接地底面の厚みＴより大きく接
地底面に挿通が可能である。
料からなり、接点を備える弾接部１４ａと断面が略コ字
状の外部接続用の端子部１４ｂからなる。この略コ字状
の端子部はケース１２の接地底面の厚みＴより大きく接
地底面に挿通が可能である。
【００２１】表面実装型サーミスタ１０は、ケース１２
の内部の上面側に一方の端子１１の長辺１１ａが挿通さ
れ、ケース１２の内部の接地底面側に他方の端子１４の
弾接部１４ａが挿通され、一対の端子１１，１４の間に
サーミスタ素子１が挿入されて一対の端子１１，１４と
サーミスタ素子１の電極１ａ，１ｂとが導通されている
ものである。
の内部の上面側に一方の端子１１の長辺１１ａが挿通さ
れ、ケース１２の内部の接地底面側に他方の端子１４の
弾接部１４ａが挿通され、一対の端子１１，１４の間に
サーミスタ素子１が挿入されて一対の端子１１，１４と
サーミスタ素子１の電極１ａ，１ｂとが導通されている
ものである。
【００２２】かかる構成の表面実装型サーミスタ１０
は、ケース１２の内部にサーミスタ素子１を収容し、こ
のサーミスタ素子１の電極１ａ，１ｂにそれぞれ導通し
た一対の端子１１，１４の外部接続用端子部１１ｂ，１
４ｂを対向してケース１２の接地底面に設けられる。こ
のため、例えば、クリーム半田を塗布した回路基板（図
示せず）に表面実装型サーミスタ１０を載置して、リフ
ロー半田付けすることによって、ケース１２の接地底面
に配置された外部接続用端子部１１ｂ，１４ｂを一度の
加熱で半田付けすることができる。また、表面実装型サ
ーミスタ１０は、サーミスタ素子１が他方の端子１４の
弾接部１４ａによって弾接され、サーミスタ素子１の接
地底面側とケース１２との間に空間Ｓが存在する。
は、ケース１２の内部にサーミスタ素子１を収容し、こ
のサーミスタ素子１の電極１ａ，１ｂにそれぞれ導通し
た一対の端子１１，１４の外部接続用端子部１１ｂ，１
４ｂを対向してケース１２の接地底面に設けられる。こ
のため、例えば、クリーム半田を塗布した回路基板（図
示せず）に表面実装型サーミスタ１０を載置して、リフ
ロー半田付けすることによって、ケース１２の接地底面
に配置された外部接続用端子部１１ｂ，１４ｂを一度の
加熱で半田付けすることができる。また、表面実装型サ
ーミスタ１０は、サーミスタ素子１が他方の端子１４の
弾接部１４ａによって弾接され、サーミスタ素子１の接
地底面側とケース１２との間に空間Ｓが存在する。
【００２３】次に、本発明の他の実施例を図３及び図４
に示し、その図にもとづいて説明する。図３において、
表面実装型サーミスタ２０は一方の端子２１，ケース２
２，サーミスタ素子１，他方の端子２４から構成されて
いる。
に示し、その図にもとづいて説明する。図３において、
表面実装型サーミスタ２０は一方の端子２１，ケース２
２，サーミスタ素子１，他方の端子２４から構成されて
いる。
【００２４】図４において、一方の端子２１は、断面略
Ｊ字状の金属からなるものであり、長辺２１ａがケース
２２の内部空間の上面側に配置され、この上面に対向す
る接地底面の外側に短辺である外部接続用の端子部２１
ｂが配置される。
Ｊ字状の金属からなるものであり、長辺２１ａがケース
２２の内部空間の上面側に配置され、この上面に対向す
る接地底面の外側に短辺である外部接続用の端子部２１
ｂが配置される。
【００２５】ケース２２は、絶縁体からなる六面体であ
り、少なくとも一方（図では三方）に開口２２ａを有
し、一方の端子２１を一体に成形される（図では分解し
た状態を示す）。
り、少なくとも一方（図では三方）に開口２２ａを有
し、一方の端子２１を一体に成形される（図では分解し
た状態を示す）。
【００２６】他方の端子２４は、バネ性を有する金属材
料からなり、接点を備える弾接部２４ａと断面が略コ字
状の外部接続用の端子部２４ｂからなる。この略コ字状
の端子部２４ｂはケース２２の接地底面の厚みＴより大
きく挿通が可能である。
料からなり、接点を備える弾接部２４ａと断面が略コ字
状の外部接続用の端子部２４ｂからなる。この略コ字状
の端子部２４ｂはケース２２の接地底面の厚みＴより大
きく挿通が可能である。
【００２７】表面実装型サーミスタ２０は、ケース２２
の内部の上面側に一方の端子２１の長辺２１ａが配置さ
れ、ケース２２の内部の接地底面側に他方の端子２４の
弾接部２４ａが挿通され、一対の端子２１，２４の間に
サーミスタ素子１が挿入されて一対の端子２１，２４と
サーミスタ素子１の電極１ａ，１ｂとが導通されている
ものである。
の内部の上面側に一方の端子２１の長辺２１ａが配置さ
れ、ケース２２の内部の接地底面側に他方の端子２４の
弾接部２４ａが挿通され、一対の端子２１，２４の間に
サーミスタ素子１が挿入されて一対の端子２１，２４と
サーミスタ素子１の電極１ａ，１ｂとが導通されている
ものである。
【００２８】かかる構成の表面実装型サーミスタ２０
は、ケース２２の内部にサーミスタ素子１を収容し、こ
のサーミスタ素子１の電極１ａ，１ｂにそれぞれ導通し
た一対の端子２１，２４の外部接続用端子部２１ｂ，２
４ｂを対向してケース２２の接地底面に設けられる。こ
のため、例えば、クリーム半田を塗布した回路基板（図
示せず）に表面実装型サーミスタ２０を載置して、リフ
ロー半田付けすることによって、ケース２２の接地底面
に配置された外部接続用端子部２１ｂ，２４ｂを一度の
加熱で半田付けすることができる。また、表面実装型サ
ーミスタ２０は、サーミスタ素子１が他方の端子２４の
弾接部２４ａによって弾接され、サーミスタ素子１の接
地底面側とケース２２との間に空間Ｓが存在する。
は、ケース２２の内部にサーミスタ素子１を収容し、こ
のサーミスタ素子１の電極１ａ，１ｂにそれぞれ導通し
た一対の端子２１，２４の外部接続用端子部２１ｂ，２
４ｂを対向してケース２２の接地底面に設けられる。こ
のため、例えば、クリーム半田を塗布した回路基板（図
示せず）に表面実装型サーミスタ２０を載置して、リフ
ロー半田付けすることによって、ケース２２の接地底面
に配置された外部接続用端子部２１ｂ，２４ｂを一度の
加熱で半田付けすることができる。また、表面実装型サ
ーミスタ２０は、サーミスタ素子１が他方の端子２４の
弾接部２４ａによって弾接され、サーミスタ素子１の接
地底面側とケース２２との間に空間Ｓが存在する。
【００２９】次に、本発明の他の実施例を図５に示し、
その図にもとづいて概略の説明する。
その図にもとづいて概略の説明する。
【００３０】図５のように、表面実装型サーミスタ３０
は一方の端子３１，ケース３２，サーミスタ素子１，他
方の端子３４から構成されている。
は一方の端子３１，ケース３２，サーミスタ素子１，他
方の端子３４から構成されている。
【００３１】一方の端子３１は、断面略Ｊ字状のバネ性
を有する金属からなるものであり、長辺に接点を備える
弾接部３１ａがケース３２の内部空間の上面側に配置さ
れ、この上面に対向する接地底面の外側に短辺である外
部接続用の端子部３１ｂが配置される。
を有する金属からなるものであり、長辺に接点を備える
弾接部３１ａがケース３２の内部空間の上面側に配置さ
れ、この上面に対向する接地底面の外側に短辺である外
部接続用の端子部３１ｂが配置される。
【００３２】ケース３２は、絶縁体からなる六面体であ
り、少なくとも一方（図では三方）に開口３２ａを有
し、他方の端子３４を一体に成形される。
り、少なくとも一方（図では三方）に開口３２ａを有
し、他方の端子３４を一体に成形される。
【００３３】他方の端子３４は、断面が略コ字状の金属
材料からなり、一端３４ａがケース３２の上面内側に配
置され、他端が外部接続用の端子部３４ｂからなる。
材料からなり、一端３４ａがケース３２の上面内側に配
置され、他端が外部接続用の端子部３４ｂからなる。
【００３４】かかる構成の表面実装型サーミスタ３０
は、ケース３２の内部にサーミスタ素子１を収容し、こ
のサーミスタ素子１の電極１ａ，１ｂにそれぞれ導通し
た一対の端子３１，３４の外部接続用端子部３１ｂ，３
４ｂをケース３２の接地底面の片側に設けられる。この
ため、例えば、クリーム半田を塗布した回路基板（図示
せず）に表面実装型サーミスタ３０を載置して、リフロ
ー半田付けすることによって、ケース３２の接地底面に
配置された外部接続用端子部３１ｂ，３４ｂを一度の加
熱で半田付けすることができる。
は、ケース３２の内部にサーミスタ素子１を収容し、こ
のサーミスタ素子１の電極１ａ，１ｂにそれぞれ導通し
た一対の端子３１，３４の外部接続用端子部３１ｂ，３
４ｂをケース３２の接地底面の片側に設けられる。この
ため、例えば、クリーム半田を塗布した回路基板（図示
せず）に表面実装型サーミスタ３０を載置して、リフロ
ー半田付けすることによって、ケース３２の接地底面に
配置された外部接続用端子部３１ｂ，３４ｂを一度の加
熱で半田付けすることができる。
【００３５】尚、ケース１２，２２，３２は六面体に限
るものでなく、接地底面があれば円柱，多面体などであ
ってもよい。
るものでなく、接地底面があれば円柱，多面体などであ
ってもよい。
【００３６】
【発明の効果】以上述べたように、本発明による表面実
装型サーミスタでは、外部接続用端子部がケースの接地
底面に配置されているため、一度のリフロー半田付けに
よって回路基板に半田付けすることができる。また、サ
ーミスタ素子に直接半田付けすることがないため、サー
ミスタ素子の電極に熱が加わらずに半田付け性の劣化が
問題になることがない。そして、回路基板に半田付けす
る際に、サーミスタ素子には一度だけ熱ストレスがかか
るだけであり、また、半田付けの熱がケース及び空間を
介してサーミスタ素子に伝わるために直接半田付けする
より温度が低く、サーミスタ素子にクラックが発生しな
い。さらに、サーミスタ素子が使用中に発熱する熱は、
ケース接地底面内側のケース及び空間を介して回路基板
に伝わるため、低温になり、回路基板及び、表面実装型
サーミスタ近傍の他の電子部品に及ぼす影響を減少でき
る。
装型サーミスタでは、外部接続用端子部がケースの接地
底面に配置されているため、一度のリフロー半田付けに
よって回路基板に半田付けすることができる。また、サ
ーミスタ素子に直接半田付けすることがないため、サー
ミスタ素子の電極に熱が加わらずに半田付け性の劣化が
問題になることがない。そして、回路基板に半田付けす
る際に、サーミスタ素子には一度だけ熱ストレスがかか
るだけであり、また、半田付けの熱がケース及び空間を
介してサーミスタ素子に伝わるために直接半田付けする
より温度が低く、サーミスタ素子にクラックが発生しな
い。さらに、サーミスタ素子が使用中に発熱する熱は、
ケース接地底面内側のケース及び空間を介して回路基板
に伝わるため、低温になり、回路基板及び、表面実装型
サーミスタ近傍の他の電子部品に及ぼす影響を減少でき
る。
【図１】本発明に係る表面実装型サーミスタの一実施例
の側面図である。
の側面図である。
【図２】図１における分解斜視図である。
【図３】本発明に係る表面実装型サーミスタの他の実施
例の側面図である。
例の側面図である。
【図４】図３における分解斜視図である。
【図５】本発明に係る表面実装型サーミスタの別の実施
例の（ａ）側面図、及び（ｂ）底面図である。
例の（ａ）側面図、及び（ｂ）底面図である。
【図６】従来の表面実装されたサーミスタの側面部分断
面図である。
面図である。
１ サーミスタ素子 １ａ，１ｂ 電極 １０ 表面実装型サーミスタ １１ 一方の端子 １２ ケース １２ａ 開口 １４ 他方の端子 １４ａ 弾接部
Claims (6)
- 【請求項１】 少なくとも一側面が開口しているケース
と、該ケースの対向する対向面の内側面に沿って外部に
導出されて前記ケースの接地底面に設けられた一対の端
子と、対向する両主面に電極が形成された平板状のサー
ミスタ素子とを備え、該サーミスタ素子が前記ケース内
側の前記一対の端子間に挿入されていることを特徴とす
る表面実装型サーミスタ。 - 【請求項２】 前記ケースは略六面体からなり、その六
面のうち少なくとも一側面が開口していることを特徴と
する請求項１に記載の表面実装型サーミスタ。 - 【請求項３】 前記ケースが樹脂からなり、前記一対の
端子の少なくともいずれか一方は前記ケースに一体に成
型されていることを特徴とする請求項１又は２に記載の
表面実装型サーミスタ。 - 【請求項４】 前記一対の端子の少なくとも一方の端子
は前記ケースの内側に弾接部を有し、該弾接部と前記サ
ーミスタ素子の一方の電極と弾接していることを特徴と
する請求項１乃至３のいずれかに記載の表面実装型サー
ミスタ。 - 【請求項５】 弾接部を有する前記一方の端子は、前記
ケースの外部に導出された一対の端子が折り曲げられた
前記ケースの接地底面側に、設けられていることを特徴
とする請求項４に記載の表面実装型サーミスタ。 - 【請求項６】 前記サーミスタ素子は正特性サーミスタ
素子，負特性サーミスタ素子，抵抗急変サーミスタ素子
のいずれかの電流制御用半導体素子であることを特徴と
する請求項１乃至５のいずれかに記載の表面実装型サー
ミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6165521A JPH0831604A (ja) | 1994-07-18 | 1994-07-18 | 表面実装型サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6165521A JPH0831604A (ja) | 1994-07-18 | 1994-07-18 | 表面実装型サーミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831604A true JPH0831604A (ja) | 1996-02-02 |
Family
ID=15813976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6165521A Pending JPH0831604A (ja) | 1994-07-18 | 1994-07-18 | 表面実装型サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831604A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7109841B2 (en) | 2002-03-26 | 2006-09-19 | Murata Manufacturing Co., Ltd. | Surface-mount positive temperature coefficient thermistor and manufacturing method therefor |
-
1994
- 1994-07-18 JP JP6165521A patent/JPH0831604A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7109841B2 (en) | 2002-03-26 | 2006-09-19 | Murata Manufacturing Co., Ltd. | Surface-mount positive temperature coefficient thermistor and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5990779A (en) | Electronic apparatus and surface mounting devices therefor | |
| US4939498A (en) | PTC thermistor device with PTC thermistor unit housed in case | |
| JP2717076B2 (ja) | 表面実装超小型電流ヒューズ | |
| KR100287819B1 (ko) | 표면실장형전자부품 | |
| US4559514A (en) | Chip type fuse having connecting legs | |
| US6239977B1 (en) | Technique for mounting electronic components on printed circuit boards | |
| KR100318397B1 (ko) | Ntc서미스터 | |
| JP2891179B2 (ja) | 電子部品 | |
| JPH0831604A (ja) | 表面実装型サーミスタ | |
| JP3265837B2 (ja) | 表面実装型サーミスタ | |
| JPH0855703A (ja) | 表面実装型サーミスタ | |
| JPH07326907A (ja) | 非可逆回路素子 | |
| JPH07263917A (ja) | 非可逆回路素子 | |
| JP3606672B2 (ja) | チップ型過電流保護素子 | |
| US6677849B1 (en) | High-voltage variable resistor | |
| US20240304364A1 (en) | Varistor module and method of manufacturing a varistor module | |
| JPH083044Y2 (ja) | 基板実装型誘電体フィルタ | |
| KR200185368Y1 (ko) | 정특성 써미스터용 케이스의 내부 개선구조 | |
| JPH0438464Y2 (ja) | ||
| JPH0851003A (ja) | 表面実装型サーミスタ | |
| JP4039283B2 (ja) | 可変抵抗器 | |
| JPH10229001A (ja) | 表面実装型固定抵抗器 | |
| JPH08107002A (ja) | セラミック電子部品の表面実装構造 | |
| JPH0338015A (ja) | 電子部品 | |
| JP2629589B2 (ja) | 表面実装方法 |