JPS63281402A - サ−ミスタ - Google Patents
サ−ミスタInfo
- Publication number
- JPS63281402A JPS63281402A JP11659487A JP11659487A JPS63281402A JP S63281402 A JPS63281402 A JP S63281402A JP 11659487 A JP11659487 A JP 11659487A JP 11659487 A JP11659487 A JP 11659487A JP S63281402 A JPS63281402 A JP S63281402A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- insulating ceramic
- layer
- ceramic layers
- led out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 22
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052697 platinum Inorganic materials 0.000 abstract description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 2
- 238000002844 melting Methods 0.000 abstract description 2
- 230000008018 melting Effects 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 239000002003 electrode paste Substances 0.000 description 6
- 238000000605 extraction Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は負特性サーミスタに関する。
従来■狡街
負特性サーミスタは、主にＭｎ−Ｎｉ−Ｃｏ系酸化物焼
結体が用いられている。従来は樹脂モールド型が多く使
用されていたが耐湿性が悪く信頼性の面からガラス封入
タイプ（特公昭５２−７５３５公報）が増大してきてい
る。このガラス封入タイプのサーミスタは原料粉末を板
状に焼結させた本体の両面に電極を設け、この電極にリ
ード線の一端を接続すると共に前記本体をガラスに埋設
した構造である。
結体が用いられている。従来は樹脂モールド型が多く使
用されていたが耐湿性が悪く信頼性の面からガラス封入
タイプ（特公昭５２−７５３５公報）が増大してきてい
る。このガラス封入タイプのサーミスタは原料粉末を板
状に焼結させた本体の両面に電極を設け、この電極にリ
ード線の一端を接続すると共に前記本体をガラスに埋設
した構造である。
しかし、このガラス封入タイプでは使用湿度が限定され
ガラスの転移点以上での使用はむずかしい。そこでこの
ような観点から第３図に示すように絶縁性セラミックス
３３ａ、３３ｂ内にサーミスタ３１を内蔵し、内部電極
３２ａ、３２ｂと外部電極３４ａ、３４ｂとの接合をス
ルーホール３５ａ、３５ｂを用いて接続しサーミスタ素
子とすることが考案されている（特願昭６．１７２２２
９５８参照）。
ガラスの転移点以上での使用はむずかしい。そこでこの
ような観点から第３図に示すように絶縁性セラミックス
３３ａ、３３ｂ内にサーミスタ３１を内蔵し、内部電極
３２ａ、３２ｂと外部電極３４ａ、３４ｂとの接合をス
ルーホール３５ａ、３５ｂを用いて接続しサーミスタ素
子とすることが考案されている（特願昭６．１７２２２
９５８参照）。
発明が解決しようとする問題点
ところで、第３図に示す従来のサーミスタ素子によれば
、内部電極３２ａ、３２ｂと外部電極３４ａ＋ ３４
ｂとの接続をスルーホール３５ａ、３５ｂによって行な
っているため、電気的接続が難しく、抵抗値にバラツキ
を生じ、歩留りが低いという問題がある。即ち、スルー
ホールの形成に際しては、常に貫通孔内に導電ペースト
を所定量充填することが難しく、そのためスルーホール
自体が電気的接続不良を生じたり、必要以上の抵抗値を
もったりし、上記した問題を生じるのである。
、内部電極３２ａ、３２ｂと外部電極３４ａ＋ ３４
ｂとの接続をスルーホール３５ａ、３５ｂによって行な
っているため、電気的接続が難しく、抵抗値にバラツキ
を生じ、歩留りが低いという問題がある。即ち、スルー
ホールの形成に際しては、常に貫通孔内に導電ペースト
を所定量充填することが難しく、そのためスルーホール
自体が電気的接続不良を生じたり、必要以上の抵抗値を
もったりし、上記した問題を生じるのである。
本発明はこのような問題点に鑑みてなされたもので、内
部電極と外部電極との電気的接合が完全であり、しかも
抵抗値のバラツキが少なく、歩留りの良いサーミスタ素
子を提供することを目的としている。
部電極と外部電極との電気的接合が完全であり、しかも
抵抗値のバラツキが少なく、歩留りの良いサーミスタ素
子を提供することを目的としている。
刑ｌ目ｌＩ釉夾ｙ擾Ｊ３υ礪り段
上記目的を達成するため、本発明は、サーミスタ層が絶
縁性セラミック層の間に挟まれた状態で積層形成される
と共に、前記サーミスタ層の上下両表面に接触する２つ
の内部電極が絶縁性セラミック層に沿って互いに異なる
端面まで引出され、各端面に形成された外部電極と接続
されていることを特徴としている。
縁性セラミック層の間に挟まれた状態で積層形成される
と共に、前記サーミスタ層の上下両表面に接触する２つ
の内部電極が絶縁性セラミック層に沿って互いに異なる
端面まで引出され、各端面に形成された外部電極と接続
されていることを特徴としている。
作 用
上記構成によれば、サーミスタ層表面に接触する内部電
極が絶縁性セラミック層に沿って引き出され、外部電極
と接続されている。ところで前記引出電極部分は絶縁性
セラミック層の表面に沿って形成されているので、その
製造に際して、スルーホールのような困難性がなく、確
実に内部電極と外部電極の接続を行なうことができる。
極が絶縁性セラミック層に沿って引き出され、外部電極
と接続されている。ところで前記引出電極部分は絶縁性
セラミック層の表面に沿って形成されているので、その
製造に際して、スルーホールのような困難性がなく、確
実に内部電極と外部電極の接続を行なうことができる。
実施例
第１図は本発明の一実施例であるサーミスタ素子の、断
面図を示している。図において、サーミスタ素子は、サ
ーミスタ層１を絶縁性セラミック層３ａ、３ｂの間に挟
んだ積層構造をしている。
面図を示している。図において、サーミスタ素子は、サ
ーミスタ層１を絶縁性セラミック層３ａ、３ｂの間に挟
んだ積層構造をしている。
サーミスタ層１は例えばＳｔＣからなる層である。この
サーミスタ層１の上下両面には、高融点金属として白金
（Ｐｔ）からなる内部電極２ａ。
サーミスタ層１の上下両面には、高融点金属として白金
（Ｐｔ）からなる内部電極２ａ。
２ｂが焼付形成されている。そして、両内部電極２ａ、
２ｂは絶縁性セラミック層３ａ、３ｂの内表面に沿って
その端部まで互いに逆方向に引出されている。この引出
電極部分を図中１０ａ、１０ｂで示す。
２ｂは絶縁性セラミック層３ａ、３ｂの内表面に沿って
その端部まで互いに逆方向に引出されている。この引出
電極部分を図中１０ａ、１０ｂで示す。
絶縁性セラミック層３ａ、３ｂは例えばアルミナ（Ａｊ
！２０３）からなる厚み約２００μｍの層である。この
絶縁性セラミック層３ａ、３ｂの左右両端には例えば白
金（Ｐｔ）からなる外部電極４ａ、４ｂが被着形成され
、前記引出電極部分１０ａ、１０ｂの引出先端と電気的
に接続されている。
！２０３）からなる厚み約２００μｍの層である。この
絶縁性セラミック層３ａ、３ｂの左右両端には例えば白
金（Ｐｔ）からなる外部電極４ａ、４ｂが被着形成され
、前記引出電極部分１０ａ、１０ｂの引出先端と電気的
に接続されている。
次に上記サーミスタの製造方法の一例について説明する
。第２図（イ）はｐｔ電極ベース１−５ａを示し、（ロ
）はサーミスタペースト６を示し、（ハ）はカットパタ
ーンを印刷した絶縁性セラミックのシート７を示す。第
２図（イ）、（ロ）。
。第２図（イ）はｐｔ電極ベース１−５ａを示し、（ロ
）はサーミスタペースト６を示し、（ハ）はカットパタ
ーンを印刷した絶縁性セラミックのシート７を示す。第
２図（イ）、（ロ）。
（ハ）の一点鎖線は、切断線を示す。
絶縁性セラミックはＡＮｚＯ＋系原料に有機バインダー
、溶剤を加えスラリーを作製した後、ドクターブレード
法によりシート成形を行ないカットする。このシートに
第２図（イ）に示すようにｐｔ電極ペース）５ａを塗布
乾燥し、更にその上に第２図（ロ）に示すようにサーミ
スタペースト６を塗布し乾燥する。このシートに、図面
上その裏面にｐｔ電極ペースト５ｂのみを印刷したシー
トを重ね合せ圧着する。次に第２図（ハ）に一点鎖線で
示すカットパターンを印刷し、このカントパターンによ
り切断ｒる。このカットしたチップは、第１図における
外部電極をはずした状態であるので、このチップに外部
電極となるｐｔ電極ペーストを塗布、乾燥し、第１図に
示す断面図の形状となす。続いて、このチップを１５０
０〜１６５０℃で２時間焼成し、積層構造のチップサー
ミスタを得る。
、溶剤を加えスラリーを作製した後、ドクターブレード
法によりシート成形を行ないカットする。このシートに
第２図（イ）に示すようにｐｔ電極ペース）５ａを塗布
乾燥し、更にその上に第２図（ロ）に示すようにサーミ
スタペースト６を塗布し乾燥する。このシートに、図面
上その裏面にｐｔ電極ペースト５ｂのみを印刷したシー
トを重ね合せ圧着する。次に第２図（ハ）に一点鎖線で
示すカットパターンを印刷し、このカントパターンによ
り切断ｒる。このカットしたチップは、第１図における
外部電極をはずした状態であるので、このチップに外部
電極となるｐｔ電極ペーストを塗布、乾燥し、第１図に
示す断面図の形状となす。続いて、このチップを１５０
０〜１６５０℃で２時間焼成し、積層構造のチップサー
ミスタを得る。
表１に本発明の実施例と従来のスルーホール型との抵抗
値のバラツキ、歩留りを比較した結果を示す。
値のバラツキ、歩留りを比較した結果を示す。
表 １
この表１は、資料５０個により調査した結果であるが、
本発明の実施例の方が従来例と比べて、良好な数値を示
している。又、９００℃の１０００Ｈｒのライフテスト
では、従来のスルーホール型より本発明の実施例の方が
抵抗の安定性が良い。
本発明の実施例の方が従来例と比べて、良好な数値を示
している。又、９００℃の１０００Ｈｒのライフテスト
では、従来のスルーホール型より本発明の実施例の方が
抵抗の安定性が良い。
このことは、スルーポールを利用した従来例のサーミス
タ部が完全な気密構造となっていないのに対し、実施例
のものはより高い密閉性が得られるためであると推定さ
れる。
タ部が完全な気密構造となっていないのに対し、実施例
のものはより高い密閉性が得られるためであると推定さ
れる。
発明の詳細
な説明したように本発明のサーミスタによれば、サーミ
スタ層上下表面に接触する内部電極が絶縁性セラミック
層に沿って引き出され、外部電極と接続されているので
、その製造に際して、スルーホールを利用する従来のよ
うな困難性がなく、内部電極との接続が確実に行われる
。
スタ層上下表面に接触する内部電極が絶縁性セラミック
層に沿って引き出され、外部電極と接続されているので
、その製造に際して、スルーホールを利用する従来のよ
うな困難性がなく、内部電極との接続が確実に行われる
。
又、抵抗値のバラツキが少なく、歩留りが良く、しかも
信頼性が高く、なおかつスルーホールが不必要なため製
造工程が簡単となり安価にできるという効果が得られる
。
信頼性が高く、なおかつスルーホールが不必要なため製
造工程が簡単となり安価にできるという効果が得られる
。
第１図は本発明の一実施例のサーミスタの断面図、第２
図（イ）はｐｔ電極ペースト、（ロ）はサーミスタペー
スト、（ハ）ばｐｔ電極ペーストおよびカントパターン
を印刷した絶縁性セラミックのシート・を示し、第３図
は従来例のサーミスタの断面図を示す。 １・・・サーミスタ層、２ａ、２ｂ・・・内部電極、３
ａ、３ｂ・・・絶縁性セラミック、４ａ、４ｂ・・・外
部電極、５ａ、５ｂ・・・Ｐｔ電極ペースト、６・・・
サーミスタペースト、７・・・カットパターンを印刷し
た絶縁性セラミックのシート、１．Ｏａ、１０ｂ・・・
引出電極、３１・・・サーミスタ層、３２ａ、３２ｂ・
・・内部電極、３３ ａ、 ３３ ｂ・・・絶縁性セ
ラミック、３４ａ、３４ｂ−・・外部電極、３５ａ、３
５ｂ・・・スルーホール。 特許出願人 ： 株式会社 村田製作所第１図 ｂ 第２図 （イ） （ロ）
図（イ）はｐｔ電極ペースト、（ロ）はサーミスタペー
スト、（ハ）ばｐｔ電極ペーストおよびカントパターン
を印刷した絶縁性セラミックのシート・を示し、第３図
は従来例のサーミスタの断面図を示す。 １・・・サーミスタ層、２ａ、２ｂ・・・内部電極、３
ａ、３ｂ・・・絶縁性セラミック、４ａ、４ｂ・・・外
部電極、５ａ、５ｂ・・・Ｐｔ電極ペースト、６・・・
サーミスタペースト、７・・・カットパターンを印刷し
た絶縁性セラミックのシート、１．Ｏａ、１０ｂ・・・
引出電極、３１・・・サーミスタ層、３２ａ、３２ｂ・
・・内部電極、３３ ａ、 ３３ ｂ・・・絶縁性セ
ラミック、３４ａ、３４ｂ−・・外部電極、３５ａ、３
５ｂ・・・スルーホール。 特許出願人 ： 株式会社 村田製作所第１図 ｂ 第２図 （イ） （ロ）
Claims (1)
- （１）サーミスタ層が絶縁性セラミック層の間に挟まれ
た状態で積層形成されると共に、前記サーミスタ層の上
下両表面に接触する２つの内部電極が絶縁性セラミック
層に沿って互いに異なる端面まで引出され、各端面に形
成された外部電極と接続されていることを特徴とするサ
ーミスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11659487A JPS63281402A (ja) | 1987-05-13 | 1987-05-13 | サ−ミスタ |
| US07/100,861 US4786888A (en) | 1986-09-20 | 1987-09-25 | Thermistor and method of producing the same |
| US07/237,033 US4912450A (en) | 1986-09-20 | 1988-08-25 | Thermistor and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11659487A JPS63281402A (ja) | 1987-05-13 | 1987-05-13 | サ−ミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63281402A true JPS63281402A (ja) | 1988-11-17 |
Family
ID=14691006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11659487A Pending JPS63281402A (ja) | 1986-09-20 | 1987-05-13 | サ−ミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63281402A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03241702A (ja) * | 1990-02-20 | 1991-10-28 | Taiyo Yuden Co Ltd | チップ型サーミスタ及びその製法 |
| EP1041586A2 (en) * | 1999-04-01 | 2000-10-04 | Murata Manufacturing Co., Ltd. | Chip thermistor |
| JP4573956B2 (ja) * | 2000-06-30 | 2010-11-04 | 京セラ株式会社 | 積層型電子部品およびその製法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057905A (ja) * | 1983-09-09 | 1985-04-03 | マルコン電子株式会社 | 積層型電圧非直線抵抗器 |
-
1987
- 1987-05-13 JP JP11659487A patent/JPS63281402A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057905A (ja) * | 1983-09-09 | 1985-04-03 | マルコン電子株式会社 | 積層型電圧非直線抵抗器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03241702A (ja) * | 1990-02-20 | 1991-10-28 | Taiyo Yuden Co Ltd | チップ型サーミスタ及びその製法 |
| EP1041586A2 (en) * | 1999-04-01 | 2000-10-04 | Murata Manufacturing Co., Ltd. | Chip thermistor |
| EP1041586A3 (en) * | 1999-04-01 | 2004-01-02 | Murata Manufacturing Co., Ltd. | Chip thermistor |
| JP4573956B2 (ja) * | 2000-06-30 | 2010-11-04 | 京セラ株式会社 | 積層型電子部品およびその製法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1997115B1 (en) | Ceramic component element and method for manufacturing the same | |
| US4074340A (en) | Trimmable monolithic capacitors | |
| EP0429633A1 (en) | THERMISTOR AND THEIR PRODUCTION. | |
| US7776252B2 (en) | Method for manufacturing multilayer ceramic electronic component | |
| US4912450A (en) | Thermistor and method of producing the same | |
| JPH02135702A (ja) | 積層型バリスタ | |
| KR100543123B1 (ko) | 적층형 정특성 서미스터 | |
| JPS63281402A (ja) | サ−ミスタ | |
| JPS63153870A (ja) | 電歪効果素子 | |
| JP2633838B2 (ja) | 高温サーミスタ | |
| JP3286855B2 (ja) | チップ型ｐｔｃサーミスタの製造方法 | |
| JPH06314602A (ja) | セラミック電子部品 | |
| JPH0628202B2 (ja) | 負特性サ−ミスタ | |
| JPH07201637A (ja) | 積層セラミック電子部品 | |
| JPS63150902A (ja) | サ−ミスタ素子 | |
| JPS5827302A (ja) | 抵抗を含むチツプ形素子 | |
| JP2001230103A (ja) | ガラス封入形サーミスタ | |
| JPH1155058A (ja) | 積層セラミック複合部品 | |
| JPH10199703A (ja) | チップ抵抗器用基板とチップ抵抗器の製造方法 | |
| JPH0758373A (ja) | 積層型圧電素子 | |
| JPH08321406A (ja) | 積層型複合素子及びその製造方法 | |
| JP5929998B2 (ja) | チップサーミスタ | |
| JPS62264613A (ja) | 積層セラミツクコンデンサ | |
| WO2019073762A1 (ja) | 積層電子部品の製造方法 | |
| KR20050089384A (ko) | 세라믹 히터 및 이의 제조 방법 |