JPS63150902A - サ−ミスタ素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 童栗上■珂ユ分■ 本発明は高温域において好適に使用されるサミスタ素子
に関する。

従来の技術 従来のサーミスタ素子は原料粉末を板状に焼結させた本
体の両面に電極を設け、該電極にリード端子の一端を接
続し、その全体及びリード端子の一部をガラスに埋設し
ている。サーミスタ素子をガラスに埋設するのは、サー
ミスタ素子の経時安定性を良くするためである。

しかし、従来のサーミスタ素子はガラスに埋設しである
ので、ガラスの融点（４００〜５００℃）以上の高温域
では使用し難く、リード端子を有するためにプリント基
板等に直接取付は難いという問題点がある。この様なガ
ラス封止型サーミスタ素子の問題を解決するために、本
出願人は未だ公知ではないが、特願昭６１−２２２９５
８号において、酸化物層でサーミスタ素体を挟み、同時
焼成を行う構成のサーミスタ素子を提案した。

−０ＦＩが解°　しようとする問題左 このタイプのサーミスタ素子は２つのサーミスタ層と酸
化物セラミック層とは未焼成の段階で積層し、その後に
一体焼結できるので、製造工程数が少な（簡単に製造で
き、酸化物セラミック層は融点が高いので、酸化物セラ
ミック層に挟まれたサーミスタ素子は高温域での安定し
た使用が可能で、更に、酸化物セラミック層の外面には
内部電極と電気的に接続された外部電極が形成されてい
るので、該外部電極を利用してプリント基板等にサーミ
スタ素子を直接取り付けることができるなど多くの利点
を有している。

しかし、上記のサーミスタ素子の構成によれば、サーミ
スタ素体及び内部電極を酸化物セラッミク層で挟み、気
密性良く被覆してしまうので、焼成後、抵抗値の調整が
行えず、従って、希望する初期抵抗をもったものが得ら
れ難り、歩留が低下するという問題がある。

本発明はこのような問題に鑑みてなされたもので、特願
昭６１−２２２９５８号の利点はそのまま温存させ、か
つサーミスタ素子の焼成後でも抵抗値の微調整ができる
といった極めて有用なサーミスタ素子を提供することを
目的としている。

。　点を解決するための　段 上記目的を達成するために本発明は、両面に内部電極が
形成されたサーミスタ層と、一方の内部電極上に設けら
れ、上面に複数の個別電極が形成された抵抗調整用のサ
ーミスタ層とが、酸化物セラミック層の間に介在された
状態で一体化されると共に、前記内部電極は酸化物セラ
ミック層の外面に形成された外部電極之電気的に接続さ
れ、前記個別電極は一方の外部電極側に設けられ、かつ
該外部電極と電気的に接続されたくし型電極と電気的に
接続されてなることを特徴としている。

作　　　　用 上記構成によれば、発明が解決しようとする問題点の項
で説明したように、２つのサーミスタ層と酸化物セラミ
ック層とは未焼成の段階で積層し、その後に一体焼結で
きるので、製造工程数が少なく簡単に製造でき、酸化物
セラミック層は融点が高いので、酸化物セラミック層に
挟まれたサーミスタ素子は高温域での安定した使用が可
能で、更に、酸化物セラミック層の外面には内部電極と
電気的に接続された外部電極が形成されているので、該
外部電極を利用してプリント基板等にサーミスタ素子を
直接取り付けることができるという利点は温存させたま
まであると共に、抵抗調整用のサーミスタ層を設けて、
外部電極側のくし型電極と電気的に接続しているので、
焼成後において（し型電極を適度にカットすることで抵
抗値の微調整が可能となり、その結果歩留が向上する。

叉−籐一炭 第１図は本発明の第１の実施例によるサーミスだ素子を
示す断面図であり、図中、１は例えばＣ。

Ａ１□Ｏｉ−ＮｉＡ１０１−Ｎ１Ａ１２０３−系のサー
ミスタ層であり、該サーミスタ層１の両面には例えばｐ
ｔからなる内部電極２ａ、２ｂが形成されている。３は
該内部電極２ａ上に設けられた例えばＣｏＡＩｚＯｔ−
ＮｉＡｌｚＯｚ−ＭｇＡ１ｚＯ３系の抵抗調整用サーミ
スタ層であり、該抵抗調整用サーミスタ層３の上面には
例えばＰＬからなる個別電極４が設けられている。５ａ
。

５ｂは各々例えば＾１□０３一部分安定化ジルコニア（
ＰＳＺ）系の酸化物セラッミク層であり、該酸化物セラ
ミック層５ａ、５ｂによって前記サーミスタ層１、内部
電極２ａ、２ｂ、抵抗調整用サーミスタＮ３及び個別電
極４が気密高く被覆されている。

６ａ、６ｂは各々前記酸化物セラミック層５ａ。

５ｂ上に形成された例えばｊｔからなる外部電極であり
、外部電極６ａは前記酸化物セラミック層５ａ内に形成
されたスルーホール７ａを通じて前記内部電極２ａに、
外部電極６ｂは前記酸化物セラッミク層５ｂ内に形成さ
れたスルーホール７ｂを通じて前記内部電極２ｂに、前
記くし型電極１３はスルーホール７ｃを通じて個別電極
４に、各々電気的に接続している。

次に、上記サーミスタ素子の製造方法の一例について説
明する、まず、Ａ１２０３一部分安定化ジルコニア（Ｐ
ＳＺ）系のスラリーを作成する。このスラリーより例え
ばドクターブレード法を用いて第２図（イ）に示すよう
な厚さ１００μｍのシー）１０ｂを作成し、該シート１
０ｂの表面にスルーホール７ｂを形成する。そしてシー
ト１０ｂの表面にスルーホール７ｂを含めて内部電極に
対応するＰｔ　ヘース１−２ｂを塗布し、乾燥する。一
方、ＣｏＡ　１２Ｑ３−ＮｉＡ１２０３−ＭｇＡｌｚ（
ｈ系サーミスタペーストを作成し、同図（ロ）に示す如
く、このサーミスタペ−ストをシート１０ｂ上に塗布し
、乾燥してサーミスタペースト層１１を形成する。次に
同図（ハ）に示す如く、ｐｔベーすと層２ａをサーミス
タペースト層１１上に塗布し、乾燥し、内部電極２ａと
する。前記サーミスタペースト層１１と同様にして作成
したサーミスタペーストを同図（ニ）に示す如く、前記
電極２ａ上のスルーホール７ｂのない側に塗布し、乾燥
して抵抗調整用サーミスタペースト層１２を形成する。

この抵抗調整用サーミスタペースト層１２上にｐｔペー
ストを複数個、個別に塗布し、乾燥して個別電極４・・
・とする。ついでシート１０ｂの裏面における前記個別
電極４に対応する位置にくし歯の部分がくるように抵抗
調整用電極１３となるＰｔペーストを同図（ホ）に示す
如く、くし型に塗布する。そして、同図（ニ）に示す如
く、抵抗調整用くし型電極のくしの歯部に各々スルーホ
ール７ｃ・・・を設ける。

図示はしないが、前記シート１０ｂと同じＡＩ！０３一
部分安定化ジルコニア（ＰＳＺ）系のグリーンシートを
もう１枚作成し、シート１０ｂのスルーホール７ｂ・・
・に対応する位置及び数のスルーホールを設けて、シー
ト１０ｂ上に重ねて２枚のＡ１２０３一部分安定化ジル
コニア（ＰＳＺ）系シートでサーミスタ用ペースト層１
１、抵抗調整用サーミスタ層１２を挟み圧着する。この
段階でサーミスタ用ペースト層１１、抵抗調整用サーミ
スタペースト層１２、内部電極２ａ、２ｂ、個別電極４
は２枚のシートにより被覆された状態のグリーンシート
となる。

このグリーンシートの両面及びスルーホールにＰｔ外部
電極ペース１−６ａ、６ｂを塗布し、第２図（イ）〜（
へ）に破線で示したカントマークに沿ってこれを切断し
て、チップを作製する。このチップを１５００〜１６５
０℃で３時間焼成し、サーミスタ素子を作製する。ここ
でサーミスタ用ペースト層７、抵抗調整用サーミスタ層
１２は焼成によって各々サーミスタ層１及び抵抗調整用
サーミスタ層３になり、シートは焼成によって酸化物セ
ラミック層３ａ、３ｂになる。

第４図に上記構成のサーミスタ素子の等価回路を示す。

図中、Ｒｏはサーミスタ層の抵抗、Ｒ４＋Ｒ２・・・Ｒ
，ｌは内部電極２ａと各個別電極４・・・との間の抵抗
調整用サーミスタ層３によって形成される調整用サーミ
スタ抵抗である。

上記構成によれば、焼成したサーミスタ素子の初期抵抗
値が所望の値を取らない場合には、抵抗値を確認しなが
ら抵抗調整用くし型電極１３を例えばレーザにてカット
し、調整用サーミスタ抵抗を電気的に切断することによ
り、所望の抵抗値に微調整することが可能となる。例え
ば抵抗調整用のサーミスタ層４の体積をサーミスタ層１
の体積の１／２５〜１／１０程度とし、くし型抵抗調整
用電極１３をカットしてくし歯部が１０〜２０本程度の
くし型電極とすれば、１％以下の範囲の抵抗の微調整が
行える。

尚、上記実施例では両面に電極を有するサーミスタ素子
について説明したが、これは第３図に示す如くチップ型
サーミスタ素子にも応用できる。

図中、３１はサーミスタ層、３２ａ、３２ｂは内部電極
、３３は抵抗調整用サーミスタ層、３４は個別電極、３
５ａ、３５ｂは酸化物セラッミク層、３６ａ、３６ｂは
外部電極、３７はスルーホール、３８は抵抗調整用くし
型電極である。

光里傅肱来 本発明のサーミスタ素子によれば、２つのサーミスタ層
と酸化物セラミック層とは未焼成の段階で積層し、その
後に一体焼結できるので、製造工程数が少なく簡単に製
造でき、酸化物セラミック層は融点が冑いので、酸化物
セラミック層に挟まれたサーミスタ素子は高温域での安
定した使用が可能で、更に、酸化物セラミック層の外面
には内部電極と電気的に接続された外部電極が形成され
ているので、該外部電極を利用してプリント基板等にサ
ーミスタ素子を直接取り付けることができるという効果
がある。加えて、複数の個別電極が形成された抵抗調整
用サーミスタ層を設けて、外部電極側に設けられたくし
型電極と電気的に接続しているので、焼成後の抵抗値の
微調整が可能で、従って歩留まりも向上するという効果
もある。

【図面の簡単な説明】

第１図は本発明の第１の実施例サーミスタ素子の断面図
、第２図（イ）、（ロ）、（ハ）。 （ニ）、（ホ）、（へ）は各シートの平面図、第３図は
本発明の第２の実施例サーミスタ素子の断面図、第４図
は本発明の第１の実施例素子の等価回路図である。 １．３１・・・サーミスタ層、２ａ、２ｂ、３２ａ。 ３２ｂ・・・内部電極、３．３３・・・抵抗調整用サー
ミスタ層、４．３４−・・個別電極、５ａ、５ｂ、３５
ａ、３５ｂ・・・外部電極、１３．３８・・・くし型電
極。 特許出願人　：　株式会社　村田製作所第１図 第２図 第３図 第４図 ｂ

Claims (1)

【特許請求の範囲】
1. 　両面に内部電極が形成されたサーミスタ層と、一方の
   内部電極上に設けられ、上面に複数の個別電極が形成さ
   れた抵抗調整用のサーミスタ層とが、酸化物セラミック
   層の間に介在された状態で一体化されると共に、前記内
   部電極は酸化物セラミック層の外面に形成された外部電
   極と電気的に接続され、前記個別電極は一方の外部電極
   側に設けられ、かつ該外部電極と電気的に接続されたく
   し型電極と電気的に接続されてなることを特徴とするサ
   ーミスタ素子。