JP2628750B2 - 積層型バリスタ - Google Patents
積層型バリスタInfo
- Publication number
- JP2628750B2 JP2628750B2 JP1123778A JP12377889A JP2628750B2 JP 2628750 B2 JP2628750 B2 JP 2628750B2 JP 1123778 A JP1123778 A JP 1123778A JP 12377889 A JP12377889 A JP 12377889A JP 2628750 B2 JP2628750 B2 JP 2628750B2
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- internal electrodes
- electrodes
- thickness
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thermistors And Varistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電圧非直線性抵抗として機能する積層型バ
リスタに関し、特にセラミクス層を厚くしてバリスタ電
圧を高くした場合でもサージ耐量を大きくできるように
した構造に関する。
リスタに関し、特にセラミクス層を厚くしてバリスタ電
圧を高くした場合でもサージ耐量を大きくできるように
した構造に関する。
一般に、バリスタは、印加電圧に応じて抵抗値が非直
線的に変化する抵抗体素子であり、このようなバリスタ
として、従来、第４図に示すような積層型バリスタがあ
る（例えば特公昭58−23921号公報参照）。この積層型
バリスタ10は、セラミクス層11と内部電極12とを交互に
積層して一体燃結するとともに、該撚結体13の左，右端
面13a,13bに外部電極14を形成して構成されている。ま
た、上記各内部電極12の一端面12aは、上記燃結体13の
左、右端面13a,13bに露出されて上記外部電極14接続さ
れており、他端面12bはセラミクス層11の内側に位置し
ている。
線的に変化する抵抗体素子であり、このようなバリスタ
として、従来、第４図に示すような積層型バリスタがあ
る（例えば特公昭58−23921号公報参照）。この積層型
バリスタ10は、セラミクス層11と内部電極12とを交互に
積層して一体燃結するとともに、該撚結体13の左，右端
面13a,13bに外部電極14を形成して構成されている。ま
た、上記各内部電極12の一端面12aは、上記燃結体13の
左、右端面13a,13bに露出されて上記外部電極14接続さ
れており、他端面12bはセラミクス層11の内側に位置し
ている。
ところで、上記積層型バリスタ10におけるバリスタ電
圧は、セラミクス層11の厚さによって決定される。従っ
て積層型バリスタの製造においては、要求されるバリス
タ電圧に応じたセラミクス層11の一層あたりの厚さを計
算し、この厚さが得られるように燃成時の収縮量を考慮
したグリーンシートの厚さを決めている。例えば、V1mA
＝4.2Vで厚さ20μｍ程度となり、V1mAの高い積層型バリ
スタを得る場合は、それだけセラミクス層11を厚くして
いる。
圧は、セラミクス層11の厚さによって決定される。従っ
て積層型バリスタの製造においては、要求されるバリス
タ電圧に応じたセラミクス層11の一層あたりの厚さを計
算し、この厚さが得られるように燃成時の収縮量を考慮
したグリーンシートの厚さを決めている。例えば、V1mA
＝4.2Vで厚さ20μｍ程度となり、V1mAの高い積層型バリ
スタを得る場合は、それだけセラミクス層11を厚くして
いる。
しかしながら、上記従来の積層型バリスタ10は、セラ
ミクス層11の厚さが、例えば100μｍを越えると内部電
極12間の電気力線の分布が不均一となり易く、その結果
サージ耐量が低下するという問題点がある。これは、セ
ラミクス層の厚さが過大になると、上記内部電極間の一
部分に電気力線が集中し、この部分がサージの印加によ
って破壊されるためと考えられる。
ミクス層11の厚さが、例えば100μｍを越えると内部電
極12間の電気力線の分布が不均一となり易く、その結果
サージ耐量が低下するという問題点がある。これは、セ
ラミクス層の厚さが過大になると、上記内部電極間の一
部分に電気力線が集中し、この部分がサージの印加によ
って破壊されるためと考えられる。
本発明の目的は、上記セラミクス層の厚さを厚くして
バリスタ電圧を大きくした場合でも内部電極間の電気力
線の分布を均一にでき、サージ耐量の低下を回避できる
積層型バリスタを提供することにある。
バリスタ電圧を大きくした場合でも内部電極間の電気力
線の分布を均一にでき、サージ耐量の低下を回避できる
積層型バリスタを提供することにある。
そこで本発明は、バリスタ機能を発現するセラミクス
層２と内部電極３とを交互に積層して積層体４を形成
し、該各内部電極３の一端を該積層体４の一方，他方の
端面4a,4bに交互に導出して一方，他方の外部電極5a,5b
に交互に接続してなり、電圧非直線性抵抗として機能す
る積層型バリスタ１において、上記一方，他方の外部電
極5a,5bに接続された一方，他方の内部電極3,3′に挟ま
れたセラミクス層に非接続内部電極６を、該被接続内部
電極６の全周縁が上記積層体４内に封入されるよう挿入
配設したことを特徴としている。
層２と内部電極３とを交互に積層して積層体４を形成
し、該各内部電極３の一端を該積層体４の一方，他方の
端面4a,4bに交互に導出して一方，他方の外部電極5a,5b
に交互に接続してなり、電圧非直線性抵抗として機能す
る積層型バリスタ１において、上記一方，他方の外部電
極5a,5bに接続された一方，他方の内部電極3,3′に挟ま
れたセラミクス層に非接続内部電極６を、該被接続内部
電極６の全周縁が上記積層体４内に封入されるよう挿入
配設したことを特徴としている。
ここで、本発明の非接続内部電極は、要求されるバリ
スタ電圧に応じて決定されたセラミクス層の厚さが、過
大となって内部電極間の電気力線の分布が不均一になる
と思われる場合に挿入配置すればよく、必ずしも全ての
セラミクス層に配置する必要はない。また、この場合、
上記内部電極間に２つ以上の非接続内部電極を配設する
場合も含まれ、要はセラミクス層の厚さに応じて適宜決
定すればよい。
スタ電圧に応じて決定されたセラミクス層の厚さが、過
大となって内部電極間の電気力線の分布が不均一になる
と思われる場合に挿入配置すればよく、必ずしも全ての
セラミクス層に配置する必要はない。また、この場合、
上記内部電極間に２つ以上の非接続内部電極を配設する
場合も含まれ、要はセラミクス層の厚さに応じて適宜決
定すればよい。
また、本発明の非接続内部電極は、上記セラミクス層
を２枚以上のセラミクスシートに分割し、各セラミクス
シート間に該内部電圧を配設することにより実現でき
る。例えば、セラミクス層の厚さが100μｍを越えるよ
うな場合は、サージ耐量の低下に影響しない厚さ、例え
ば50μｍのセラミクスシートを２枚用意し、該シート間
に上記非接続内部電極を形成すればよい。
を２枚以上のセラミクスシートに分割し、各セラミクス
シート間に該内部電圧を配設することにより実現でき
る。例えば、セラミクス層の厚さが100μｍを越えるよ
うな場合は、サージ耐量の低下に影響しない厚さ、例え
ば50μｍのセラミクスシートを２枚用意し、該シート間
に上記非接続内部電極を形成すればよい。
本発明に係る積層型バリスタによれば、外部電極に接
続される内部電極間に非接続内部電極を、その全周縁が
積層体内に封入されるように介在させたので、セラミク
ス層の厚さを厚くしても内部電極間の電気力線の分布が
上記非接続内部電極によって均一化される。その結果サ
ージの印加による素子の破壊を回避でき、セラミクス層
を厚くしてバリスタ電圧を高くした場合でも、サージ耐
量の大きい保護機能に優れたバリスタが得られる。
続される内部電極間に非接続内部電極を、その全周縁が
積層体内に封入されるように介在させたので、セラミク
ス層の厚さを厚くしても内部電極間の電気力線の分布が
上記非接続内部電極によって均一化される。その結果サ
ージの印加による素子の破壊を回避でき、セラミクス層
を厚くしてバリスタ電圧を高くした場合でも、サージ耐
量の大きい保護機能に優れたバリスタが得られる。
以下、本発明の実施例を図について説明する。
第１図ないし第３図は本発明の一実施例による積層型
バリスタを説明するための図である。
バリスタを説明するための図である。
図において、１は本実施例の積層型バリスタであり、
このバリスタ１は直方体状のもので、ZnOを主成分とす
るセラミクス層２とPtからなる内部電極３とを交互に積
層し、これを一体燃結してなる燃結体４の左，右端部4
a,4bにAg/Pd合金からなる外部電極5a,5bを形成して構成
されている。
このバリスタ１は直方体状のもので、ZnOを主成分とす
るセラミクス層２とPtからなる内部電極３とを交互に積
層し、これを一体燃結してなる燃結体４の左，右端部4
a,4bにAg/Pd合金からなる外部電極5a,5bを形成して構成
されている。
上記セラミクス層２は厚さ100μｍのもので、これは
厚さ50μｍのセラミクスシート2a,2bを２枚重ねて構成
されている。また、上記各セラミクス層２間に配設され
た上記内部電極3,3′はバリスタ電圧を得るためのもの
で、この内部電極3,3′の一端面3a,3a′は上記燃結体４
の左，右端部4a,4bに交互に露出して上記外部電極5a,5b
に接続されており、他の部分は燃結体４内に埋設されて
いる。
厚さ50μｍのセラミクスシート2a,2bを２枚重ねて構成
されている。また、上記各セラミクス層２間に配設され
た上記内部電極3,3′はバリスタ電圧を得るためのもの
で、この内部電極3,3′の一端面3a,3a′は上記燃結体４
の左，右端部4a,4bに交互に露出して上記外部電極5a,5b
に接続されており、他の部分は燃結体４内に埋設されて
いる。
そして、上記セラミクス層２のセラミクスシート2a,2
b間には非接続内部電極６が配設されている。この非接
続内部電極６の周端面はセラミクスシート、2a,2bの内
側に位置しており、上記燃結体４内に封入されている。
これにより上記内部電極3,3′間には外部電極5a,5bに接
続されない非接続内部電極６が介在されていることにな
る。なお、上記燃結体４の上，下面にはダミーとしての
セラミクス層７が配設されている。
b間には非接続内部電極６が配設されている。この非接
続内部電極６の周端面はセラミクスシート、2a,2bの内
側に位置しており、上記燃結体４内に封入されている。
これにより上記内部電極3,3′間には外部電極5a,5bに接
続されない非接続内部電極６が介在されていることにな
る。なお、上記燃結体４の上，下面にはダミーとしての
セラミクス層７が配設されている。
次に本実施例の積層型バリスタ１の製造方法について
説明する。
説明する。
まず、ZnO（95.0mol％）,CoO（1.0mol％）,MnO（1.
0mol％）,Sb2O3（2.0mol％）,Cr2O3（1.0mol％）を混合
してなるセラミクス材料に、B2O3,SiO2,PbO,ZnOからな
るガラス粉末を10wt％を加えて原料とし、これに有機バ
インダーを混合して、ドクターブレード法によりグリー
ンシートを形成する。次に、このグリーンシートを矩形
状に切断して、多数のセラミクスシート2a,2bを形成す
る。
0mol％）,Sb2O3（2.0mol％）,Cr2O3（1.0mol％）を混合
してなるセラミクス材料に、B2O3,SiO2,PbO,ZnOからな
るガラス粉末を10wt％を加えて原料とし、これに有機バ
インダーを混合して、ドクターブレード法によりグリー
ンシートを形成する。次に、このグリーンシートを矩形
状に切断して、多数のセラミクスシート2a,2bを形成す
る。
上記一方のセラミクスシート2aの上面に、Ptにビヒ
クルを混合してなるペーストを印刷して内部電極３を形
成する。この場合、該内部電極３の一端面3aのみがセラ
ミクスシート2aの外縁にまで延び、残りの端面は内方に
位置するように形成する。また、上記他方のセラミクス
シート2bの上面に、同じくペーストを印刷して非接続内
部電極６を形成する。この場合の該内部電極６は、これ
の全ての端面がセラミクスシート2bの周縁より内側に位
置するようにする。
クルを混合してなるペーストを印刷して内部電極３を形
成する。この場合、該内部電極３の一端面3aのみがセラ
ミクスシート2aの外縁にまで延び、残りの端面は内方に
位置するように形成する。また、上記他方のセラミクス
シート2bの上面に、同じくペーストを印刷して非接続内
部電極６を形成する。この場合の該内部電極６は、これ
の全ての端面がセラミクスシート2bの周縁より内側に位
置するようにする。
次に、第３図に示すように、上記内部電極３が形成
されたセラミクスシート2aと非接続内部電極６が形成さ
れたセラミクスシート2bとを重ね合わせてセラミクス層
２を形成し、該セラミクス層２と内部電極３とが交互に
重なり、かつ該内部電極３の一端面3aのみがセラミクス
層２の両端面に互い違いに露出するよう順次積層し、さ
らにこれの上，下面にダミーとしてのセラミクス層7,7
を重ね、これをプレスで加圧，圧着して積層体を形成す
る。するとこれにより、第１図に示すように、内部電極
3,3′間、つまりセラミクス層２内に非接続内部電極６
が挿入配設された構造となる。
されたセラミクスシート2aと非接続内部電極６が形成さ
れたセラミクスシート2bとを重ね合わせてセラミクス層
２を形成し、該セラミクス層２と内部電極３とが交互に
重なり、かつ該内部電極３の一端面3aのみがセラミクス
層２の両端面に互い違いに露出するよう順次積層し、さ
らにこれの上，下面にダミーとしてのセラミクス層7,7
を重ね、これをプレスで加圧，圧着して積層体を形成す
る。するとこれにより、第１図に示すように、内部電極
3,3′間、つまりセラミクス層２内に非接続内部電極６
が挿入配設された構造となる。
そして、上記積層体を空気中にて1200℃で加熱燃成
し、燃結体４を得る。次に、この燃結体４の、内側電極
３が露出された左，右端面4a,4bにAgを主体としてPdを
添加してなるペーストを塗布した後、焼き付けて外部電
極５を形成する。これにより、本実施例の積層型バリス
タ１が製造される。
し、燃結体４を得る。次に、この燃結体４の、内側電極
３が露出された左，右端面4a,4bにAgを主体としてPdを
添加してなるペーストを塗布した後、焼き付けて外部電
極５を形成する。これにより、本実施例の積層型バリス
タ１が製造される。
このように本実施例の積層型バリスタ１によれば、内
部電極3,3′間に非接続内部電極６を介在させたので、
例えばセラミクス層２の厚さを100μｍにした場合でも
各セラミクスシート2aの厚さが50μｍとなる。これによ
り内部電極3,3間の電気力線の分布を均一化することが
でき、サージ印加時の破壊を回避でき、その結果高いバ
リスタ電圧で、かつサージ耐量の大きい保護機能に優れ
た積層型バリスタ１が得られる。
部電極3,3′間に非接続内部電極６を介在させたので、
例えばセラミクス層２の厚さを100μｍにした場合でも
各セラミクスシート2aの厚さが50μｍとなる。これによ
り内部電極3,3間の電気力線の分布を均一化することが
でき、サージ印加時の破壊を回避でき、その結果高いバ
リスタ電圧で、かつサージ耐量の大きい保護機能に優れ
た積層型バリスタ１が得られる。
次に、本実施例による積層型バリスタ１の効果を確認
するために行った実験結果について説明する。
するために行った実験結果について説明する。
この実験は、上記実施例方法により、厚さ50μｍのセ
ラミクスシート間に非接続内部電極を介在させて重ね、
厚さ100μｍのセラミクス層を形成し、該セラミクス層
が15層になるように該セラミクス層と内部電極とを交互
に積層して積層型バリスタを作成した。そして、この積
層型バリスタのV1mA,非直線係数α，及び△V1mAを測定
した。
ラミクスシート間に非接続内部電極を介在させて重ね、
厚さ100μｍのセラミクス層を形成し、該セラミクス層
が15層になるように該セラミクス層と内部電極とを交互
に積層して積層型バリスタを作成した。そして、この積
層型バリスタのV1mA,非直線係数α，及び△V1mAを測定
した。
ここで、V1mAは1mAの電流を流した時に素子の両端に
かかる電圧値であり、また△V1mAはそれぞれ60A,80A,12
0Aの波高値を持つ８×20μＳの衝撃波を５分間隔で２回
印加し、この後１時間経過後に測定したV1mAが初期値に
比べてどれだけ変化しているかを示す変化率である。な
お、比較のため、非接続内部電極を介在させていない従
来の積層型バリスタについても同様の測定を行った。
かかる電圧値であり、また△V1mAはそれぞれ60A,80A,12
0Aの波高値を持つ８×20μＳの衝撃波を５分間隔で２回
印加し、この後１時間経過後に測定したV1mAが初期値に
比べてどれだけ変化しているかを示す変化率である。な
お、比較のため、非接続内部電極を介在させていない従
来の積層型バリスタについても同様の測定を行った。
表はその結果を示し、第１欄は本実施例試料，第２欄
は従来試料を示す。
は従来試料を示す。
同表からも明らかなように、本実施例試料，従来試料
ともV1mAはそれぞれ21.5V,21.0Vと所望の値が得られて
おり、非直線係数αにおいてもそれぞれ35,31と本実施
例試料が少し向上しているものの大きな差はない。一
方、従来試料の△V1mAは、60Aで−18％,80Aで−52％と
変化率が大きく、さらに120Aで破壊している。これに対
して本実施例試料の△V1mAは、60Aで−３％,80Aで−８
％,120Aで−35％とサージ耐量が大幅に向上しており、
保護機能に優れていることがわかる。
ともV1mAはそれぞれ21.5V,21.0Vと所望の値が得られて
おり、非直線係数αにおいてもそれぞれ35,31と本実施
例試料が少し向上しているものの大きな差はない。一
方、従来試料の△V1mAは、60Aで−18％,80Aで−52％と
変化率が大きく、さらに120Aで破壊している。これに対
して本実施例試料の△V1mAは、60Aで−３％,80Aで−８
％,120Aで−35％とサージ耐量が大幅に向上しており、
保護機能に優れていることがわかる。
以上のように本発明に係る積層型バリスタによれば、
外部電極に接続される内部電極間に非接続内部電極をそ
の全周縁が積層体の内部に封入されるように介在させた
ので、セラミクス層を厚くした場合のサージ耐量の低下
を回避でき、所望のバリスタ電圧を確保しながら、サー
ジ耐量の大きい保護機能に優れた素子が得られる効果が
ある。
外部電極に接続される内部電極間に非接続内部電極をそ
の全周縁が積層体の内部に封入されるように介在させた
ので、セラミクス層を厚くした場合のサージ耐量の低下
を回避でき、所望のバリスタ電圧を確保しながら、サー
ジ耐量の大きい保護機能に優れた素子が得られる効果が
ある。
第１図ないし第３図は本発明の一実施例による積層型バ
リスタを説明するための図であり、第１図はその断面
図、第２図はその斜視図、第３図はその分解斜視図、第
４図は従来の積層型バリスタを示す断面図である。 図において、１は積層型バリスタ、２はセラミクス層、
3,3′は一方，他方の内部電極、４は焼結体（積層
体）、5a,5bは一方，他方の外部電極、６は非接続内部
電極である。
リスタを説明するための図であり、第１図はその断面
図、第２図はその斜視図、第３図はその分解斜視図、第
４図は従来の積層型バリスタを示す断面図である。 図において、１は積層型バリスタ、２はセラミクス層、
3,3′は一方，他方の内部電極、４は焼結体（積層
体）、5a,5bは一方，他方の外部電極、６は非接続内部
電極である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米田 康信 京都府長岡京市天神２丁目26番10号 株 式会社村田製作所内 (72)発明者 坂部 行雄 京都府長岡京市天神２丁目26番10号 株 式会社村田製作所内 (56)参考文献 特開 昭64−66908（ＪＰ，Ａ)
Claims (1)
- 【請求項１】バリスタ機能を発現するセラミクス層と内
部電極とを交互に積層して積層体を形成し、該各内部電
極の一端を該積層体の一方，他方の端面に交互に導出し
て一方，他方の外部電極に交互に接続してなり、電圧非
直線性抵抗として機能する積層型バリスタにおいて、上
記一方，他方の外部電極に接続された一方，他方の内部
電極に挟まれたセラミクス層に非接続内部電極を、該非
接続内部電極の全周縁が上記積層体内に封入されるよう
挿入配設したことを特徴とする積層型バリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1123778A JP2628750B2 (ja) | 1989-05-16 | 1989-05-16 | 積層型バリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1123778A JP2628750B2 (ja) | 1989-05-16 | 1989-05-16 | 積層型バリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02302003A JPH02302003A (ja) | 1990-12-14 |
| JP2628750B2 true JP2628750B2 (ja) | 1997-07-09 |
Family
ID=14869051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1123778A Expired - Lifetime JP2628750B2 (ja) | 1989-05-16 | 1989-05-16 | 積層型バリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2628750B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6466908A (en) * | 1987-09-07 | 1989-03-13 | Murata Manufacturing Co | Voltage-dependent nonlinear resistor |
-
1989
- 1989-05-16 JP JP1123778A patent/JP2628750B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02302003A (ja) | 1990-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101258423B1 (ko) | 적층형 필터의 제조방법 | |
| EP0391419B1 (en) | Laminated ceramic device and method of manufacturing the same | |
| JP2976046B2 (ja) | チップバリスタ | |
| JPH09190946A (ja) | 積層セラミック電子部品 | |
| JPH02135702A (ja) | 積層型バリスタ | |
| JPH10312933A (ja) | 積層セラミック電子部品 | |
| JPS59215701A (ja) | 複合機能素子の製造方法 | |
| JP2628750B2 (ja) | 積層型バリスタ | |
| JPH10199709A (ja) | 積層型バリスタ | |
| JP3039005B2 (ja) | チップバリスタ | |
| JP2666605B2 (ja) | 積層型バリスタ | |
| JP3008575B2 (ja) | バリスタ | |
| JP2985444B2 (ja) | 積層型バリスタ | |
| JP2869897B2 (ja) | バリスタ | |
| JPH10199752A (ja) | 積層形セラミック電子部品 | |
| JPH0831393B2 (ja) | ヒューズ付積層セラミックコンデンサ | |
| JP3265667B2 (ja) | チップサーミスタ | |
| JP2621681B2 (ja) | 積層型バリスタ | |
| JPH0534122Y2 (ja) | ||
| JPS63258001A (ja) | 抵抗素子 | |
| JPH0745971Y2 (ja) | 電歪効果素子 | |
| JPH08273971A (ja) | 積層セラミックコンデンサ | |
| JPH0613206A (ja) | 積層型バリスタ | |
| JPH0828289B2 (ja) | チップバリスタ | |
| JPH04280603A (ja) | 積層バリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 13 |