WO2019073762A1 - 積層電子部品の製造方法 - Google Patents

積層電子部品の製造方法 Download PDF

Info

Publication number
WO2019073762A1
WO2019073762A1 PCT/JP2018/034534 JP2018034534W WO2019073762A1 WO 2019073762 A1 WO2019073762 A1 WO 2019073762A1 JP 2018034534 W JP2018034534 W JP 2018034534W WO 2019073762 A1 WO2019073762 A1 WO 2019073762A1
Authority
WO
WIPO (PCT)
Prior art keywords
external electrode
forming
electronic component
sintered body
manufacturing
Prior art date
Application number
PCT/JP2018/034534
Other languages
English (en)
French (fr)
Inventor
剣 矢内
朋一 山口
裕司 山岸
武藤　直樹
沙也佳 松本
臼井　良輔
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2019547963A priority Critical patent/JP7361250B2/ja
Priority to US16/622,572 priority patent/US11387023B2/en
Priority to CN201880048740.9A priority patent/CN110945605B/zh
Publication of WO2019073762A1 publication Critical patent/WO2019073762A1/ja
Priority to US17/838,961 priority patent/US20220310291A1/en
Priority to JP2022133821A priority patent/JP7394292B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/30—Apparatus or processes specially adapted for manufacturing resistors adapted for baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H01C17/283—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/285—Precursor compositions therefor, e.g. pastes, inks, glass frits applied to zinc or cadmium oxide resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006—Thick film varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Definitions

  • the present invention relates to a method of manufacturing laminated electronic components used in various electronic devices.
  • electronic components for surface mounting include multilayer ceramic capacitors, multilayer ceramic varistors, and various other electronic components.
  • size of these electronic parts is small, but if the size of the electronic parts is increased due to large capacity or large current handling, mechanical stress is caused by the difference in the coefficient of linear expansion between the circuit board material and the ceramic. Can cause electronic components to break down. Therefore, in the conventional electronic component, lead terminals formed by processing a metal plate are attached to external electrodes on both end surfaces of the electronic component, and mounting on a circuit board is performed via the lead terminals.
  • Patent Document 1 discloses a conventional electronic component similar to the above electronic component.
  • a sintered body in which semiconductor ceramic layers and internal electrodes are alternately stacked is obtained.
  • a first external electrode connected to the internal electrode is formed on the side surface of the sintered body.
  • Glass coating is performed on the entire sintered body on which the first external electrode is formed.
  • a second external electrode is formed on the side of the glass-coated sintered body.
  • FIG. 1A is a perspective view of a laminated electronic component in the embodiment.
  • FIG. 1B is a cross-sectional view of the laminated electronic component shown in FIG. 1A, taken along line 1B-1B.
  • FIG. 2 is a cross-sectional view showing the method of manufacturing the multilayer electronic component in the embodiment.
  • FIG. 3 is a cross-sectional view showing the method of manufacturing the multilayer electronic component in the embodiment.
  • FIG. 4 is a cross-sectional view showing the method of manufacturing the multilayer electronic component in the embodiment.
  • FIG. 5 is a cross-sectional view showing the method of manufacturing the multilayer electronic component in the embodiment.
  • FIG. 6 is a cross-sectional view showing the method of manufacturing the multilayer electronic component in the embodiment.
  • FIG. 7 is a cross-sectional view showing the method of manufacturing the multilayer electronic component in the embodiment.
  • FIG. 8 is a cross-sectional view showing the method of manufacturing the multilayer electronic component in the embodiment.
  • FIG. 1A is a perspective view of a laminated electronic component 1000 according to the embodiment.
  • FIG. 1B is a cross-sectional view of the laminated electronic component 1000 shown in FIG. 1A, taken along line 1B-1B.
  • the multilayer electronic component 1000 is a multilayer ceramic varistor.
  • the multilayer electronic component 1000 is provided on the sintered body 11, the insulating layer 15 provided on the sintered body 11, the external electrodes 13A and 13B provided on the sintered body 11, and the external electrode 13A.
  • the external electrode 14A, the external electrode 14B provided on the external electrode 13B, the plating layer 16A provided on the external electrode 14A, the plating layer 16B provided on the external electrode 14B, and the plating layer 16A The bonding material 18A, the bonding material 18B provided on the plating layer 16B, the lead terminal 17A bonded to the plating layer 16A, that is, the external electrode 14A with the bonding material 18A, and the plating layer 16B with the bonding material 18B, ie, the external electrode 14B And a lead terminal 17B joined to the
  • the sintered body 11 includes a plurality of insulating layers 22 and internal electrodes 12A and 12B alternately stacked on one another.
  • the sintered body 11 is connected to the side surface 11A to which the internal electrode 12A is exposed, the side surface 11B to which the internal electrode 12B is exposed, the mounting surface 11C connected to the side surfaces 11A and 11B, and the side surfaces 11A and 11B and the opposite side of the mounting surface 11C ,
  • the surface 11E connected to the side surfaces 11A, 11B, the mounting surface 11C, and the opposite surface 11D, and the surface 11F connected to the side surfaces 11A, 11B, the mounting surface 11C, and the opposite surface 11D and opposite to the surface 11E.
  • the insulating layer 15 is provided on the mounting surface 11C, the facing surface 11D, and the surfaces 11E and 11F of the sintered body 11.
  • the multilayer electronic component 1000 is configured to be mounted on the mounted object 2001 by connecting the lead terminals 17A and 17B to the mounted object 2001 such as a circuit board.
  • FIG. 1 is cross-sectional views for explaining the method of manufacturing the multilayer electronic component 1000.
  • Bismuth oxide or the like is added to zinc oxide, and a mixed material obtained by mixing a plasticizer, a binder and the like is formed into a sheet shape to form a plurality of green sheets 122.
  • a binder or the like is mixed with silver powder to form an internal electrode paste 112.
  • the internal electrode pastes 112 are printed on a plurality of green sheets 122 and laminated so that the green sheets 122 and the internal electrode pastes 112 are alternately arranged, and then separated into a plurality of laminated layers as shown in FIG.
  • the body 111 is formed.
  • the plurality of laminated bodies 111 are fired at about 900 ° C. to obtain a plurality of sintered bodies 11.
  • the green sheet 122 and the internal electrode paste 112 are simultaneously fired to form the insulating layer 22 and the internal electrodes 12A and 12B.
  • the plurality of sintered bodies 11 are mixed with an abrasive, stirred, and chamfered to chamfer the corners of the sintered body 11, and the internal electrodes 12A and 12B on the opposite side surfaces 11A of the sintered body 11 , 11B respectively. Thereby, the sintered compact 11 shown in FIG. 2 is obtained.
  • the internal electrode 12A is not exposed to the side surface 11B, and the internal electrode 12B is not exposed to the side surface 11A.
  • the size of the sintered body 11 is about 7 mm in width, about 9 mm in length, and about 3 mm in height.
  • a conductive paste obtained by mixing a binder and the like with silver powder is prepared.
  • the plurality of sintered bodies 11 are aligned so that the side surface 11A where the internal electrode 12A is exposed is even and the side surface 11B where the internal electrode 12B is exposed is even, and sintering is performed so as to cover the exposed internal electrodes 12A and 12B respectively.
  • a conductor paste is printed on the side surfaces 11A and 11B of the body 11 and fired at about 800 ° C. to form the external electrodes 13A and 13B, thereby obtaining the intermediate component 1001.
  • the external electrodes 13A and 13B are formed to be in direct contact with the internal electrodes 12A and 12B exposed from the side surfaces 11A and 11B, electrical connection between the internal electrodes 12A and 12B and the external electrodes 13A and 13B is performed. Can be made stable.
  • the thickness of the external electrodes 13A and 13B is about 20 ⁇ m.
  • the region of the insulating layer 22 sandwiched between the internal electrodes 12A and 12B determines the electrical characteristics of the multilayer electronic component 1000. Since the conductor paste which mixed the binder etc.
  • a coating liquid 501 for glass coating which is a suspension of silica powder 502 composed of submicron-sized silica powder 502 and a medium liquid 503 in which the silica powder 502 is dispersed, is prepared.
  • the intermediate component 1001 which is the sintered body 11 in which the external electrodes 13A and 13B are formed is dipped in the coating liquid 501, and the entire intermediate component 1001 is glass-coated.
  • the silica powder 502 adheres to the surfaces of the external electrodes 13A and 13B and the surfaces 11C to 11F (see FIGS. 1A and 1B) of the sintered body 11.
  • the entire glass-coated intermediate part 1001 is heat-treated at about 900 ° C. to form the intermediate part 1002 shown in FIG.
  • the zinc oxide element of the sintered body 11, ie, the silica powder 502 attached to the surfaces 11C to 11D reacts with the zinc oxide of the insulating layer 22 to form a stable insulating layer over the entire surface 11C to 11D of the sintered body 11.
  • Form 15 By forming such a stable insulating layer 15 on the entire surfaces 11C to 11D exposed from the external electrodes 13A and 13B other than the external electrodes 13A and 13B, it is possible to obtain a laminated electronic component 1000 having excellent reliability. .
  • silica adheres to the surfaces of the external electrodes 13A and 13B to form silica layers 51A and 51B, respectively.
  • a mixed paste obtained by mixing a binder and the like with silver powder and glass frit is prepared.
  • the plurality of sintered bodies 11, that is, the intermediate components 1002 are aligned so that the side surfaces on which the external electrodes 13A are formed are aligned and the side surfaces on which the external electrodes 13B are formed are aligned, and the external electrodes 13A and 13B are not exposed.
  • the mixed paste is applied to the external electrodes 13A and 13B so as to completely cover the external electrodes 13A and 13B, and fired at about 700 ° C. to form the external electrodes 14A and 14B shown in FIG.
  • the external electrodes 14A, 14B have a larger area than the external electrodes 13A, 13B, and surround the periphery of the external electrodes 13A, 13B, respectively. At this time, part of the silica of the silica layers 51A and 51B attached to the surfaces of the external electrodes 13A and 13B diffuses into the mixed paste, that is, the glass frit in the external electrodes 14A and 14B. Thus, the external electrodes 13A and 13B are electrically connected to the external electrodes 14A and 14B with certainty.
  • a method of applying the mixed paste it is preferable to use a printing method, but a dip method may be used. However, in this case as well, it is preferable that the coating be applied to almost only the side surface of the intermediate part 1002. Since silver paste containing glass frit is used to form the external electrodes 14A and 14B, the external electrodes 14A and 14B can be fixed to the external electrodes 13A and 13B and the sintered body 11 with sufficient strength. .
  • plating layers 16A and 16B are respectively formed on the external electrodes 14A and 14B by electroplating to form individual components 1003 shown in FIG.
  • the plating layer 16A (16B) has a two-layer structure including a nickel plating layer formed on the external electrode 14A (14B) and a tin plating layer formed on the nickel plating layer.
  • the thickness of the nickel plating layer is about 3 ⁇ m and the thickness of the tin plating layer is about 5 ⁇ m.
  • lead terminals 17A and 17B are prepared by bending the plate into an L shape.
  • a plated layer of nickel and tin is formed on the lead terminals 17A, 17B, and bonding layers 18A, 18B are respectively provided in regions coming in contact with the external electrodes 14A, 14B from a bonding material such as solder.
  • lead terminals 17A and 17B are connected to the plated layers 16A and 16B, ie, the external electrodes 14A and 14B.
  • the lead terminals 17A, 17B are brought into contact with the external electrodes 14A, 14B and the bonding layers 18A, 18B, and heated with a laser or the like to melt the solder of the bonding layers 18A, 18B and lead terminals 17A, 17B to the external electrodes 14A, 14B. It is connected and the laminated electronic component 1000 with a lead terminal can be obtained.
  • the external electrodes 13A, 13B and the external electrodes 14A, 14B by printing, the surfaces of the external electrodes 14A, 14B (plating layers 16A, 16B) in contact with the lead terminals 17A, 1 can be planarized.
  • the lead terminals 17A and 17B can be spread along the lead terminals 17A and 17B from the side surfaces 11A and 11B of the sintered body 11 to the mounting object 2001 over the mounting surface 11C. With this configuration, the stress from the side of the lead terminals 17A and 17B can be dispersed, and the reliability of the multilayer electronic component 1000 can be further improved.
  • the individual component 1003 shown in FIGS. 7 and 8 has a mounting surface 53C facing the mounting object 2001 when the laminated electronic component 1000 is mounted on the mounting object 2001 (see FIG. 1B) such as a circuit board, and a mounting surface 53C. And the opposite side 53D.
  • the individual parts 1003 are disposed so as to face the reference surface 54 with the facing 53D of the individual component 1003 down and reference the end portions 117A and 117B of the lead terminals 17A and 17B.
  • the lead terminals 17A and 17B are connected to the external electrodes 14A and 14B in a state of being in contact with the surface 54 and aligned with the facing 53D.
  • the external electrodes 14A and 14B formed by the above method can be hardly attached to the facing 53D of the individual component 1003. Therefore, the mounting positions of the lead terminals 17A and 17B can be stabilized by the above-described alignment, and the multilayer electronic component 1000 can be easily mounted on the mounting object 2001 with high accuracy, and the mounting performance can be improved.
  • the multilayer electronic component 1000 according to the embodiment can be easily mounted on the mounting object 2001 with high accuracy, and the mountability can be improved.
  • the insulating layer 15 is mounted on the opposite side of the mounting surface 53C as compared with the external electrodes 14A and 14B. It is preferred to be further from 53C.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Thermistors And Varistors (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

半導体セラミック層と内部電極とを交互に積層した焼結体を得る 。焼結体の側面に内部電極に接続された第１の外部電極を形成する。第１の外部電極を形成した焼結体全体にガラスコーティングを行なう。ガラスコーティングを行なった焼結体の側面に第２の外部電極を形成する。この方法により積層電子部品では、内部電極と外部電極との電気的接続を安定なものとすることができる。

Description

積層電子部品の製造方法
　本発明は、各種電子機器に用いられる積層電子部品の製造方法に関する。
　近年表面実装用の電子部品には、積層セラミックコンデンサや積層セラミックバリスタ他様々な電子部品がある。これらの電子部品のサイズが小さい場合は特に問題が起こらないが、大容量あるいは大電流対応等により電子部品のサイズが大きくなってくると、回路基板材料とセラミックの線膨張率の差により機械応力が発生し、電子部品が破壊に至る可能性がある。そのため従来の電子部品では、電子部品の両端面の外部電極に金属板を加工してなるリード端子を取り付け、このリード端子を介して回路基板に実装することが行なわれている。
　上記の電子部品に類似の従来の電子部品が、例えば、特許文献１に開示されている。
特開２０００－３０６７６４号公報
　半導体セラミック層と内部電極とを交互に積層した焼結体を得る。焼結体の側面に内部電極に接続された第１の外部電極を形成する。第１の外部電極を形成した焼結体全体にガラスコーティングを行なう。ガラスコーティングを行なった焼結体の側面に第２の外部電極を形成する。この方法により積層電子部品では、内部電極と外部電極との電気的接続を安定なものとすることができる。
図１Ａは実施の形態における積層電子部品の斜視図である。 図１Ｂは図１Ａに示す積層電子部品の線１Ｂ－１Ｂにおける断面図である。 図２は実施の形態における積層電子部品の製造方法を示す断面図である。 図３は実施の形態における積層電子部品の製造方法を示す断面図である。 図４は実施の形態における積層電子部品の製造方法を示す断面図である。 図５は実施の形態における積層電子部品の製造方法を示す断面図である。 図６は実施の形態における積層電子部品の製造方法を示す断面図である。 図７は実施の形態における積層電子部品の製造方法を示す断面図である。 図８は実施の形態における積層電子部品の製造方法を示す断面図である。
　図１Ａは実施の形態における積層電子部品１０００の斜視図である。図１Ｂは図１Ａに示す積層電子部品１０００の線１Ｂ－１Ｂにおける断面図である。実施の形態においては、積層電子部品１０００は積層セラミックバリスタである。
　積層電子部品１０００は、焼結体１１と、焼結体１１上に設けられた絶縁層１５と、焼結体１１上に設けられた外部電極１３Ａ、１３Ｂと、外部電極１３Ａ上に設けられた外部電極１４Ａと、外部電極１３Ｂ上に設けられた外部電極１４Ｂと、外部電極１４Ａ上に設けられためっき層１６Ａと、外部電極１４Ｂ上に設けられためっき層１６Ｂと、めっき層１６Ａ上に設けられた接合材１８Ａと、めっき層１６Ｂ上に設けられた接合材１８Ｂと、接合材１８Ａでめっき層１６Ａすなわち外部電極１４Ａに接合するリード端子１７Ａと、接合材１８Ｂでめっき層１６Ｂすなわち外部電極１４Ｂに接合するリード端子１７Ｂとを備える。焼結体１１は、互いに交互に積層された複数の絶縁層２２と内部電極１２Ａ、１２Ｂとを備える。焼結体１１は、内部電極１２Ａが露出する側面１１Ａと、内部電極１２Ｂが露出する側面１１Ｂと、側面１１Ａ、１１Ｂに繋がる実装面１１Ｃと、側面１１Ａ、１１Ｂに繋がりかつ実装面１１Ｃの反対側の対面１１Ｄと、側面１１Ａ、１１Ｂと実装面１１Ｃと対面１１Ｄとに繋がる表面１１Ｅと、側面１１Ａ、１１Ｂと実装面１１Ｃと対面１１Ｄとに繋がりかつ表面１１Ｅの反対側の表面１１Ｆとを有する。絶縁層１５は焼結体１１の実装面１１Ｃと対面１１Ｄと表面１１Ｅ、１１Ｆ上に設けられている。積層電子部品１０００は回路基板等の実装物２００１にリード端子１７Ａ、１７Ｂが接続されることにより実装物２００１に実装されるように構成されている。
　積層電子部品１０００の製造方法を以下に説明する。図２から図８は積層電子部品１０００の製造方法を説明するための断面図である。
　酸化亜鉛に酸化ビスマス等を添加し、可塑剤、バインダ等を混合して得られた混合材料をシート形状に成形して複数のグリーンシート１２２を形成する。銀粉にバインダ等を混ぜて内部電極用ペースト１１２を形成する。複数のグリーンシート１２２に内部電極用ペースト１１２を印刷してグリーンシート１２２と内部電極用ペースト１１２とが交互に配列されるように積層した後、個片化することにより図２に示す複数の積層体１１１を形成する。複数の積層体１１１を約９００℃で焼成することにより複数の焼結体１１を得る。その際、グリーンシート１２２と内部電極用ペースト１１２とは同時に焼成されそれぞれ絶縁層２２と内部電極１２Ａ、１２Ｂとなる。複数の焼結体１１を研磨剤と混ぜて攪拌して面取りすることにより、焼結体１１の角部の面取りを行なうとともに、内部電極１２Ａ、１２Ｂを焼結体１１の互いに反対側の側面１１Ａ、１１Ｂにそれぞれ露出させる。これにより図２に示す焼結体１１が得られる。内部電極１２Ａは側面１１Ｂには露出しておらず、内部電極１２Ｂは側面１１Ａに露出していない。焼結体１１の大きさは、幅約７ｍｍ、長さ約９ｍｍ、高さ約３ｍｍとなっている。
　銀粉にバインダ等を混ぜて得られる導体ペーストを準備する。次に内部電極１２Ａが露出した側面１１Ａが揃いかつ内部電極１２Ｂが露出した側面１１Ｂが揃いうように複数の焼結体１１を整列させ、露出した内部電極１２Ａ、１２Ｂをそれぞれ覆うように焼結体１１の側面１１Ａ、１１Ｂに導体ペーストを印刷し、約８００℃で焼成することにより外部電極１３Ａ、１３Ｂを形成することにより中間部品１００１を得る。その際に、側面１１Ａ、１１Ｂから露出した内部電極１２Ａ、１２Ｂに外部電極１３Ａ、１３Ｂを直接的に接触するように形成するので、内部電極１２Ａ、１２Ｂと外部電極１３Ａ、１３Ｂとの電気的接続を安定なものとすることができる。外部電極１３Ａ、１３Ｂの厚さは約２０μｍとなっている。内部電極１２Ａ、１２Ｂどうしに挟まれた絶縁層２２の領域は、積層電子部品１０００の電気的特性を決定する。外部電極１３Ａ、１３Ｂに銀粉にバインダ等を混ぜた導体ペーストを用いているので、導体である銀粉以外の誘電体等の積層電子部品１０００の電気的特性に影響する余計なものがこの領域に拡散することを防ぎ、電気的特性を安定化することができる。
　図４に示すように、例えばサブミクロンサイズのシリカ粉末５０２と、シリカ粉末５０２が分散する媒体液５０３とよりなるシリカ粉末５０２の懸濁液であるガラスコーティング用のコーティング液５０１を準備する。次に、図４に示すように、外部電極１３Ａ、１３Ｂが形成された焼結体１１である中間部品１００１をコーティング液５０１に漬け、中間部品１００１全体をガラスコーティングする。このとき、外部電極１３Ａ、１３Ｂの表面と焼結体１１の表面１１Ｃ～１１Ｆ（図１Ａと図１Ｂ参照）にシリカ粉末５０２が付着する。このあと、全体をガラスコーティングされた中間部品１００１を約９００℃で熱処理することにより図５に示す中間部品１００２を形成する。焼結体１１の酸化亜鉛の素体すなわち表面１１Ｃ～１１Ｄに付着したシリカ粉末５０２は絶縁層２２の酸化亜鉛の亜鉛と反応して焼結体１１の表面１１Ｃ～１１Ｄの全体に安定な絶縁層１５を形成する。このような安定な絶縁層１５を外部電極１３Ａ、１３Ｂ以外の外部電極１３Ａ、１３Ｂから露出する表面１１Ｃ～１１Ｄの全体に形成することにより、信頼性に優れた積層電子部品１０００を得ることができる。図５に示す中間部品１００２では、外部電極１３Ａ、１３Ｂの表面にはシリカが付着してシリカ層５１Ａ、５１Ｂがそれぞれ形成されている。
　銀粉とガラスフリットにバインダ等を混ぜて得られる混合ペーストを準備する。次に、外部電極１３Ａが形成された側面が揃いかつ外部電極１３Ｂが形成された側面が揃うように複数の焼結体１１すなわち中間部品１００２を整列させ、外部電極１３Ａ、１３Ｂが露出しないように外部電極１３Ａ、１３Ｂを完全に覆うように外部電極１３Ａ、１３Ｂに混合ペーストを塗布し、約７００℃で焼成することにより図６に示す外部電極１４Ａ、１４Ｂを形成する。外部電極１４Ａ、１４Ｂは外部電極１３Ａ、１３Ｂよりも大きな面積を有し、外部電極１３Ａ、１３Ｂの周囲をそれぞれ囲む。このとき、外部電極１３Ａ、１３Ｂの表面に付着したシリカ層５１Ａ、５１Ｂのシリカの一部は混合ペーストすなわち外部電極１４Ａ、１４Ｂ中のガラスフリットに拡散する。これにより、外部電極１３Ａ、１３Ｂが外部電極１４Ａ、１４Ｂに確実に電気的接続される。混合ペーストを塗布する方法としては、印刷工法を用いることが好ましいが、ディップ工法を用いてもかまわない。但しこの場合も中間部品１００２のほぼ側面のみに塗布することが好ましい。外部電極１４Ａ、１４Ｂを形成するためにガラスフリット入りの銀ペーストを用いているので、外部電極１４Ａ、１４Ｂは外部電極１３Ａ、１３Ｂとおよび焼結体１１とに十分な強度で固着することができる。
　次に電気めっきにより、外部電極１４Ａ、１４Ｂ上にめっき層１６Ａ、１６Ｂをそれぞれ形成することで図７に示す個別部品１００３を形成する。めっき層１６Ａ（１６Ｂ）は、外部電極１４Ａ（１４Ｂ）上に形成されたニッケルめっき層と、ニッケルめっき層上に形成された錫めっき層とよりなる二層構造を有する。実施の形態では、ニッケルめっき層の厚さは約３μｍであり、錫めっき層の厚さは約５μｍである。
　鉄またはリン青銅の板を所定の形状に打ち抜いた後、Ｌ字状に折り曲げることによりリード端子１７Ａ、１７Ｂを準備する。リード端子１７Ａ、１７Ｂにはニッケルおよび錫のめっき層が形成され、外部電極１４Ａ、１４Ｂと当接する領域にははんだ等の接合材より接合層１８Ａ、１８Ｂがそれぞれ設けられている。次に、図８に示すように、めっき層１６Ａ、１６Ｂすなわち外部電極１４Ａ、１４Ｂにリード端子１７Ａ、１７Ｂをそれぞれ接続する。リード端子１７Ａ、１７Ｂを外部電極１４Ａ、１４Ｂと接合層１８Ａ、１８Ｂを当接させ、レーザ等で加熱して接合層１８Ａ、１８Ｂのはんだを溶かし、外部電極１４Ａ、１４Ｂにリード端子１７Ａ、１７Ｂを接続し、リード端子付の積層電子部品１０００を得ることができる。外部電極１３Ａ、１３Ｂと外部電極１４Ａ、１４Ｂを印刷で形成したことによりリード端子１７Ａ、１に接する外部電極１４Ａ、１４Ｂ（めっき層１６Ａ、１６Ｂ）の表面を平坦にすることができ、接合層１８Ａ、１８Ｂをリード端子１７Ａ、１７Ｂに沿って焼結体１１の側面１１Ａ、１１Ｂから実装面１１Ｃを超えて実装物２００１に向かって濡れ広げることができる。このように構成することにより、リード端子１７Ａ、１７Ｂ側からの応力を分散することができ、積層電子部品１０００の信頼性をさらに向上させることができる。
　図７と図８に示す個別部品１００３は、積層電子部品１０００が回路基板等の実装物２００１（図１Ｂ参照）に実装されているときに実装物２００１に対向する実装面５３Ｃと、実装面５３Ｃと反対側の対面５３Ｄとを有する。リード端子１７Ａ、１７Ｂを外部電極１４Ａ、１４Ｂに接続する場合、個別部品１００３の対面５３Ｄを下にして基準面５４に当接するように配置し、リード端子１７Ａ、１７Ｂの端部１１７Ａ、１１７Ｂを基準面５４に当接させて対面５３Ｄと位置あわせした状態でリード端子１７Ａ、１７Ｂを外部電極１４Ａ、１４Ｂに接続する。上記方法により形成した外部電極１４Ａ、１４Ｂは個別部品１００３の対面５３Ｄにほとんどつかないようにすることができる。したがって上記の位置合せにより、リード端子１７Ａ、１７Ｂの取り付け位置を安定させることができ、積層電子部品１０００を高精度に容易に実装物２００１に実装でき実装性を向上させることができる。
　上述の従来の電子部品では、リード端子を取り付けるときに位置ずれが発生すると、回路基板に実装するときに以下の問題が発生する。従来のリード端子付の面実装の電子部品は、通常の面実装用の部品にリード端子を取り付けたものであり、これらの電子部品では回路基板に実装するために、電子部品の実装面に電極がディップ等の方法によって形成される。したがって、実装面以外に上面、側面等の電子部品の他の面にも電極が形成されている。この電子部品の外形を基準にしてリード端子を取り付けようとすると、電極の厚さばらつきによって、位置ずれが生じる場合がある。
　実施の形態における積層電子部品１０００は、上述のように、高精度に容易に実装物２００１に実装でき実装性を向上させることができる。
　リード端子１７Ａ、１７Ｂを位置決めする際に、個別部品１００３のうち実装面５３Ｃの反対側で実装面５３Ｃから最も遠い部分を基準面５４に当接させる。図８に示す個別部品１００３ではめっき層１６Ａ、１６Ｂが基準面５４に当接している。実施の形態では、焼結体１１のバラつきによるリード端子１７Ａ、１７Ｂの位置のばらつきを確実に抑えるためには、外部電極１４Ａ、１４Ｂに比べて絶縁層１５が実装面５３Ｃの反対側で実装面５３Ｃからより遠いことが好ましい。
１１　　焼結体
１２Ａ，１２Ｂ　　内部電極
１３Ａ，１３Ｂ　　外部電極（第１の外部電極）
１４Ａ，１４Ｂ　　外部電極（第２の外部電極）
１５　　絶縁層
１６Ａ，１６Ｂ　　めっき層
１７Ａ，１７Ｂ　　リード端子
１８Ａ，１８Ｂ　　接合層

Claims (9)

  1. 交互に積層された半導体セラミック層と内部電極とを備えて、前記内部電極が露出する側面を有する積層体を準備するステップと、
    前記積層体を焼成して、前記内部電極が露出する側面を有する焼結体を得るステップと、
    前記焼結体の前記側面に前記内部電極に接続された第１の外部電極を形成するステップと、
    前記形成された第１の外部電極を有する前記焼結体全体にガラスコーティングを行うことにより、絶縁層を前記焼結体の前記第１の外部電極から露出する表面に形成するステップと、
    前記第１の外部電極上に第２の外部電極を形成するステップと、
    を含む、積層電子部品の製造方法。
  2. 前記第１の外部電極を形成する前記ステップは、前記焼結体の前記側面に前記第１の外部電極を印刷工法により形成するステップを含む、請求項１に記載の積層電子部品の製造方法。
  3. 前記第２の外部電極を形成する前記ステップは、前記第１の外部電極上に前記第２の外部電極を印刷工法により形成するステップを含む、請求項２に記載の積層電子部品の製造方法。
  4. 前記第１の外部電極を形成する前記ステップは、前記焼結体の前記側面に銀を含有する導体ペーストを塗布するステップを含み、
    前記第２の外部電極を形成する前記ステップは、銀とガラスフリットとを含有する混合ペーストを前記第１の外部電極に塗布するステップを含む、請求項１から３のいずれか１項に記載の積層電子部品の製造方法。
  5. 前記第２の外部電極を形成する前記ステップは、前記第１の外部電極に塗布された前記混合ペーストを焼き付けるステップをさらに含む、請求項４に記載の積層電子部品の製造方法。
  6. 前記絶縁層を形成する前記ステップは、シリカ粉末の懸濁液に前記形成された第１の外部電極を有する前記焼結体を漬けて前記ガラスコーティングを行うことにより、シリカが前記第１の外部電極の表面に残るように前記絶縁層を形成するステップを含み、
    前記第２の外部電極を形成する前記ステップは、前記第１の外部電極のシリカが残る前記表面に前記混合ペーストを塗布するステップを含む、請求項４または５に記載の積層電子部品の製造方法。
  7. 前記第１の外部電極を形成する前記ステップは、前記塗布された導体ペーストを焼き付けるステップをさらに含む、請求項４から６のいずれか１項に記載の積層電子部品の製造方法。
  8. 前記第２の外部電極にリード端子を接続するステップをさらに含む、請求項１から７のいずれか１項に記載の積層電子部品の製造方法。
  9. 前記第２の外部電極を形成する前記ステップは、前記焼結体と前記絶縁層と前記第１の外部電極と前記第２の外部電極とを備えた個体部品を得るステップを含み、
    前記個体部品は、前記積層電子部品が実装物に実装されているときに前記実装物に対向する実装面と、前記実装面の反対側の対面とを有し、
    前記第２の外部電極に前記リード端子を接続するステップは、
    　　　前記個体部品の前記対面と、前記リード端子の端部とを位置あわせすることによって前記リード端子を位置決めするステップと、
    　　　前記位置決めしたリード端子を前記第２の外部電極に接続するステップと、
    を含む、請求項８に記載の積層電子部品の製造方法。
PCT/JP2018/034534 2017-10-11 2018-09-19 積層電子部品の製造方法 WO2019073762A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019547963A JP7361250B2 (ja) 2017-10-11 2018-09-19 積層電子部品の製造方法
US16/622,572 US11387023B2 (en) 2017-10-11 2018-09-19 Multilayer electronic component production method
CN201880048740.9A CN110945605B (zh) 2017-10-11 2018-09-19 层叠电子部件的制造方法
US17/838,961 US20220310291A1 (en) 2017-10-11 2022-06-13 Multilayer electronic component production method
JP2022133821A JP7394292B2 (ja) 2017-10-11 2022-08-25 積層電子部品

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017197380 2017-10-11
JP2017-197380 2017-10-11

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/622,572 A-371-Of-International US11387023B2 (en) 2017-10-11 2018-09-19 Multilayer electronic component production method
US17/838,961 Division US20220310291A1 (en) 2017-10-11 2022-06-13 Multilayer electronic component production method

Publications (1)

Publication Number Publication Date
WO2019073762A1 true WO2019073762A1 (ja) 2019-04-18

Family

ID=66100032

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/034534 WO2019073762A1 (ja) 2017-10-11 2018-09-19 積層電子部品の製造方法

Country Status (4)

Country Link
US (2) US11387023B2 (ja)
JP (2) JP7361250B2 (ja)
CN (1) CN110945605B (ja)
WO (1) WO2019073762A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330107A (ja) * 1995-03-24 1996-12-13 Tdk Corp 積層型バリスタ
JP2000164406A (ja) * 1998-11-25 2000-06-16 Murata Mfg Co Ltd チップ型電子部品とその製造方法
JP2000223359A (ja) * 1999-01-29 2000-08-11 Murata Mfg Co Ltd セラミック電子部品
JP2000235932A (ja) * 1999-02-16 2000-08-29 Murata Mfg Co Ltd セラミック電子部品
JP2015012052A (ja) * 2013-06-27 2015-01-19 株式会社村田製作所 セラミックサーミスタ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58111915U (ja) * 1982-01-25 1983-07-30 日本電気株式会社 積層セラミツクコンデンサ
JPS6284921U (ja) * 1985-11-15 1987-05-30
EP0734031B1 (en) * 1995-03-24 2004-06-09 TDK Corporation Multilayer varistor
JP2000306764A (ja) 1999-04-23 2000-11-02 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
JP3476800B2 (ja) 2001-08-22 2003-12-10 Ｔｄｋ株式会社 ラジアルリード型積層セラミック電子部品
US20080239621A1 (en) * 2007-03-29 2008-10-02 Azizuddin Tajuddin Clip-on leadframe
JP4978307B2 (ja) 2007-05-24 2012-07-18 株式会社村田製作所 リード線付き電子部品、及び該リード線付き電子部品の製造方法
JP5353251B2 (ja) 2009-01-07 2013-11-27 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの実装構造
JP5664574B2 (ja) * 2011-03-18 2015-02-04 株式会社村田製作所 積層セラミックコンデンサ
JP5375877B2 (ja) * 2011-05-25 2013-12-25 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの製造方法
CN203085375U (zh) * 2012-12-24 2013-07-24 日科能高电子(苏州)有限公司 铝电解电容器引脚切断机
JP6295803B2 (ja) 2014-04-24 2018-03-20 株式会社Ｌｉｂ総合開発 オキシフッ化リン酸リチウムの製造方法
JP6620413B2 (ja) 2015-03-30 2019-12-18 日本ケミコン株式会社 コンデンサおよびその製造方法
CN205752078U (zh) * 2016-05-10 2016-11-30 南京萨特科技发展有限公司 引脚结构大电流微型熔断器
CN106024231B (zh) * 2016-05-27 2018-07-10 辰硕电子(九江)有限公司 一种氧化锌压敏电阻器瓷片的制备方法
JP7034613B2 (ja) 2017-06-29 2022-03-14 太陽誘電株式会社 セラミック電子部品及びその製造方法、並びに電子部品実装基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330107A (ja) * 1995-03-24 1996-12-13 Tdk Corp 積層型バリスタ
JP2000164406A (ja) * 1998-11-25 2000-06-16 Murata Mfg Co Ltd チップ型電子部品とその製造方法
JP2000223359A (ja) * 1999-01-29 2000-08-11 Murata Mfg Co Ltd セラミック電子部品
JP2000235932A (ja) * 1999-02-16 2000-08-29 Murata Mfg Co Ltd セラミック電子部品
JP2015012052A (ja) * 2013-06-27 2015-01-19 株式会社村田製作所 セラミックサーミスタ

Also Published As

Publication number Publication date
CN110945605B (zh) 2023-01-03
JP7394292B2 (ja) 2023-12-08
JP2022166301A (ja) 2022-11-01
JP7361250B2 (ja) 2023-10-16
US20200194151A1 (en) 2020-06-18
JPWO2019073762A1 (ja) 2020-09-17
CN110945605A (zh) 2020-03-31
US11387023B2 (en) 2022-07-12
US20220310291A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
US11482371B2 (en) Electronic component
US9324483B2 (en) Chip thermistor and method of manufacturing same
CN104867673A (zh) 多层陶瓷电子组件以及其上安装有多层陶瓷电子组件的板
JP2017204565A (ja) 積層コイル部品
KR102112107B1 (ko) 전자부품 및 전자부품의 제조 방법
US11915852B2 (en) Electronic component
US9984822B2 (en) Electronic component
JPH0278211A (ja) 積層セラミックコンデンサ
US20220208474A1 (en) Electronic component
US10650972B2 (en) Electronic component
JP2016076582A (ja) セラミック電子部品
JP2021068843A (ja) 積層セミック電子部品
WO2017002495A1 (ja) チップ型セラミック電子部品
JP2001015371A (ja) チップ型セラミック電子部品及びその製造方法
JP7055588B2 (ja) 電子部品
JP7394292B2 (ja) 積層電子部品
JP7012219B2 (ja) 積層バリスタの製造方法
KR102070230B1 (ko) 적층 세라믹 전자 부품의 제조 방법 및 이를 이용하여 제조된 적층 세라믹 전자 부품
JP2017195309A (ja) 積層コイル部品
JP7300589B2 (ja) 積層バリスタの製造方法および積層バリスタ
US20240161950A1 (en) Multilayer ceramic component
US20210383960A1 (en) Multilayer inductor component
JP2000306763A (ja) 積層セラミックコンデンサとその製造方法
JPH06260302A (ja) チップ型ｐｔｃサーミスタ
JP3078375B2 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18866678

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019547963

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18866678

Country of ref document: EP

Kind code of ref document: A1