JP2015012052A - セラミックサーミスタ - Google Patents

セラミックサーミスタ Download PDF

Info

Publication number
JP2015012052A
JP2015012052A JP2013134584A JP2013134584A JP2015012052A JP 2015012052 A JP2015012052 A JP 2015012052A JP 2013134584 A JP2013134584 A JP 2013134584A JP 2013134584 A JP2013134584 A JP 2013134584A JP 2015012052 A JP2015012052 A JP 2015012052A
Authority
JP
Japan
Prior art keywords
ceramic
external electrode
nickel
thermistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013134584A
Other languages
English (en)
Inventor
慶伸 崎
Yoshinobu Saki
慶伸 崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013134584A priority Critical patent/JP2015012052A/ja
Priority to CN201420176326.5U priority patent/CN203966703U/zh
Publication of JP2015012052A publication Critical patent/JP2015012052A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】ニッケル皮膜が持つ応力を緩和可能なセラミックサーミスタを提供すること。
【解決手段】セラミックサーミスタ1は、セラミック基体2と、セラミック基体2の表面において異なる位置に設けられた第一外部電極3aおよび第二外部電極3bと、セラミック基体2内で相対向する第一内部電極22b,22dおよび第二内部電極22a,22cであって、第一外部電極3aおよび第二外部電極3bに接合する第一内部電極22b,22dおよび第二内部電極22a,22cと、を備えている。第一外部電極3aおよび第二外部電極3bは、1.02[μm]以下の粒径のニッケルからなる第一ニッケル皮膜5aおよび第二ニッケル皮膜5b、を含む。
【選択図】図1

Description

本発明は、少なくとも、セラミック素体と、その表面に設けられた複数の外部電極と、セラミック素体内部に設けられた複数の内部電極と、を備えるセラミックサーミスタ(以下、単にサーミスタという)に関する。
従来、この種のサーミスタとしては、例えば、特許文献1に記載の積層正特性サーミスタがある。この積層正特性サーミスタにおいて、セラミック素体の両端部には外部電極が形成されている。
セラミック素体は、BaTiO3および半導体化剤を含有した複数の半導体セラミック層と、複数の内部電極とが交互に積層されて作製される。
各外部電極は、所定数の内部電極と電気的に接続される下地電極を含む。各下地電極の表面には、ニッケルのめっき膜が形成され、さらに該ニッケルめっき膜の表面には、Snのめっき膜が形成される。
国際公開第2008/123078号
特許文献1にも例示される通り、セラミックサーミスタでは、一般的に、下地電極上にニッケルめっきが施される。しかし、ニッケルめっきは、相対的に大きな応力(より具体的には引っ張り応力)を持つため、外部電極の縁部分からセラミック素体に相対的に大きな負荷がかかる。この負荷により、内部電極には応力が発生し内部電極にクラックが発生してしまうことがある。このようなクラックは、サーミスタの特性に大きく影響する。
それゆえに、本発明の目的は、ニッケル皮膜が持つ応力を緩和可能なセラミックサーミスタを提供することである。
上記目的を達成するために、本発明の一局面は、セラミックサーミスタであって、セラミック基体と、前記セラミック基体表面において異なる位置に設けられた第一外部電極および第二外部電極と、前記セラミック基体内で相対向する第一内部電極および第二内部電極であって、前記第一外部電極および前記第二外部電極に接合する第一内部電極および第二内部電極と、を備えている。前記第一外部電極および前記第二外部電極は、1.02[μm]以下の粒径のニッケルからなる第一ニッケル皮膜および第二ニッケル皮膜、を含む。
上記局面によれば、ニッケル皮膜が持つ応力を緩和可能となる。
セラミックサーミスタの完成品の縦断面を示す図である。 ニッケル皮膜の粒径に対する破壊強度を示すグラフである。
《はじめに》
以下、本発明の一実施形態に係るセラミックサーミスタ(以下、単に、サーミスタという)の説明に先立ち、図1に示すL軸、W軸、T軸を定義する。L軸、W軸およびT軸は互いに直交しており、セラミックサーミスタ1の左右方向(横方向)、前後方向(縦方向)および上下方向(厚さ方向)を示す。T軸はさらに、複数のセラミックシート21が積層される方向を示す。
《セラミックサーミスタの構成》
図1において、サーミスタ1は、例えば1005サイズ等、L軸、W軸およびT軸方向に予め定められた大きさを有する。このサーミスタ1は、基本構成として、セラミック基体2と、二個一対の第一外部電極3aおよび第二外部電極3bと、を備えている。
セラミック基体2は、L軸方向に相対的に長い略直方体形状を有する。1005サイズの場合、L軸方向長さは概ね1.0[mm]で、W軸方向幅は概ね0.5[mm]である。T軸方向厚さは、任意に定めればよいが、例えば0.5[mm]である。このようなセラミック基体2は、複数のセラミックシート21と、複数の内部電極22と、を含む。
各セラミックシート21は、例えば正の温度係数を持つセラミック材料(後述の《サーミスタの製法の一例》を参照)から作製される。複数のセラミックシート21はT軸方向に積層される。本実施形態では例示的に、複数のセラミックシート21として、五枚のセラミックシート21a〜21eがこの記載順にT軸の負方向側から正方向側に積層される。なお、図1には、T軸方向に隣り合う二つのセラミックシート21の界面が破線にて仮想的に示されている。
各内部電極22は、セラミックと良好なオーミック接合が可能で酸化し難い金属材料(例えばNi)で作製される。また、各内部電極22は、T軸方向からの平面視(以下、上面視という)で、左右方向に長い矩形形状を有する。
本実施形態では、複数の内部電極22の一例として、二つの第一内部電極22b,22dと、二つの第二内部電極22a,22cと、を含んでいる。
内部電極22bは、上下方向に隣り合うセラミックシート21b,21cの間に形成される。より具体的には、内部電極22bの左端面は、セラミックシート21b,21cの左端面と段差無く実質的に揃っている。つまり、内部電極22bの左端面は、第一外部電極3aとの電気的接続のために、セラミックシート21b,21cの左端面の間から露出している。逆に、内部電極22bの右端面、前端面および後端面は、セラミックシート21b,21cの間から露出しない。
内部電極22dは、実質的に、内部電極22bを上方に平行移動したものであって、セラミックシート21d,21eの間に形成される。
内部電極22aは、セラミックシート21a,21bの間に形成される。より具体的には、内部電極22aの右端面は、セラミックシート21a,21bの左端面と実質的に揃っており、第二外部電極3bとの電気的接続のために、セラミックシート21a,21bの右端面の間から露出する。一方、内部電極22aの左端面、前端面および後端面は、セラミックシート21a,21bの間から露出しない。
内部電極22cは、実質的に、内部電極22aを上方に平行移動したものであって、セラミックシート21c,21dの間に形成される。
第一外部電極3aは、第一下地電極4aと、第一ニッケル皮膜5aと、第一スズ皮膜6aと、を含んでいる。下地電極4aは、セラミック基体2の左端面に、NiCr,NiCu,Agをこの記載順にスパッタリングすることにより形成される。ニッケル皮膜5aは、下地電極4aの表面に電界めっきにより成膜される。このニッケル皮膜5aにおけるニッケルの粒径は、1.02[μm]以下である。
スズ皮膜6aは、ニッケル皮膜5aの表面に電界めっきにより成膜される。
第二外部電極3bは、第一外部電極3aの下地電極4a、ニッケル皮膜5aおよびスズ皮膜6aと実質的に左右対称な第二下地電極4b、第二ニッケル皮膜5bおよび第二スズ皮膜6bを含んでいる。この外部電極3bは、セラミック基体2の表面上であって、外部電極3aとは離れて設けられる。
《セラミックサーミスタの製法の一例》
上記サーミスタ1は、大略的には、下記の第一工程〜第八工程から製造される。
第一工程は以下の通りである。セラミック基体2の出発原料(つまり素原料)は、次式(1)を満たすように秤量された後、調合される。
(Ba0.998Sm0.002)TiO3 …(1)
なお、上式(1)において、半導体化剤であるSmは、LaやNd等、他の希土類元素に変更されても構わない。
次の第二工程では、第一工程で秤量された粉末に純水が加えられる。純水が加えられた粉末は、ジルコニアボールと共に16時間混合および粉砕された後に乾燥させられる。この粉砕物は、約1100℃で2時間の間仮焼され、これによって、仮焼粉が得られる。
次の第三工程では、第二工程で得られた仮焼粉に、有機バインダ、分散剤および水が加えられる。これらはジルコニアボールと共に数時間混合され、これによって、セラミックスラリーが得られる。このセラミックスラリーはドクターブレード法等によりシート状に成形された後、乾燥させられる。その結果、セラミックシート21となるべきセラミックグリーンシートが得られる。このシートの厚さは例えば約40[μm]である。
次の第四工程では、Ni金属粉末と有機バインダとが有機溶剤内に分散させられ、これによって、Ni内部電極用導電性ペーストが生成される。この導電性ペーストを用いてスクリーン印刷により、セラミックグリーンシートの主面上に、焼結後に厚さが0.5[μm]〜2.0[μm]となる内部電極22が得られるようにパターンが印刷される。この第四工程により、パターン付セラミックグリーンシートが得られる。
次の第五工程では、所定数のパターン付セラミックグリーンシートが積層され、圧着する。その後、積層・圧着されたシート材は、所定サイズのセラミック生チップに切断され、その後、焼成される。
次の第六工程では、上記第五工程で得られたセラミック生チップが大気中で約300℃で約12時間脱脂処理される。その後、脱脂処理済の生チップはN2/H2の還元雰囲気下で、1180℃〜1240℃の温度で2時間焼成される。これによって、セラミック焼結素体が得られる。
次の第七工程では、上記第六工程で得られたセラミック焼結素体は、バレル研磨後に、シリカ系のガラス溶液に浸漬した後熱処理され、これによって、焼結素体表面にガラス保護層が形成される。その後さらに、セラミック焼結素体が再酸化される。
次の第八工程では、再酸化済のセラミック焼結素体の左右両端面にNiCr、NiCu、Agの順でスパッタリングにより外部電極3a,3bが形成される。最後に、外部電極3a,3bの表面に、電解めっきにより約30分間、ニッケルめっきを成膜して、ニッケル皮膜5a,5bが形成される。ここで、ニッケル皮膜5a,5bの膜厚は3.0[μm]である。また、ニッケル皮膜5a,5bの粒径は1.02[μm]以下であり、その表面粗さRaは1.98[μm]以下である。この粒径は、電解めっき時の印加電流を調整することで制御される。
その後、ニッケル皮膜5a,5bの表面に、電解めっきにより、スズめっきを成膜して、スズ皮膜6a,6bが形成される。
以上の八工程により、サーミスタ1が完成する。
《セラミックサーミスタの作用・効果》
以上のようなサーミスタ1の効果を明らかにすべく、本件発明者は、ニッケル皮膜の粒径が相違する三種類の評価サンプルNo.1〜No.3を作製した。サンプルNo.1〜No.3では、ニッケル皮膜の粒径および表面粗さは互いに異なるが、それ以外の構成については共通である。具体的な粒径および表面粗さは、サンプルNo.1については1.56[μm]および2.67[μm]である。他のサンプルについては表1に記載の通りである。なお、粒径の測定方法としては、走査型電子顕微鏡(SEM)により、×5000の倍率で各サンプルを観察することが例示される。
Figure 2015012052
本件発明者は、作製した各サンプルに対し基板曲げ試験(JIS C 60068−2−21)を実施した。具体的には、各サンプルを回路基板にハンダ等で実装した後、その回路基板を、実装されたサンプルにクラックが生じるまで撓ませた。その時の撓み量を、サンプルNo毎に破壊強度として測定した。その結果を、図2に示す。図2によれば、ニッケル皮膜5a,5bの粒径が小さくなるにつれて、クラックが生じる際の撓み量(破壊強度)が大きくなっていることが分かる。本件発明者は、3[mm]以上でもクラックが発生しないレベルの破壊強度を確保すべく、ニッケル皮膜5a,5bの粒径を1.02[μm]以下と規定した。ここで、3[mm]以上という基準値は、基板曲げ試験において1[mm]の曲げ深さが要求され、かかる要求値に対しマージン等を考慮して設定されている。
また、本件発明者は、作製した各サンプルを回路基板にハンダを用いて実装し、下記条件で低温断続試験を実施した。
・試験温度:−40[℃]
・試験電圧(最大保証電圧):16[V]
・オン時間:1[min]
・オフ時間:2[min]
・試験サイクル数:3000
・低温断続試験を実施した数(但し、サンプルNo毎):80個
上記低温断続試験の後、本件発明者は、サンプルNo毎に、サンプル80個に対するマイクロクラック発生数を測定した。その結果、ニッケル皮膜5a,5bの粒径を1.02[μm]以下にすると、クラック発生数が0になることが確認された。
さらに、本件発明者は、作製した各サンプルを回路基板にハンダを用いて実装し、下記条件で熱衝撃試験を実施した。
・試験温度(低温側):−40[℃]
・試験温度(高温側):150[℃]
・高温・低温の雰囲気にさらす保持時間:それぞれにつき30[min]
・試験サイクル数:3000
・熱衝撃試験を実施した数(但し、サンプルNo毎):80個
上記熱衝撃試験の後、本件発明者は、サンプルNo毎に、サンプル80個に対するマイクロクラック発生数を測定した。その結果、ニッケル皮膜5a,5bの粒径を1.02[μm]以下にすると、クラック発生数が0になることが確認された。
以上説明した通り、ニッケル皮膜5a,5bの粒径が1.02[μm]以下であれば、歪みが小さくなるため、ニッケル皮膜5a,5bが持つ応力を緩和できる。その結果、セラミックサーミスタ1が実装された回路基板を大きく撓ませても、内部電極22にクラックが発生せず、さらに、低温断続試験や熱衝撃試験でのクラック発生数も0となる。
《付記》
なお、以上の実施形態では、正の温度特性を持つセラミックサーミスタ1について説明した。しかし、これに限らず、負の温度特性を持つセラミックサーミスタでも、同様のニッケル皮膜厚を採用可能である。
また、以上の実施形態では、ニッケル皮膜5a,5bの膜厚は3.0[μm]として説明した。しかし、これに限らず、ニッケル皮膜厚は、以下の表2に代表的に示すように他の値でも構わない。例えば、ニッケル皮膜厚が0.23[μm]、3.51[μm]、23.22[μm]の場合、ニッケル皮膜の粒径は0.31[μm]、0.52[μm]、0.54[μm]であり、上記実施形態と同様の効果を奏する。
本発明に係るセラミックサーミスタは、クラックが発生し難い点で優れており、車載用途等に好適である。
1 セラミックサーミスタ
2 セラミック基体
21 セラミックシート
22 内部電極
3a,3b 外部電極
5a,5b ニッケル皮膜

Claims (1)

  1. セラミック基体と、
    前記セラミック基体表面において異なる位置に設けられた第一外部電極および第二外部電極と、
    前記セラミック基体内で相対向する第一内部電極および第二内部電極であって、前記第一外部電極および前記第二外部電極に接合する第一内部電極および第二内部電極と、を備え、
    前記第一外部電極および前記第二外部電極は、1.02[μm]以下の粒径のニッケルからなる第一ニッケル皮膜および第二ニッケル皮膜、を含む、セラミックサーミスタ。
JP2013134584A 2013-06-27 2013-06-27 セラミックサーミスタ Pending JP2015012052A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013134584A JP2015012052A (ja) 2013-06-27 2013-06-27 セラミックサーミスタ
CN201420176326.5U CN203966703U (zh) 2013-06-27 2014-04-11 陶瓷热敏电阻

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013134584A JP2015012052A (ja) 2013-06-27 2013-06-27 セラミックサーミスタ

Publications (1)

Publication Number Publication Date
JP2015012052A true JP2015012052A (ja) 2015-01-19

Family

ID=51927257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013134584A Pending JP2015012052A (ja) 2013-06-27 2013-06-27 セラミックサーミスタ

Country Status (2)

Country Link
JP (1) JP2015012052A (ja)
CN (1) CN203966703U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019073762A1 (ja) * 2017-10-11 2019-04-18 パナソニックIpマネジメント株式会社 積層電子部品の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357627A (ja) * 1999-06-15 2000-12-26 Mitsubishi Materials Corp チップ型電子部品
JP2002280249A (ja) * 2001-03-22 2002-09-27 Tdk Corp 積層セラミック電子部品
WO2008123078A1 (ja) * 2007-03-19 2008-10-16 Murata Manufacturing Co., Ltd. 積層正特性サーミスタ
US20110236658A1 (en) * 2010-03-24 2011-09-29 Murata Manufacturing Co., Ltd. Laminated electronic component
JP2012059786A (ja) * 2010-09-06 2012-03-22 Tdk Corp セラミック積層ptcサーミスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357627A (ja) * 1999-06-15 2000-12-26 Mitsubishi Materials Corp チップ型電子部品
JP2002280249A (ja) * 2001-03-22 2002-09-27 Tdk Corp 積層セラミック電子部品
WO2008123078A1 (ja) * 2007-03-19 2008-10-16 Murata Manufacturing Co., Ltd. 積層正特性サーミスタ
US20110236658A1 (en) * 2010-03-24 2011-09-29 Murata Manufacturing Co., Ltd. Laminated electronic component
JP2012059786A (ja) * 2010-09-06 2012-03-22 Tdk Corp セラミック積層ptcサーミスタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019073762A1 (ja) * 2017-10-11 2019-04-18 パナソニックIpマネジメント株式会社 積層電子部品の製造方法
JPWO2019073762A1 (ja) * 2017-10-11 2020-09-17 パナソニックIpマネジメント株式会社 積層電子部品の製造方法
US11387023B2 (en) 2017-10-11 2022-07-12 Panasonic Intellectual Property Management Co., Ltd. Multilayer electronic component production method
JP7361250B2 (ja) 2017-10-11 2023-10-16 パナソニックIpマネジメント株式会社 積層電子部品の製造方法

Also Published As

Publication number Publication date
CN203966703U (zh) 2014-11-26

Similar Documents

Publication Publication Date Title
JP6524275B2 (ja) 積層セラミック電子部品
KR101834747B1 (ko) 적층 세라믹 전자부품
JP5271377B2 (ja) 積層セラミックコンデンサ
US10014110B2 (en) Multilayer ceramic capacitor
JP5382123B2 (ja) 積層コイル部品
JP6252393B2 (ja) セラミック電子部品およびその製造方法
KR101718950B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP2019220602A (ja) 電子部品および電子部品の製造方法
KR101576163B1 (ko) 적층 세라믹 전자부품
US10008326B2 (en) Multilayer ceramic electronic component having an inorganic matter at an interface between an external electrode and the ceramic body
JP2013118357A (ja) セラミック電子部品及びその製造方法
JP6075460B2 (ja) 積層セラミック電子部品
WO2013108533A1 (ja) セラミック電子部品
JP2005268204A (ja) 導電性ペースト及びセラミック電子部品
JP2015012052A (ja) セラミックサーミスタ
JP2005159121A (ja) 積層セラミック電子部品
JP4515334B2 (ja) バレルめっき方法、および電子部品の製造方法
JP5998785B2 (ja) 積層電子部品
JP2015012051A (ja) 積層型セラミックサーミスタ
JP2007088182A (ja) セラミック電子部品およびその製造方法
JP4428001B2 (ja) セラミックコンデンサの製造方法
JP2018200979A (ja) コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160614