JP7300589B2 - 積層バリスタの製造方法および積層バリスタ - Google Patents

積層バリスタの製造方法および積層バリスタ Download PDF

Info

Publication number
JP7300589B2
JP7300589B2 JP2021198992A JP2021198992A JP7300589B2 JP 7300589 B2 JP7300589 B2 JP 7300589B2 JP 2021198992 A JP2021198992 A JP 2021198992A JP 2021198992 A JP2021198992 A JP 2021198992A JP 7300589 B2 JP7300589 B2 JP 7300589B2
Authority
JP
Japan
Prior art keywords
external electrode
silver powder
glass component
varistor
particle size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021198992A
Other languages
English (en)
Other versions
JP2022028945A (ja
Inventor
沙也佳 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018067353A external-priority patent/JP7012219B2/ja
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2021198992A priority Critical patent/JP7300589B2/ja
Publication of JP2022028945A publication Critical patent/JP2022028945A/ja
Application granted granted Critical
Publication of JP7300589B2 publication Critical patent/JP7300589B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、各種電子機器をサージから保護するための積層バリスタの製造方法に関するものである。
近年回路保護部品として表面実装用の電子部品として積層セラミックバリスタが開発されている。これらの電子部品は外部電極を持ち、この外部電極をはんだによって配線基板に電気的機械的に接続する。この外部電極のはんだへの濡れ性は外部電極表面に金属成分以外の成分の有無によって大きく左右され、この表面状態をできるだけ金属成分のみにするために様々な検討がされている。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平9-27405号公報
しかしながら、外部電極の表層にガラス成分が存在するとはんだ濡れ性が低下する可能性がある。そのため外部電極の表面にめっき層を形成することが行われているが、積層バリスタの外部電極にめっきを行おうとすると、その素体にもめっきが付着するため、外部電極以外の部分に絶縁膜を設けておく必要があり、工程の煩雑化につながっていた。
本発明は、内部電極を有する焼結体を準備する第1工程と、第1銀粉を含む第1銀ペーストを用いて、焼結体の側面の一部を覆うように第1外部電極を形成する第2工程と、第2銀粉とガラス成分とを含む第2銀ペーストを用いて、第1外部電極の少なくとも一部を覆うように第2外部電極を形成する第3工程と、を備えた積層バリスタの製造方法であって、第2銀粉の粒度分布の50%粒径は、第1銀粉の粒度分布の50%粒径の3倍以上である。
以上のように行うことにより、第1の外部電極と内部電極との接合を強固にできるとともに、第1の銀粉と第2の銀粉の粒径が異なることで、焼成時の銀粒子成長速度が異なり、第2の銀ペースト中のガラス成分が第1の外部電極内に拡散する。このことにより第2の外部電極表面に存在するガラスを減らすことができ、第2の外部電極の上にめっき層を形成しなくても第2の外部電極に直接はんだ付けあるいは第2の外部電極にはんだディップを行うことができ、工程の簡略化を図ることができる。
本発明の一実施の形態における積層バリスタの断面図 本発明の一実施の形態における別の積層バリスタの断面図
以下、本発明の一実施の形態における積層バリスタについて、図面を参照しながら説明する。
図1は本発明の一実施の形態における積層バリスタの断面図である。
焼結体11は、酸化亜鉛に酸化ビスマス等を添加し、可塑剤、バインダ等を混合し、シート成形したあと、内部電極用ペーストを印刷し、積層後、個片化した後、約900℃で焼成することによって得られる。内部電極用ペーストは、銀粉にバインダ等を混ぜたものであり、これを素体と同時焼成することにより内部電極13を構成し、バリスタ層12と内部電極13とを交互に積層した焼結体11を得る。この焼結体11を研磨剤と混ぜて面取りすることにより、角部の面取りを行なうとともに、内部電極13を焼結体11側面に露出させる。焼結体11の大きさは、幅約7mm、長さ約8mm、高さ約4mmとなっている。この焼結体11に含まれるガラス成分は、約0.4wt%となっている。
次に内部電極13が露出した側面がそろうように焼結体11を整列させ、露出した内部電極13を覆うように第1の銀ペーストを印刷し、約800℃で焼成することにより第1の外部電極14を形成する。第1の銀ペーストは、第1の銀粉にバインダおよび可塑剤を加えたものを用いている。第1の銀粉は粒度分布の50%粒径が約0.7μmの銀粉からなっている。
このように露出した内部電極13の上に銀からなる第1の外部電極14を直接形成するため、内部電極13と第1の外部電極14との電気的接続を安定なものとすることができる。第1の外部電極14の厚さは、約10μmとなっている。また第1の外部電極14は印刷により形成するため、ほぼ焼結体11の側面のみに設けられている。内部電極13どうしに挟まれたバリスタ層12は、電気的特性を決定する重要な領域となる。第1の外部電極14に銀粉にバインダ等を混ぜたペーストを用いているため、余計なものがこの領域に拡散することを防ぎ、電気的特性を安定化することができる。
次に第2の銀ペーストを第1の外部電極14を覆うように塗布し、乾燥後、約800℃で焼き付けることにより第2の外部電極15を形成する。第2の外部電極15の最大厚さは約20μmとなっている。第2の銀ペーストは、第2の銀粉にバインダ、可塑剤、およびガラスフリットを加えたものを用いている。ガラスフリットの量は、約15wt%としている。また第2の銀粉は粒度分布の50%粒径が約2.1μmの銀粉からなっている。このように第2の銀粉の粒度分布の50%粒径を、第1の銀粉の粒度分布の50%粒径の3倍以上とすることにより、焼成時の銀粒子成長速度が異なり、第2の銀ペースト中のガラス成分が第1の外部電極14内に拡散する。
このようにすることにより、第2の外部電極15を形成したあとの、断面から観察した第1の外部電極14のガラス成分の割合は約20%、第2の外部電極15のガラス成分の割合は約6%となっている。このように第1の外部電極14のガラス成分の割合を、第2の外部電極15のガラス成分の割合の2倍以上とすることにより、第2の外部電極15表面のガラス成分をほとんどなくすことができ、はんだ付け性の良い積層バリスタを得ることができる。
なお、焼結体11に含まれるガラス成分が多すぎると、第2の銀ペースト中のガラスが十分に焼結体11のほうに移動することができないため、焼結体11はガラス成分を3wt%以下とすることが望ましい。
図2は本発明の一実施の形態における別の積層バリスタの断面図である。
図1の積層バリスタの第2の外部電極15にはんだディップを行うことによりはんだ16の層を形成し、リード端子18を接続する。このリード端子18は鉄またはリン青銅の板を所定の形状に打ち抜いた後、L字状に折り曲げたものを用いている。またこのリード端子18には、ニッケル、および錫のめっき層が形成され、外部電極と当接する領域にははんだ層17が設けられている。このようにして、リード端子18と外部電極とを当接させ、レーザ等で加熱してはんだ層17を溶かし、外部電極にリード端子18を接続し、リード端子付の積層バリスタを得ることができる。このようにすることにより、積層バリスタの形状が大きくなっても、ヒートサイクルに強い積層バリスタを得ることができる。
本発明に係る積層バリスタの製造方法は、素体表面に絶縁膜を形成しなくてもはんだ付け性の良い積層バリスタを得ることができ、産業上有用である。
11 焼結体
12 バリスタ層
13 内部電極
14 第1の外部電極
15 第2の外部電極
16 はんだ
17 はんだ層
18 リード端子

Claims (3)

  1. 内部電極を有する焼結体を準備する第1工程と、
    第1銀粉を含む第1銀ペーストを用いて、前記焼結体の側面に第1外部電極を形成する第2工程と、
    第2銀粉とガラス成分とを含む第2銀ペーストを用いて、前記第1外部電極のに第2外部電極を形成する第3工程と、
    を備えた積層バリスタの製造方法であって、
    前記第2銀粉の粒度分布の50%粒径は、前記第1銀粉の粒度分布の50%粒径の3倍以上である積層バリスタの製造方法。
  2. 前記第3工程は、前記第2外部電極に含まれる前記ガラス成分の一部を、前記第1外部電極内に拡散させる工程を含み、
    前記第3工程後に断面から観察した場合おける、前記第1外部電極に含まれる前記ガラス成分の割合は、前記第2外部電極に含まれるガラス成分の割合の2倍以上である請求項1記載の積層バリスタの製造方法。
  3. 前記焼結体に含まれる前記ガラス成分の割合は、3wt%以下である請求項1または2に記載の積層バリスタの製造方法。
JP2021198992A 2018-03-30 2021-12-08 積層バリスタの製造方法および積層バリスタ Active JP7300589B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021198992A JP7300589B2 (ja) 2018-03-30 2021-12-08 積層バリスタの製造方法および積層バリスタ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018067353A JP7012219B2 (ja) 2018-03-30 2018-03-30 積層バリスタの製造方法
JP2021198992A JP7300589B2 (ja) 2018-03-30 2021-12-08 積層バリスタの製造方法および積層バリスタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018067353A Division JP7012219B2 (ja) 2018-03-30 2018-03-30 積層バリスタの製造方法

Publications (2)

Publication Number Publication Date
JP2022028945A JP2022028945A (ja) 2022-02-16
JP7300589B2 true JP7300589B2 (ja) 2023-06-30

Family

ID=86938429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021198992A Active JP7300589B2 (ja) 2018-03-30 2021-12-08 積層バリスタの製造方法および積層バリスタ

Country Status (1)

Country Link
JP (1) JP7300589B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217054A (ja) 2001-01-15 2002-08-02 Tdk Corp 電子部品およびその製造方法
JP2010123647A (ja) 2008-11-18 2010-06-03 Panasonic Corp セラミックス電子部品、及びこれを用いた電子機器
JP2019179812A (ja) 2018-03-30 2019-10-17 パナソニックIpマネジメント株式会社 積層バリスタの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62264613A (ja) * 1986-05-12 1987-11-17 日本電気株式会社 積層セラミツクコンデンサ
JPH11102835A (ja) * 1997-09-26 1999-04-13 Tdk Corp 積層型セラミック電子部品およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217054A (ja) 2001-01-15 2002-08-02 Tdk Corp 電子部品およびその製造方法
JP2010123647A (ja) 2008-11-18 2010-06-03 Panasonic Corp セラミックス電子部品、及びこれを用いた電子機器
JP2019179812A (ja) 2018-03-30 2019-10-17 パナソニックIpマネジメント株式会社 積層バリスタの製造方法

Also Published As

Publication number Publication date
JP2022028945A (ja) 2022-02-16

Similar Documents

Publication Publication Date Title
US11482371B2 (en) Electronic component
JP6914617B2 (ja) 積層コイル部品
EP2131374A1 (en) Ceramic electronic component with diffusion bonding between external electrode and metal terminal, and method for manufacturing the same
US20130208399A1 (en) Laminated ceramic electronic component
JP6937176B2 (ja) 電子部品、電子装置、及び電子部品の製造方法
US9984822B2 (en) Electronic component
TW201346959A (zh) 電子零件
US4953273A (en) Process for applying conductive terminations to ceramic components
JPH03173402A (ja) チップバリスタ
JP2009170706A (ja) 積層電子部品
JP6911754B2 (ja) 電子部品および積層セラミックコンデンサ
JP7012219B2 (ja) 積層バリスタの製造方法
JP7300589B2 (ja) 積層バリスタの製造方法および積層バリスタ
WO2016129300A1 (ja) 負特性サーミスタおよびその製造方法
JP6834167B2 (ja) 積層コイル部品
JP4544896B2 (ja) 電子部品
JP7055588B2 (ja) 電子部品
JP2005108966A (ja) 電子部品の実装方法
JP7394292B2 (ja) 積層電子部品
JP2006332121A (ja) バリスタ
US20240161950A1 (en) Multilayer ceramic component
CN113593906B (zh) 陶瓷电子部件以及陶瓷电子部件的制造方法
JP4276231B2 (ja) バリスタ素子
WO2014115358A1 (ja) モジュールおよびその製造方法
JP4475249B2 (ja) バリスタ素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211209

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20221024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230522

R151 Written notification of patent or utility model registration

Ref document number: 7300589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151