JP2003297603A - チップ型サーミスタおよびチップ型サーミスタの実装構造 - Google Patents
チップ型サーミスタおよびチップ型サーミスタの実装構造Info
- Publication number
- JP2003297603A JP2003297603A JP2002068507A JP2002068507A JP2003297603A JP 2003297603 A JP2003297603 A JP 2003297603A JP 2002068507 A JP2002068507 A JP 2002068507A JP 2002068507 A JP2002068507 A JP 2002068507A JP 2003297603 A JP2003297603 A JP 2003297603A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- side surfaces
- electrodes
- chip type
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005476 soldering Methods 0.000 claims description 17
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 238000000151 deposition Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910018054 Ni-Cu Inorganic materials 0.000 description 1
- 229910018481 Ni—Cu Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 チップ型サーミスタ素体の寸法を変えること
なく電極面積を大きくして、より低抵抗のチップ型サー
ミスタを得る。 【解決手段】 チップ型サーミスタは、互いに対向する
３対の側面を有する直方体形状のチップ素体と、前記チ
ップ素体の長辺を含み、互いに対向する１対の長方形状
側面にそれぞれ形成された主電極部分と、この主電極部
分が形成された１対の側面から隣接する他の４側面の一
部に廻り込んで形成された側面電極部分とからなる外部
電極と、を備え、前記１対の外部電極同士は、前記他の
４側面表面上において互いにギャップを有して形成され
ている。
なく電極面積を大きくして、より低抵抗のチップ型サー
ミスタを得る。 【解決手段】 チップ型サーミスタは、互いに対向する
３対の側面を有する直方体形状のチップ素体と、前記チ
ップ素体の長辺を含み、互いに対向する１対の長方形状
側面にそれぞれ形成された主電極部分と、この主電極部
分が形成された１対の側面から隣接する他の４側面の一
部に廻り込んで形成された側面電極部分とからなる外部
電極と、を備え、前記１対の外部電極同士は、前記他の
４側面表面上において互いにギャップを有して形成され
ている。
Description
【０００１】
【発明の属する分野】この発明は、正特性サーミスタ、
負特性サーミスタなどのチップ型サーミスタに関し、特
に、低抵抗のチップ型サーミスタおよびその実装構造に
関するものである。
負特性サーミスタなどのチップ型サーミスタに関し、特
に、低抵抗のチップ型サーミスタおよびその実装構造に
関するものである。
【０００２】
【従来の技術】電子機器の小型化に伴って、この電子機
器に使用されるサーミスタについても、回路基板に半田
で接続できるチップ型のものが要求されている。
器に使用されるサーミスタについても、回路基板に半田
で接続できるチップ型のものが要求されている。
【０００３】図６は従来のチップ型サーミスタ１を示し
たものである。図６において、チップ型サーミスタ１
は、直方体形状を有するチップ素体２の両端面およびこ
の両端面に隣接する４つの側面部に、電極３ａ、３ｂが
形成されたものである。
たものである。図６において、チップ型サーミスタ１
は、直方体形状を有するチップ素体２の両端面およびこ
の両端面に隣接する４つの側面部に、電極３ａ、３ｂが
形成されたものである。
【０００４】チップ型サーミスタのうち、正特性サーミ
スタを例に説明する。この正特性サーミスタは、電気回
路に流れる電流の過電流保護素子に用いられる。このよ
うな用途では、電圧低下に伴う電力損失を低減するため
に、低抵抗の正特性サーミスタが必要とされている。
スタを例に説明する。この正特性サーミスタは、電気回
路に流れる電流の過電流保護素子に用いられる。このよ
うな用途では、電圧低下に伴う電力損失を低減するため
に、低抵抗の正特性サーミスタが必要とされている。
【０００５】このような低抵抗の正特性サーミスタを実
現するものとして、図７のものがある。図７において、
図６と同じ構成については同じ符号を付している。図７
のチップ型正特性サーミスタ１’は、外部電極３ａ’と
外部電極３ｂ’とが互いに接近した状態でチップ素体２
の側面に形成されたものである。この構造は、外部電極
３ａ’、３ｂ’の面積を大きくすることにより、チップ
型正特性サーミスタ１’の抵抗値を低くしたものであ
る。
現するものとして、図７のものがある。図７において、
図６と同じ構成については同じ符号を付している。図７
のチップ型正特性サーミスタ１’は、外部電極３ａ’と
外部電極３ｂ’とが互いに接近した状態でチップ素体２
の側面に形成されたものである。この構造は、外部電極
３ａ’、３ｂ’の面積を大きくすることにより、チップ
型正特性サーミスタ１’の抵抗値を低くしたものであ
る。
【０００６】
【解決しようとする課題】しかしながら、図７のチップ
型正特性サーミスタ１’によれば、外部電極３ａ’と外
部電極３ｂ’とが互いに接近しているため、回路基板に
半田で実装すると、外部電極３ａ’と外部電極３ｂ’と
が短絡したり、耐電圧が低下したり、マイグレーション
が発生しやすくなる。
型正特性サーミスタ１’によれば、外部電極３ａ’と外
部電極３ｂ’とが互いに接近しているため、回路基板に
半田で実装すると、外部電極３ａ’と外部電極３ｂ’と
が短絡したり、耐電圧が低下したり、マイグレーション
が発生しやすくなる。
【０００７】この発明の目的は、低抵抗のチップ型サー
ミスタを提供することである。
ミスタを提供することである。
【０００８】また、この発明の目的は、電圧印加時にお
ける発熱を抑制できるチップ型サーミスタを提供するこ
とである。
ける発熱を抑制できるチップ型サーミスタを提供するこ
とである。
【０００９】
【課題を解決するための手段】上記した目的を達成する
ために、この第１の発明のチップ型サーミスタは、互い
に対向する３対の側面を有する直方体形状のチップ素体
と、前記チップ素体の長辺を含み、互いに対向する１対
の長方形状側面にそれぞれ形成された主電極部分と、こ
の主電極部分が形成された１対の側面から隣接する他の
４側面の一部に廻り込んで形成された側面電極部分と、
からなる１対の外部電極を備え、前記１対の外部電極同
士は、前記他の４側面表面上において互いにギャップを
有して形成されていることを特徴とする。
ために、この第１の発明のチップ型サーミスタは、互い
に対向する３対の側面を有する直方体形状のチップ素体
と、前記チップ素体の長辺を含み、互いに対向する１対
の長方形状側面にそれぞれ形成された主電極部分と、こ
の主電極部分が形成された１対の側面から隣接する他の
４側面の一部に廻り込んで形成された側面電極部分と、
からなる１対の外部電極を備え、前記１対の外部電極同
士は、前記他の４側面表面上において互いにギャップを
有して形成されていることを特徴とする。
【００１０】この第２の発明のチップ型サーミスタは、
前記主電極部分が形成されている１対の長方形状側面
が、他の２対の側面の面積よりも、大きな面積のもので
あることを特徴とする。
前記主電極部分が形成されている１対の長方形状側面
が、他の２対の側面の面積よりも、大きな面積のもので
あることを特徴とする。
【００１１】この第３の発明のチップ型サーミスタは、
前記外部電極が、下地電極と、その上に形成された半田
付け用電極と、を備え、前記下地電極はオーミック性接
触を有し、かつ半田濡れ性を有しないものからなり、前
記半田付け用電極は半田濡れ性を有するものからなり、
前記半田付け用電極の周辺には前記下地電極が露出して
いることを特徴とする。
前記外部電極が、下地電極と、その上に形成された半田
付け用電極と、を備え、前記下地電極はオーミック性接
触を有し、かつ半田濡れ性を有しないものからなり、前
記半田付け用電極は半田濡れ性を有するものからなり、
前記半田付け用電極の周辺には前記下地電極が露出して
いることを特徴とする。
【００１２】この第４の発明のチップ型サーミスタの実
装構造は、回路基板の接続ランドにチップ型サーミスタ
の外部電極が半田により電気的に接続されており、前記
チップ型サーミスタは、上記第１から第３の発明のいず
れかに記載のものであり、主電極部分が形成された長方
形状側面と隣接する他の４側面のうちの１側面が前記回
路基板のランドに設置されており、この状態で前記チッ
プ型サーミスタが半田により接続されていることを特徴
とする。
装構造は、回路基板の接続ランドにチップ型サーミスタ
の外部電極が半田により電気的に接続されており、前記
チップ型サーミスタは、上記第１から第３の発明のいず
れかに記載のものであり、主電極部分が形成された長方
形状側面と隣接する他の４側面のうちの１側面が前記回
路基板のランドに設置されており、この状態で前記チッ
プ型サーミスタが半田により接続されていることを特徴
とする。
【００１３】これにより、外部電極を互いに短絡するほ
ど接近させることなく、電極面積を大きくすることがで
き、チップ型正特性サーミスタの抵抗値を低くすること
ができる。
ど接近させることなく、電極面積を大きくすることがで
き、チップ型正特性サーミスタの抵抗値を低くすること
ができる。
【００１４】
【発明の実施の形態】この発明の第１の実施の形態であ
るチップ型正特性サーミスタを、図１、図２にもとづい
て説明する。図１に示すチップ型正特性サーミスタ１１
は、互いに対向する３対の側面を有する直方体形状のチ
ップ素体１２を備える。このチップ素体１２は、互いに
対向する１対の側面１２ａ、１２ｂと、互いに対向する
１対の側面１２ｃ、１２ｄと、互いに対向する１対の側
面１２ｅ、１２ｆと、を備える。チップ素体１２の大き
さは、例えば、０．８ｍｍ×０．８ｍｍ×１．６ｍｍで
ある。
るチップ型正特性サーミスタを、図１、図２にもとづい
て説明する。図１に示すチップ型正特性サーミスタ１１
は、互いに対向する３対の側面を有する直方体形状のチ
ップ素体１２を備える。このチップ素体１２は、互いに
対向する１対の側面１２ａ、１２ｂと、互いに対向する
１対の側面１２ｃ、１２ｄと、互いに対向する１対の側
面１２ｅ、１２ｆと、を備える。チップ素体１２の大き
さは、例えば、０．８ｍｍ×０．８ｍｍ×１．６ｍｍで
ある。
【００１５】前記チップ素体１２には、外部電極１３
ａ、１３ｂが形成されている。この外部電極１３ａ、１
３ｂは、互いに対向する１対の側面１２ａ、１２ｂに形
成された主電極部分と、この１対の側面１２ａ、１２ｂ
に隣接する他の４側面１２ｃ、１２ｄ、１２ｅ、１２ｆ
の一部に形成された側面電極部分と、からなる。
ａ、１３ｂが形成されている。この外部電極１３ａ、１
３ｂは、互いに対向する１対の側面１２ａ、１２ｂに形
成された主電極部分と、この１対の側面１２ａ、１２ｂ
に隣接する他の４側面１２ｃ、１２ｄ、１２ｅ、１２ｆ
の一部に形成された側面電極部分と、からなる。
【００１６】つまり、外部電極１３ａ、１３ｂは、主電
極部分がチップ素体１２の長辺を含み、互いに対向する
一対の長方形状側面１２ａ、１２ｂ、ここでは０．８ｍ
ｍ×１．６ｍｍの大きさからなる側面にそれぞれ形成さ
れている。また、外部電極１３ａ、１３ｂは、側面電極
部分が主電極部分が形成されている側面１２ａ、１２ｂ
から隣接する他の４側面１２ｃ、１２ｄ、１２ｅ、１２
ｆの一部に廻り込んで形成されている。
極部分がチップ素体１２の長辺を含み、互いに対向する
一対の長方形状側面１２ａ、１２ｂ、ここでは０．８ｍ
ｍ×１．６ｍｍの大きさからなる側面にそれぞれ形成さ
れている。また、外部電極１３ａ、１３ｂは、側面電極
部分が主電極部分が形成されている側面１２ａ、１２ｂ
から隣接する他の４側面１２ｃ、１２ｄ、１２ｅ、１２
ｆの一部に廻り込んで形成されている。
【００１７】外部電極１３ａ、１３ｂの側面電極部分
は、チップ素体１２の４側面１２ｃ、１２ｄ、１２ｅ、
１２ｆ表面において、ギャップを介して互いに突き合わ
された状態で形成されている。このギャップの距離ｗ
は、０．２ｍｍとして形成されている。
は、チップ素体１２の４側面１２ｃ、１２ｄ、１２ｅ、
１２ｆ表面において、ギャップを介して互いに突き合わ
された状態で形成されている。このギャップの距離ｗ
は、０．２ｍｍとして形成されている。
【００１８】電極１３ａ、１３ｂは、図２に示すよう
に、オーミック性接触を有する下地電極１３ａ1、１３
ｂ1と、その上に形成された半田濡れ性を有する半田付
け用電極１３ａ2、１３ｂ2と、を備える。下地電極１３
ａ1、１３ｂ1は、Ｃｒを蒸着してなり、半田付け用電極
１３ａ2、１３ｂ2は、半田付け性のよいＳｎを電解めっ
きしてなる。
に、オーミック性接触を有する下地電極１３ａ1、１３
ｂ1と、その上に形成された半田濡れ性を有する半田付
け用電極１３ａ2、１３ｂ2と、を備える。下地電極１３
ａ1、１３ｂ1は、Ｃｒを蒸着してなり、半田付け用電極
１３ａ2、１３ｂ2は、半田付け性のよいＳｎを電解めっ
きしてなる。
【００１９】下地電極１３ａ1、１３ｂ1は、オーミック
性を示す金属からなるものであればよく、上記したＣｒ
の他、Ｎｉ、Ａｌ、Ｔｉまたはこれらの合金などがあ
る。またその形成方法も、スパッタ、蒸着、導電性ペー
ストの印刷焼付け、あるいはこれらの電極を複数層形成
したものでもよい。
性を示す金属からなるものであればよく、上記したＣｒ
の他、Ｎｉ、Ａｌ、Ｔｉまたはこれらの合金などがあ
る。またその形成方法も、スパッタ、蒸着、導電性ペー
ストの印刷焼付け、あるいはこれらの電極を複数層形成
したものでもよい。
【００２０】ただし、電極１３ａ、１３ｂの厚みが大き
いと、電極１３ａ、１３ｂとチップ素体１２との段差が
大きくなり、回路基板実装時の実装機によるチップ吸着
不良を起こしやすい。したがって、電極１３ａ、１３ｂ
の総厚みは１０μｍ以下であることが望ましく、電極１
３ａ、１３ｂの形成には、蒸着、スパッタ、めっきなど
の薄膜形成法が有効である。
いと、電極１３ａ、１３ｂとチップ素体１２との段差が
大きくなり、回路基板実装時の実装機によるチップ吸着
不良を起こしやすい。したがって、電極１３ａ、１３ｂ
の総厚みは１０μｍ以下であることが望ましく、電極１
３ａ、１３ｂの形成には、蒸着、スパッタ、めっきなど
の薄膜形成法が有効である。
【００２１】また、電極１３ａ、１３ｂのギャップの距
離ｗが短過ぎると、回路基板実装時に電極１３ａと電極
１３ｂとが半田ブリッジにより短絡してしまう。したが
って、このギャップの距離ｗは、０．２ｍｍ以上を確保
することが望ましい。
離ｗが短過ぎると、回路基板実装時に電極１３ａと電極
１３ｂとが半田ブリッジにより短絡してしまう。したが
って、このギャップの距離ｗは、０．２ｍｍ以上を確保
することが望ましい。
【００２２】次に、この発明の第２の実施の形態である
チップ型正特性サーミスタを、図３、図４にもとづいて
説明する。ただし、図１、図２に示すチップ型正特性サ
ーミスタ１１と同一のものについては同一の符号を付
し、詳細な説明を省略する。
チップ型正特性サーミスタを、図３、図４にもとづいて
説明する。ただし、図１、図２に示すチップ型正特性サ
ーミスタ１１と同一のものについては同一の符号を付
し、詳細な説明を省略する。
【００２３】図３に示すチップ型正特性サーミスタ２１
は、チップ素体１２に外部電極２３ａ、２３ｂが形成さ
れている。外部電極２３ａ、２３ｂは、半田付け用電極
１３ａ2、１３ｂ2の周辺に下地電極２３ａ1、２３ｂ1が
露出している。
は、チップ素体１２に外部電極２３ａ、２３ｂが形成さ
れている。外部電極２３ａ、２３ｂは、半田付け用電極
１３ａ2、１３ｂ2の周辺に下地電極２３ａ1、２３ｂ1が
露出している。
【００２４】電極２３ａ、２３ｂは、図４に示すよう
に、オーミック性接触を有する下地電極２３ａ1、２３
ｂ1と、その上に下地電極２３ａ1、２３ｂ1よりも側面
電極部分の面積を小さく形成された半田くわれを防止す
る中間電極２３ａ3、２３ｂ3と、その上に形成された半
田濡れ性を有する半田付け用電極１３ａ2、１３ｂ2と、
を備える。
に、オーミック性接触を有する下地電極２３ａ1、２３
ｂ1と、その上に下地電極２３ａ1、２３ｂ1よりも側面
電極部分の面積を小さく形成された半田くわれを防止す
る中間電極２３ａ3、２３ｂ3と、その上に形成された半
田濡れ性を有する半田付け用電極１３ａ2、１３ｂ2と、
を備える。
【００２５】下地電極２３ａ1、２３ｂ1はＣｒを蒸着し
てなり、中間電極２３ａ3、２３ｂ3はＮｉ−Ｃｕを蒸着
してなり、半田付け用電極１３ａ2、１３ｂ2は半田付け
性のよいＳｎを電解めっきしてなる。
てなり、中間電極２３ａ3、２３ｂ3はＮｉ−Ｃｕを蒸着
してなり、半田付け用電極１３ａ2、１３ｂ2は半田付け
性のよいＳｎを電解めっきしてなる。
【００２６】外部電極２３ａ、２３ｂの側面電極部分
は、チップ素体１２の４側面１２ｃ、１２ｄ、１２ｅ、
１２ｆ表面において、ギャップを介して互いに突き合わ
された状態で形成されている。下地電極２３ａ1、２３
ｂ1のギャップの距離ｗ１は、０．１ｍｍ、半田付け用
電極１３ａ2、１３ｂ2および中間電極２３ａ3、２３ｂ3
のギャップの距離ｗ２は、０．２ｍｍとして形成されて
いる。このような構成により、チップ型正特性サーミス
タ２１の外部電極２３ａ、２３ｂは、半田付け用電極１
３ａ2、１３ｂ2の周辺に、下地電極２３ａ1、２３ｂ1が
露出されたものとなっている。
は、チップ素体１２の４側面１２ｃ、１２ｄ、１２ｅ、
１２ｆ表面において、ギャップを介して互いに突き合わ
された状態で形成されている。下地電極２３ａ1、２３
ｂ1のギャップの距離ｗ１は、０．１ｍｍ、半田付け用
電極１３ａ2、１３ｂ2および中間電極２３ａ3、２３ｂ3
のギャップの距離ｗ２は、０．２ｍｍとして形成されて
いる。このような構成により、チップ型正特性サーミス
タ２１の外部電極２３ａ、２３ｂは、半田付け用電極１
３ａ2、１３ｂ2の周辺に、下地電極２３ａ1、２３ｂ1が
露出されたものとなっている。
【００２７】下地電極２３ａ1、２３ｂ1は、オーミック
性接触を有し、かつ半田濡れ性を有しない金属からなる
ものであればよく、上記したＣｒの他、Ｎｉ、Ａｌ、Ｔ
ｉまたはこれらの合金などがある。
性接触を有し、かつ半田濡れ性を有しない金属からなる
ものであればよく、上記したＣｒの他、Ｎｉ、Ａｌ、Ｔ
ｉまたはこれらの合金などがある。
【００２８】次に、第１の実施例のチップ型正特性サー
ミスタ１１および第２の実施例のチップ型正特性サーミ
スタ２１と、従来例のチップ型正特性サーミスタ１とを
作製し、それぞれの抵抗値を測定した。なお、従来例の
チップ型正特性サーミスタ１も、第１、第２の実施例と
同様、チップ素体２の寸法は０．８ｍｍ×０．８ｍｍ×
１．６ｍｍ、電極３ａ、３ｂのギャップ距離は０．２ｍ
ｍとした。さらに、セラミックの比抵抗は２．５Ω・ｃ
ｍのものを用いた。
ミスタ１１および第２の実施例のチップ型正特性サーミ
スタ２１と、従来例のチップ型正特性サーミスタ１とを
作製し、それぞれの抵抗値を測定した。なお、従来例の
チップ型正特性サーミスタ１も、第１、第２の実施例と
同様、チップ素体２の寸法は０．８ｍｍ×０．８ｍｍ×
１．６ｍｍ、電極３ａ、３ｂのギャップ距離は０．２ｍ
ｍとした。さらに、セラミックの比抵抗は２．５Ω・ｃ
ｍのものを用いた。
【００２９】まず、従来例のチップ型正特性サーミスタ
１の抵抗値は１５．４Ω、第１の実施例のチップ型正特
性サーミスタ１１の抵抗値は７．９Ωであり、チップ型
正特性サーミスタ１１は従来例よりも低抵抗であった。
また、第２の実施例のチップ型正特性サーミスタ２１の
抵抗値は５．８Ωであり、チップ型正特性サーミスタ１
１よりも、さらに低抵抗であった。
１の抵抗値は１５．４Ω、第１の実施例のチップ型正特
性サーミスタ１１の抵抗値は７．９Ωであり、チップ型
正特性サーミスタ１１は従来例よりも低抵抗であった。
また、第２の実施例のチップ型正特性サーミスタ２１の
抵抗値は５．８Ωであり、チップ型正特性サーミスタ１
１よりも、さらに低抵抗であった。
【００３０】第１の実施例のチップ型正特性サーミスタ
１１は、従来例のチップ型正特性サーミスタ１よりも電
極１３ａ、１３ｂ面積が大きいため、チップ型正特性サ
ーミスタ１よりも抵抗値を低くできた。
１１は、従来例のチップ型正特性サーミスタ１よりも電
極１３ａ、１３ｂ面積が大きいため、チップ型正特性サ
ーミスタ１よりも抵抗値を低くできた。
【００３１】また、第２の実施例のチップ型正特性サー
ミスタ２１は、チップ型正特性サーミスタ１１よりも下
地電極２３ａ1、２３ｂ1のギャップの距離ｗ１が短いた
め、チップ型正特性サーミスタ１１よりも抵抗値を低く
できた。下地電極２３ａ1、２３ｂ1として、オーミック
性接触を有し、かつ半田濡れ性を有しない金属を用いれ
ば、半田と接合されないので、下地電極２３ａ1、２３
ｂ1のギャップの距離ｗ１を０．２ｍｍより短くしても
よく、さらに低抵抗のものを作製することができる。
ミスタ２１は、チップ型正特性サーミスタ１１よりも下
地電極２３ａ1、２３ｂ1のギャップの距離ｗ１が短いた
め、チップ型正特性サーミスタ１１よりも抵抗値を低く
できた。下地電極２３ａ1、２３ｂ1として、オーミック
性接触を有し、かつ半田濡れ性を有しない金属を用いれ
ば、半田と接合されないので、下地電極２３ａ1、２３
ｂ1のギャップの距離ｗ１を０．２ｍｍより短くしても
よく、さらに低抵抗のものを作製することができる。
【００３２】なお、上記実施例において、電極１３ａ、
１３ｂまたは電極２３ａ、２３ｂの主電極部分は、チッ
プ素体１２の長辺を含み、互いに対向する２対の側面の
うち、１対の長方形状側面１２ａ、１２ｂにそれぞれ形
成したが、もう１対の長方形状側面１２ｃ、１２ｄに形
成してもよい。
１３ｂまたは電極２３ａ、２３ｂの主電極部分は、チッ
プ素体１２の長辺を含み、互いに対向する２対の側面の
うち、１対の長方形状側面１２ａ、１２ｂにそれぞれ形
成したが、もう１対の長方形状側面１２ｃ、１２ｄに形
成してもよい。
【００３３】ただし、チップ素体１２の３辺の長さがそ
れぞれ異なる場合、電極１３ａ、１３ｂまたは電極２３
ａ、２３ｂの主電極部分は、チップ素体１２の３対の側
面のうち、他の２対の側面の面積よりも大きな面積の、
１対の長方形状側面に形成することが好ましい。最大面
積を有し、互いに対向する１対の長方形状側面に電極１
３ａ、１３ｂまたは電極２３ａ、２３ｂの主電極部分を
形成することにより、電極１３ａ、１３ｂまたは電極２
３ａ、２３ｂの面積をより大きくとることができる。
れぞれ異なる場合、電極１３ａ、１３ｂまたは電極２３
ａ、２３ｂの主電極部分は、チップ素体１２の３対の側
面のうち、他の２対の側面の面積よりも大きな面積の、
１対の長方形状側面に形成することが好ましい。最大面
積を有し、互いに対向する１対の長方形状側面に電極１
３ａ、１３ｂまたは電極２３ａ、２３ｂの主電極部分を
形成することにより、電極１３ａ、１３ｂまたは電極２
３ａ、２３ｂの面積をより大きくとることができる。
【００３４】図５は、チップ型正特性サーミスタ１１を
回路基板４１に半田４２で実装した構造を示すものであ
る。図５において、チップ型正特性サーミスタ１１は、
回路基板４１の接続ランド４３に外部電極１３ａ、１３
ｂが半田４２を用いて接続され、回路基板４１に実装さ
れる。このとき、直方体形状のチップ素体１２の互いに
対向する３対の側面のうち、外部電極１３ａ、１３ｂの
主電極部分が形成された長方形状側面１２ａ、１２ｂと
隣接する他の４側面１２ｃ、１２ｄ、１２ｅ、１２ｆの
うちの１側面（図５では１２ｃまたは１２ｄ）が、前記
接続ランド４３に設置される。
回路基板４１に半田４２で実装した構造を示すものであ
る。図５において、チップ型正特性サーミスタ１１は、
回路基板４１の接続ランド４３に外部電極１３ａ、１３
ｂが半田４２を用いて接続され、回路基板４１に実装さ
れる。このとき、直方体形状のチップ素体１２の互いに
対向する３対の側面のうち、外部電極１３ａ、１３ｂの
主電極部分が形成された長方形状側面１２ａ、１２ｂと
隣接する他の４側面１２ｃ、１２ｄ、１２ｅ、１２ｆの
うちの１側面（図５では１２ｃまたは１２ｄ）が、前記
接続ランド４３に設置される。
【００３５】なお、上記した実施例では正特性サーミス
タについて説明したが、図１〜図５に示した構造、実装
構造を負特性サーミスタで実現しても、低抵抗で素子の
発熱を抑制できる負特性サーミスタを得ることができ
る。
タについて説明したが、図１〜図５に示した構造、実装
構造を負特性サーミスタで実現しても、低抵抗で素子の
発熱を抑制できる負特性サーミスタを得ることができ
る。
【００３６】
【発明の効果】以上述べたように、この発明によるチッ
プ型サーミスタの外部電極は、直方体形状のチップ素体
の互いに対向する３対の側面のうち、前記チップ素体の
長辺を含み、互いに対向する１対の長方形状側面にそれ
ぞれ形成された主電極部分と、この主電極部分が形成さ
れた１対の側面から隣接する他の４側面の一部に廻り込
んで形成された側面電極部分とからなり、前記外部電極
同士は、前記他の４側面表面上においてギャップを介し
て互いに突き合わされた状態で形成されている。これに
より、電極面積を大きくすることができ、低抵抗のチッ
プ型サーミスタを提供することができる。
プ型サーミスタの外部電極は、直方体形状のチップ素体
の互いに対向する３対の側面のうち、前記チップ素体の
長辺を含み、互いに対向する１対の長方形状側面にそれ
ぞれ形成された主電極部分と、この主電極部分が形成さ
れた１対の側面から隣接する他の４側面の一部に廻り込
んで形成された側面電極部分とからなり、前記外部電極
同士は、前記他の４側面表面上においてギャップを介し
て互いに突き合わされた状態で形成されている。これに
より、電極面積を大きくすることができ、低抵抗のチッ
プ型サーミスタを提供することができる。
【００３７】さらに、電極面積が大きくなると熱放散も
大きくなり、サーミスタ特性を発現させることなく流す
ことのできる電流値を大きくできる。したがって、電圧
印加時の素子発熱を抑制できるチップ型サーミスタを提
供することができる。
大きくなり、サーミスタ特性を発現させることなく流す
ことのできる電流値を大きくできる。したがって、電圧
印加時の素子発熱を抑制できるチップ型サーミスタを提
供することができる。
【図１】この発明に係る第１の実施の形態のチップ型正
特性サーミスタの斜視図である。
特性サーミスタの斜視図である。
【図２】図１のチップ型正特性サーミスタのＡ−Ａ’線
断面図である。
断面図である。
【図３】この発明に係る第２の実施の形態のチップ型正
特性サーミスタの斜視図である。
特性サーミスタの斜視図である。
【図４】図３のチップ型正特性サーミスタのＢ−Ｂ’線
断面図である。
断面図である。
【図５】図１のチップ型正特性サーミスタを回路基板に
実装した状態を示す断面図である。
実装した状態を示す断面図である。
【図６】従来例のチップ型正特性サーミスタを示す斜視
図である。
図である。
【図７】他の従来例のチップ型正特性サーミスタを示す
斜視図である。
斜視図である。
１１、２１ チップ型正
特性サーミスタ １２ チップ素体 １２ａ、１２ｂ 一対の長方
形状側面 １２ｃ、１２ｄ、１２ｅ、１２ｆ 他の４側面 １３ａ、１３ｂ、２３ａ、２３ｂ 外部電極 １３ａ1、１３ｂ1、２３ａ1、２３ｂ1 下地電極 １３ａ2、１３ｂ2、２３ａ2、２３ｂ2 半田付け用
電極 ２３ａ3、２３ｂ3 中間電極 ４１ 回路基板 ４２ 接続ランド ４３ 半田
特性サーミスタ １２ チップ素体 １２ａ、１２ｂ 一対の長方
形状側面 １２ｃ、１２ｄ、１２ｅ、１２ｆ 他の４側面 １３ａ、１３ｂ、２３ａ、２３ｂ 外部電極 １３ａ1、１３ｂ1、２３ａ1、２３ｂ1 下地電極 １３ａ2、１３ｂ2、２３ａ2、２３ｂ2 半田付け用
電極 ２３ａ3、２３ｂ3 中間電極 ４１ 回路基板 ４２ 接続ランド ４３ 半田
Claims (4)
- 【請求項１】 互いに対向する３対の側面を有する直方
体形状のチップ素体と、 前記チップ素体の長辺を含み、互いに対向する１対の長
方形状側面にそれぞれ形成された主電極部分と、この主
電極部分が形成された１対の側面から隣接する他の４側
面の一部に廻り込んで形成された側面電極部分と、から
なる１対の外部電極を備え、 前記１対の外部電極同士は、前記他の４側面表面上にお
いて互いにギャップを有して形成されていることを特徴
とするチップ型サーミスタ。 - 【請求項２】 前記主電極部分が形成されている１対の
長方形状側面は、他の２対の側面の面積よりも、大きな
面積のものであることを特徴とする請求項１記載のチッ
プ型サーミスタ。 - 【請求項３】 前記外部電極は、下地電極と、その上に
形成された半田付け用電極と、を備え、 前記下地電極はオーミック性接触を有し、かつ半田濡れ
性を有しないものからなり、 前記半田付け用電極は半田濡れ性を有するものからな
り、 前記半田付け用電極の周辺には前記下地電極が露出して
いることを特徴とする請求項１記載のチップ型サーミス
タ。 - 【請求項４】 回路基板の接続ランドにチップ型サーミ
スタの外部電極が半田により電気的に接続されており、 前記チップ型サーミスタは、請求項１から請求項３のい
ずれかに記載のものであり、主電極部分が形成された長
方形状側面と隣接する他の４側面のうちの１側面が前記
回路基板のランドに設置されており、 この状態で前記チップ型サーミスタが半田により接続さ
れていることを特徴とするチップ型サーミスタの実装構
造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002068507A JP2003297603A (ja) | 2001-06-01 | 2002-03-13 | チップ型サーミスタおよびチップ型サーミスタの実装構造 |
| US10/155,734 US20020180576A1 (en) | 2001-06-01 | 2002-05-28 | Chip thermistor and chip thermistor mounting structure |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001167005 | 2001-06-01 | ||
| JP2001-167005 | 2001-06-01 | ||
| JP2002-27163 | 2002-02-04 | ||
| JP2002027163 | 2002-02-04 | ||
| JP2002068507A JP2003297603A (ja) | 2001-06-01 | 2002-03-13 | チップ型サーミスタおよびチップ型サーミスタの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003297603A true JP2003297603A (ja) | 2003-10-17 |
Family
ID=27346856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002068507A Pending JP2003297603A (ja) | 2001-06-01 | 2002-03-13 | チップ型サーミスタおよびチップ型サーミスタの実装構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020180576A1 (ja) |
| JP (1) | JP2003297603A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006017796A1 (de) * | 2006-04-18 | 2007-10-25 | Epcos Ag | Elektrisches Kaltleiter-Bauelement |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6248978B1 (en) * | 1992-11-13 | 2001-06-19 | Canon Kabushiki Kaisha | Heater comprising temperature sensing element positioned on electrode |
| CN1123895C (zh) * | 1997-07-07 | 2003-10-08 | 松下电器产业株式会社 | 芯片形ptc热敏电阻及其制造方法 |
| JP2000091105A (ja) * | 1998-09-11 | 2000-03-31 | Murata Mfg Co Ltd | チップ型セラミックサーミスタおよびその製造方法 |
| JP3368845B2 (ja) * | 1998-10-13 | 2003-01-20 | 株式会社村田製作所 | チップ型サーミスタおよびその製造方法 |
-
2002
- 2002-03-13 JP JP2002068507A patent/JP2003297603A/ja active Pending
- 2002-05-28 US US10/155,734 patent/US20020180576A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20020180576A1 (en) | 2002-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100312735B1 (ko) | 칩 써미스터 및 이의 제조방법 | |
| US7782173B2 (en) | Chip resistor | |
| JP3073003U (ja) | 表面実装型電気装置 | |
| JP4138215B2 (ja) | チップ抵抗器の製造方法 | |
| TW201717222A (zh) | 表面黏著之電阻器及其製造方法 | |
| KR19980080414A (ko) | 서미스터 소자 | |
| US20170092423A1 (en) | Electronic component | |
| JP3736602B2 (ja) | チップ型サーミスタ | |
| TWI265533B (en) | Thermistor having symmetrical structure | |
| JP3358499B2 (ja) | セラミック電子部品 | |
| JPH0433230A (ja) | チップ型ヒューズ | |
| JP2003297603A (ja) | チップ型サーミスタおよびチップ型サーミスタの実装構造 | |
| JP2010114284A (ja) | チップ形金属板抵抗器とその製造方法 | |
| TWM569495U (zh) | 薄膜晶片電阻 | |
| JP2000124063A (ja) | セラミック電子部品 | |
| WO2019017237A1 (ja) | チップ抵抗器 | |
| JP2002313667A (ja) | セラミック電子部品 | |
| JP3751102B2 (ja) | チップ部品 | |
| JP4122801B2 (ja) | セラミック電子部品 | |
| JP3215648B2 (ja) | チップ抵抗器の製造方法 | |
| JP2650721B2 (ja) | 高周波用高電力形薄膜抵抗器 | |
| JPH10223402A (ja) | チップ部品 | |
| JPH08148308A (ja) | 電流制御装置 | |
| JP2001237106A (ja) | チップ型抵抗素子及びその製造方法 | |
| JP2020061504A (ja) | 抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060117 |