TWM569495U - 薄膜晶片電阻 - Google Patents

Abstract

一種薄膜晶片電阻，包含基板、電阻層、第一與第二電極、保護層、及第一至第四接面層。基板具相對之第一與第二表面。基板具第一及第二通孔。電阻層設於第一表面上。電阻層包含第一、第二、及第三部分位於第一與第二部分間。第一電極自電阻層之第一部分上穿過第一通孔而延伸至基板之第二表面之第一區上。第二電極自電阻層之第二部分上穿過第二通孔而延伸至基板之第二表面之第二區上。保護層覆蓋電阻層之第三部分。第一與第二接面層分別覆蓋第一通孔之相對二側之第一電極。第三與第四接面層分別覆蓋第二通孔之相對二側之第二電極。

Description

薄膜晶片電阻

本新型是有關於一種電阻，且特別是有關於一種薄膜晶片電阻。

在製作薄膜晶片電阻時，一般是利用印刷、濺鍍、或貼合的方式在不導電的承載片或基板的上表面形成電阻材料層。並在晶片基板的兩端，可為長邊或短邊的電阻材料層的表面上、或電阻材料層與基板之間各設置一導電端電極。接著，利用浸沾(dip)或濺鍍方式在晶片的這兩端的側壁各形成一側邊電極。接下來，利用印刷或濺鍍製程，在晶片基板背面形成背面電極。藉此使晶片基板之正面、側壁、和背面的這三面上的電極導通。隨後再利用電鍍的方式在這三面電極上形成可焊接的電極接面層。

然而，當薄膜晶片電阻之電阻值小於1Ω時，薄膜晶片電阻採正面焊接與背面焊接時的電阻值與溫度電阻係數(TCR)會有明顯的差異。而且，側壁電極容易因製程因素而有剝離或裂面風險，如此會造成薄膜晶片電阻之電阻不穩定。此外，薄膜晶片電阻使用時容易因為電流過度集中在單一焊接面而造成電極接面層的錫氧化，導致薄膜晶片電阻 的單一面溫度過度集中，進而造成薄膜晶片電阻的阻值異常。

因此，本新型之一目的就是在提供一種薄膜晶片電阻，其基板之相對二端設有電極通孔，電極可由基板正面經由通孔而延伸至基板背面，藉此可使電極的溫度分布較均勻，且電極較易散熱，進而可降低因電極熱效應所造成的電阻值變化。

本新型之另一目的是在提供一種薄膜晶片電阻，其電極結構可包含側邊電極，如此側邊電極與通孔中的電極可形成並聯通路，藉此可降低電極貢獻的溫度電阻效應。

本新型之又一目的是在提供一種薄膜晶片電阻，其在將薄膜晶片電阻焊接於電路板時，部分焊料可附著於側邊電極，藉此可增加焊接強度。因此，側邊電極可不再是主要的焊接導電區，如此可降低側面電極因製程而剝離的風險，進而可提高薄膜晶片電阻之阻值的穩定度。

根據本新型之上述目的，提出一種薄膜晶片電阻。此薄膜晶片電阻包含基板、第一電阻層、第一電極、第二電極、第一保護層、第一接面層、第二接面層、第三接面層、以及第四接面層。基板具有相對之第一表面與第二表面，其中基板具有至少一第一通孔以及至少一第二通孔，第一通孔與第二通孔自第一表面延伸至第二表面。第一電阻層 設於基板之第一表面上，其中第一電阻層包含第一部分、第二部分、以及第三部分，第三部分位於第一部分與第二部分之間。第一電極自第一電阻層之第一部分上穿過第一通孔而延伸至基板之第二表面之第一區上。第二電極自第一電阻層之第二部分上穿過第二通孔而延伸至基板之第二表面之第二區上，第二電極與第一電極分開。第一保護層覆蓋第一電阻層之第三部分。第一接面層與第二接面層分別覆蓋第一通孔之相對二側之第一電極。第三接面層與第四接面層分別覆蓋第二通孔之相對二側之第二電極。

根據本新型之上述目的，更提出一種薄膜晶片電阻。此薄膜晶片電阻包含基板、第一電阻層、第一電極、第二電極、第一保護層、第一接面層、以及第二接面層。基板具有相對之第一表面與第二表面、以及相對之第一側面與第二側面，其中第一側面與第二側面均接合於第一表面與第二表面之間，基板具有至少一第一通孔以及至少一第二通孔，第一通孔與第二通孔自第一表面延伸至第二表面。第一電阻層設於基板之第一表面上，其中第一電阻層包含第一部分、第二部分、以及第三部分。第一電極包含第一部分位於第一電阻層之第一部分上、第二部分位於基板之第二表面之第一區上、第三部分位於第一通孔中且連接第一電極之第一部分與第二部分、以及第四部分覆蓋第一側面且連接第一電極之第一部分與第二部分。第二電極與第一電極分開。第二電極包含第一部分位於第一電阻層之第二部分上、第二部分位於基板之第二表面之第二區上、第三部分位於第二通孔中 且連接第二電極之第一部分與第二部分、以及第四部分覆蓋第二側面且連接第二電極之第一部分與第二部分。第一保護層覆蓋第一電阻層之第三部分。第一接面層覆蓋第一電極之第一部分、第二部分、以及第四部分。第二接面層覆蓋第二電極之第一部分、第二部分、以及第四部分。

100a‧‧‧薄膜晶片電阻

100b‧‧‧薄膜晶片電阻

100c‧‧‧薄膜晶片電阻

100d‧‧‧薄膜晶片電阻

100e‧‧‧薄膜晶片電阻

100f‧‧‧薄膜晶片電阻

100g‧‧‧薄膜晶片電阻

100h‧‧‧薄膜晶片電阻

110‧‧‧基板

110a‧‧‧第一側面

110b‧‧‧第二側面

112‧‧‧第一表面

114‧‧‧第二表面

114a‧‧‧第一區

114b‧‧‧第二區

114c‧‧‧第三區

116‧‧‧第一通孔

118‧‧‧第二通孔

120‧‧‧第一電阻層

122‧‧‧第一部分

124‧‧‧第二部分

126‧‧‧第三部分

130‧‧‧第一電極

132‧‧‧第一部分

134‧‧‧第二部分

136‧‧‧第三部分

140‧‧‧第二電極

142‧‧‧第一部分

144‧‧‧第二部分

146‧‧‧第三部分

150‧‧‧第一保護層

152‧‧‧第二保護層

154‧‧‧第二保護層

160‧‧‧第一接面層

162‧‧‧第一鍍層

164‧‧‧第二鍍層

170‧‧‧第二接面層

172‧‧‧第一鍍層

174‧‧‧第二鍍層

180‧‧‧第三接面層

182‧‧‧第一鍍層

184‧‧‧第二鍍層

190‧‧‧第四接面層

192‧‧‧第一鍍層

194‧‧‧第二鍍層

200‧‧‧散熱層

210‧‧‧第二電阻層

212‧‧‧第一部分

214‧‧‧第二部分

216‧‧‧第三部分

220‧‧‧第一電極

222‧‧‧第一部分

224‧‧‧第二部分

226‧‧‧第三部分

228‧‧‧第四部分

230‧‧‧第二電極

232‧‧‧第一部分

234‧‧‧第二部分

236‧‧‧第三部分

238‧‧‧第四部分

240‧‧‧第一接面層

242‧‧‧第一鍍層

244‧‧‧第二鍍層

250‧‧‧第二接面層

252‧‧‧第一鍍層

254‧‧‧第二鍍層

260‧‧‧散熱層

270‧‧‧第二電阻層

272‧‧‧第一部分

274‧‧‧第二部分

276‧‧‧第三部分

為讓本新型之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：〔圖1A〕係繪示依照本新型之第一實施方式的一種薄膜晶片電阻之剖面示意圖；〔圖1B〕係繪示依照本新型之第一實施方式的一種薄膜晶片電阻之立體示意圖；〔圖2〕係繪示依照本新型之第二實施方式的一種薄膜晶片電阻之剖面示意圖；〔圖3〕係繪示依照本新型之第三實施方式的一種薄膜晶片電阻之剖面示意圖；〔圖4〕係繪示依照本新型之第四實施方式的一種薄膜晶片電阻之剖面示意圖；〔圖5A〕係繪示依照本新型之第五實施方式的一種薄膜晶片電阻之剖面示意圖；〔圖5B〕係繪示依照本新型之第五實施方式的一種薄膜晶片電阻之立體示意圖； 〔圖6〕係繪示依照本新型之第六實施方式的一種薄膜晶片電阻之剖面示意圖；〔圖7〕係繪示依照本新型之第七實施方式的一種薄膜晶片電阻之剖面示意圖；以及〔圖8〕係繪示依照本新型之第八實施方式的一種薄膜晶片電阻之剖面示意圖。

請參照圖1A與圖1B，其係分別繪示依照本新型之第一實施方式的一種薄膜晶片電阻之剖面示意圖與立體示意圖。在本實施例中，薄膜晶片電阻100a主要包含基板110、第一電阻層120、第一電極130、第二電極140、第一保護層150、第一接面層160、第二接面層170、第三接面層180、以及第四接面層190。基板110具有第一表面112與第二表面114，第一表面112與第二表面114相對。基板110具有至少一第一通孔116與至少一第二通孔118，其中第一通孔116與第二通孔118分別設於基板110的相對兩端中，且第一通孔116與第二通孔118均自第一表面112延伸至第二表面114而貫穿基板110。第二表面114具有第一區114a、第二區114b、與第三區114c，其中第一區114a與第二區114b分別位於第二表面114的相對二側，第三區114c介於第一區114a與第二區114b之間。舉例而言，基板110可為FR4板、絕緣軟性膠板，或氧化鋁(Al₂O₃)、氮化鋁 (AlN)、氧化鎂(MgO)等金屬氧化物、氮化物或矽氧化物。在一較佳例子中，基板110為氮化鋁基板。

第一電阻層120設於基板110的第一表面112上。第一電阻層120可包含第一部分122、第二部分124、與第三部分126，其中第一部分122與第二部分124係分別位於第一表面112的相對二側，而第三部分126則位於第一部分122與第二部分124之間。

第一電極130可包含第一部分132、第二部分134、與第三部分136，其中第一電極130之第一部分132位於第一電阻層120之第一部分122上，第一電極130之第二部分134位於基板110之第二表面114的第一區114a上，第一電極130的第三部分136則設於第一通孔116中，且第一電極130之第三部分136的相對二端分別連接第一部分132與第二部分134。因此，第一電極130自第一電阻層120之第一部分122上穿過第一通孔116而延伸至基板110之第二表面114的第一區114a上，且第一電極130的剖面形狀為類工字型。

第二電極140與第一電極130分開。第二電極140可包含第一部分142、第二部分144、與第三部分146，其中第二電極140之第一部分142位於第一電阻層120之第二部分124上，第二電極140之第二部分144位於基板110之第二表面114的第二區114b上，第二電極140的第三部分146則設於第二通孔118中，且第二電極140之第三部分146的相對二端分別連接第一部分142與第二部分144。因此， 第二電極140自第一電阻層120之第二部分124上穿過第二通孔118而延伸至基板110之第二表面114的第二區114b上，且第二電極140的剖面形狀為類工字型。舉例而言，第二電極140與第一電極130之材料可為銅或銀。

第一保護層150覆蓋在第一電阻層120之第三部分126上，以保護第一電阻層120。第一保護層150之材料較佳係採用抗濕抗焊且高導熱的材質。

第一接面層160與第二接面層170分別位於第一通孔116的相對二側。在示範例子中，第一接面層160可包含第一鍍層162與第二鍍層164，其中第一鍍層162與第二鍍層164依序堆疊在第一電極130之第一部分132上。第一鍍層162之材料可為鎳(Ni)，第二鍍層164之材料可為錫(Sn)。第二接面層170亦可包含第一鍍層172與第二鍍層174，其中第一鍍層172與第二鍍層174依序堆疊在第一電極130之第二部分134上。第一鍍層172之材料可為鎳，第二鍍層174之材料可為錫。在一些例子中，第一接面層160與第二接面層170均可為單一錫層，或由依序堆疊之銅層、鎳層與錫層所構成的多層結構。

第三接面層180與第四接面層190分別位於第二通孔118的相對二側。第三接面層180可包含第一鍍層182與第二鍍層184，其中第一鍍層182與第二鍍層184依序堆疊在第二電極140之第一部分142上。第一鍍層182之材料可為鎳，第二鍍層184之材料可為錫。第四接面層190可包含第一鍍層192與第二鍍層194，其中第一鍍層192與第 二鍍層194依序堆疊在第二電極140之第二部分144上。第一鍍層192之材料可為鎳，第二鍍層194之材料可為錫。在一些例子中，第三接面層180與第四接面層190均可為單一錫層，或由依序堆疊之銅層、鎳層與錫層所構成的多層結構。

藉由在基板110之相對二端設置穿過基板110的第一電極130與第二電極140，可使第一電極130與第二電極140的溫度分布較均勻，且散熱速度較快，因此可降低薄膜晶片電阻100a因電極熱效應所造成的電阻值變化。

在示範例子中，製作薄膜晶片電阻器100a時，可先採用濺鍍、印刷、或電鍍的方式在基板110的第一表面112與第二表面114上各別成長一金屬層，並利用例如微影與蝕刻技術圖案化金屬層，而在基板110的第一表面112上形成第一電阻層120，且在第二表面114的第一區114a與第二區114b上形成導電層。在形成金屬層時，第一通孔116與第二通孔118的側壁也會形成薄薄的導電層。接著，遮罩住第一電阻層120的第三部分126，且利用電鍍技術來形成第一電極130與第二電極140。接下來，可利用雷射、機械或蝕刻等方式來調整第一電阻層120的阻值。再形成第一保護層150覆蓋第一電阻層120的第三部分126。隨後，可利用電鍍或浸沾技術形成第一接面層160、第二接面層170、第三接面層180、以及第四接面層190，而完成薄膜晶片電阻100a的製作。

請參照圖2，其係繪示依照本新型之第二實施方式的一種薄膜晶片電阻之剖面示意圖。薄膜晶片電阻100b 的架構與薄膜晶片電阻100a的架構大致相同，二者的差異在於薄膜晶片電阻100b更包含第二保護層152。第二保護層152覆蓋在基板110之第二表面114的第三區114c上。第二保護層152之材料可與第一保護層150相同，較佳係採用抗濕抗焊且高導熱的材質。

請參照圖3，其係繪示依照本新型之第三實施方式的一種薄膜晶片電阻之剖面示意圖。薄膜晶片電阻100c的架構與薄膜晶片電阻100b的架構大致相同，二者的差異在於薄膜晶片電阻100c更包含散熱層200。散熱層200位於基板110之第二表面114的第三區114c上，且與第一電極130及第二電極140分離。第二保護層152覆蓋住散熱層200。散熱層200之材料可與第一電極130及第二電極140的材料相同或不同。舉例而言，散熱層200之材料可為銅。在此實施方式中，散熱層200可與第一電極130及第二電極140同時製作。

請參照圖4，其係繪示依照本新型之第四實施方式的一種薄膜晶片電阻之剖面示意圖。薄膜晶片電阻100d的架構與薄膜晶片電阻100b的架構大致相同，二者的差異在於薄膜晶片電阻100d更包含第二電阻層210。第二電阻層210覆蓋在基板110之第二表面114上。第二電阻層210之材料較佳係與第一電阻層120相同。在此實施方式中，第二電阻層210與第一電阻層120可一起製作。

第二電阻層210可包含第一部分212、第二部分214、與第三部分216，其中第一部分212與第二部分214 係分別位於第二表面114的相對二側，而第三部分216則位於第一部分212與第二部分214之間。此外，第二電阻層210之第一部分212係位於第二表面114的第一區114a上，第一電極130的第二部分134位於第二電阻層210之第一部分212上。第二電阻層210之第二部分214係位於第二表面114的第二區114b上，第二電極140的第二部分144位於第二電阻層210之第二部分214上。第二電阻層210的第三部分216則位於第二表面114的第三區114c上，且第二保護層152覆蓋住第二電阻層210的第三部分216。

薄膜晶片電阻100d的設計形成一個並聯電阻，因此可在不縮減薄膜晶片電阻100d尺寸的情況下，製作出具有更低電阻的薄膜晶片電阻100d。

請參照圖5A與圖5B，其係分別繪示依照本新型之第五實施方式的一種薄膜晶片電阻之剖面示意圖與立體示意圖。薄膜晶片電阻100e的架構與薄膜晶片電阻100a的架構類似，二者的差異在於薄膜晶片電阻100e的第一電極220及第二電極230與薄膜晶片電阻100a的第一電極130及第二電極140不同，且薄膜晶片電阻100e僅具有第一接面層240與第二接面層250。

基板110具有相對之第一側面110a與第二側面110b。在此實施例中，第一電極220包含第一部分222、第二部分224、第三部分226、與第四部分228。第一電極220的第一部分222位於第一電阻層120之第一部分122上，第一電極220的第二部分224位於基板110之第二表面114的 第一區114a上，第一電極220的第三部分226位於第一通孔116中且連接第一電極220之第一部分222與第二部分224，第一電極220的第四部分228覆蓋基板110的第一側面110a且連接第一電極220的第一部分222與第二部分224。在示範例子中，第一電極220之第一部分222與第二部分224實質平行，第三部分226與第四部分228實質平行，且第一部分222與第二部分224均和第三部分226與第四部分228實質垂直。

第二電極230與第一電極220分開。第二電極230同樣包含第一部分232、第二部分234、第三部分236、與第四部分238。第二電極230的第一部分232位於第一電阻層120之第二部分124上，第二電極230的第二部分234位於基板110之第二表面114的第二區114b上，第二電極230的第三部分236位於第二通孔118中且連接第二電極230之第一部分232與第二部分234，第二電極230的第四部分238覆蓋基板110的第二側面110b且連接第二電極230之第一部分232與第二部分234。在示範例子中，第二電極230之第一部分232與第二部分234實質平行，第三部分236與第四部分238實質平行，且第一部分232與第二部分234均和第三部分236與第四部分238實質垂直。

在此實施例中，可在第一電極220之第一部分222、第二部分224、與第三部分226形成後，以及第二電極230之第一部分232、第二部分234、與第三部分236形成 後，再利用浸沾或濺鍍方式形成第一電極220的第四部分228與第二電極230的第四部分238。

第一接面層240覆蓋第一電極220的第一部分222、第二部分224、以及第四部分228，而可呈類ㄈ字型。在圖5A所示之實施例中，第一接面層240包含第一鍍層242與第二鍍層244，其中第一鍍層242與第二鍍層244依序堆疊在第一電極220之第一部分222、第二部分224、以及第四部分228上。第一鍍層242可為鎳層，第二鍍層244可為錫層。

第二接面層250覆蓋第二電極230的第一部分232、第二部分234、以及第四部分238，且自第一部分232經由第四部分238而延伸至第二部分234。第二接面層250包含第一鍍層252與第二鍍層254，其中第一鍍層252與第二鍍層254依序堆疊在第二電極230之第一部分232、第二部分234、以及第四部分238上。第一鍍層252可為鎳層，第二鍍層254可為錫層。在一些例子中，第一接面層240與第二接面層250均可為單一錫層，或由依序堆疊之銅層、鎳層與錫層所構成的多層結構。

由於第一電極220位於第一通孔116中的第三部分226與位於基板110之第一側面110a的第四部分228可形成並聯通路，且第二電極230位於第二通孔118中的第三部分236與位於基板110之第二側面110b的第四部分238可形成並聯通路，藉此可降低第一電極220與第二電極230貢獻的溫度電阻效應。此外，在將薄膜晶片電阻100e焊接於 電路板時，部分焊料可附著於第一電極220之第四部分228旁的第一接面層240、以及第二電極230之第四部分238旁的第二接面層250，藉此可增加焊接結構的強度。因此，第一電極220側面的第四部分228與第二電極230側面的第四部分238可不再是主要的焊接導電區，如此可避免第一電極220的第四部分228與第二電極230的第四部分238剝離，進而可提高薄膜晶片電阻100e之阻值的穩定度。

請參照圖6，其係繪示依照本新型之第六實施方式的一種薄膜晶片電阻之剖面示意圖。薄膜晶片電阻100f的架構與薄膜晶片電阻100e的架構大致相同，二者的差異在於薄膜晶片電阻100f更包含第二保護層154。第二保護層154覆蓋在基板110之第二表面114的第三區114c上。第二保護層154之材料可與第一保護層150相同。

請參照圖7，其係繪示依照本新型之第七實施方式的一種薄膜晶片電阻之剖面示意圖。薄膜晶片電阻100g的架構與薄膜晶片電阻100f的架構大致相同，二者的差異在於薄膜晶片電阻100g更包含散熱層260。散熱層260位於基板110之第二表面114的第三區114c上，且與第一電極220及第二電極230分離。第二保護層154覆蓋住散熱層260。散熱層260之材料可與第一電極220及第二電極230的材料相同或不同。散熱層260之材料可例如為銅。

請參照圖8，其係繪示依照本新型之第八實施方式的一種薄膜晶片電阻之剖面示意圖。薄膜晶片電阻100h的架構與薄膜晶片電阻100f的架構大致相同，二者的差異 在於薄膜晶片電阻100h更包含第二電阻層270。第二電阻層270覆蓋在基板110之第二表面114上。第二電阻層270之材料較佳係與第一電阻層120相同。

第二電阻層270可包含第一部分272、第二部分274、與第三部分276，其中第一部分272與第二部分274係分別位於第二表面114的相對二側，第三部分276位於第一部分272與第二部分274之間。第二電阻層270的第一部分272位於第二表面114的第一區114a上，第一電極220的第二部分224位於第二電阻層270之第一部分272上。第二電阻層270之第二部分274係位於第二表面114的第二區114b上，第二電極230的第二部分234位於第二電阻層270的第二部分214上。第二電阻層270的第三部分276則位於第二表面114的第三區114c上，且第二保護層154覆蓋住第二電阻層270的第三部分276。

雖然本新型已以實施例揭露如上，然其並非用以限定本新型，任何在此技術領域中具有通常知識者，在不脫離本新型之精神和範圍內，當可作各種之更動與潤飾，因此本新型之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

1. 一種薄膜晶片電阻，包含：一基板，具有相對之一第一表面與一第二表面，其中該基板具有至少一第一通孔以及至少一第二通孔，該至少一第一通孔與該至少一第二通孔自該第一表面延伸至該第二表面；一第一電阻層，設於該基板之該第一表面上，其中該第一電阻層包含一第一部分、一第二部分、以及一第三部分，該第三部分位於該第一部分與該第二部分之間；一第一電極，自該第一電阻層之該第一部分上穿過該第一通孔而延伸至該基板之該第二表面之一第一區上；一第二電極，自該第一電阻層之該第二部分上穿過該第二通孔而延伸至該基板之該第二表面之一第二區上，該第二電極與該第一電極分開；一第一保護層，覆蓋該第一電阻層之該第三部分；一第一接面層與一第二接面層，分別覆蓋該第一通孔之相對二側之該第一電極；以及一第三接面層與一第四接面層，分別覆蓋該第二通孔之相對二側之該第二電極。
2. 如申請專利範圍第1項之薄膜晶片電阻，其中該基板之該第二表面具有一第三區介於該第一區與該第二區之間，且該薄膜晶片電阻更包含一第二保護層覆蓋該第三區。
3. 如申請專利範圍第2項之薄膜晶片電阻，更包含一散熱層位於該第二表面之該第三區上，其中該第二保護層覆蓋該散熱層。
4. 如申請專利範圍第1項之薄膜晶片電阻，更包含一第二電阻層設於該基板之該第二表面上。
5. 如申請專利範圍第1項之薄膜晶片電阻，其中該基板係一氮化鋁基板。
6. 一種薄膜晶片電阻，包含：一基板，具有相對之一第一表面與一第二表面、以及相對之一第一側面與一第二側面，其中該第一側面與該第二側面均接合於該第一表面與該第二表面之間，該基板具有至少一第一通孔以及至少一第二通孔，該至少一第一通孔與該至少一第二通孔自該第一表面延伸至該第二表面；一第一電阻層，設於該基板之該第一表面上，其中該第一電阻層包含一第一部分、一第二部分、以及一第三部分；一第一電極，其中該第一電極包含：一第一部分，位於該第一電阻層之該第一部分上；一第二部分，位於該基板之該第二表面之一第一區上；一第三部分，位於該第一通孔中且連接該第一電極之該第一部分與該第二部分；以及 一第四部分，覆蓋該第一側面且連接該第一電極之該第一部分與該第二部分；一第二電極，與該第一電極分開，其中該第二電極包含：一第一部分，位於該第一電阻層之該第二部分上；一第二部分，位於該基板之該第二表面之一第二區上；一第三部分，位於該第二通孔中且連接該第二電極之該第一部分與該第二部分；以及一第四部分，覆蓋該第二側面且連接該第二電極之該第一部分與該第二部分；一第一保護層，覆蓋該第一電阻層之該第三部分；一第一接面層，覆蓋該第一電極之該第一部分、該第二部分、以及該第四部分；以及一第二接面層，覆蓋該第二電極之該第一部分、該第二部分、以及該第四部分。
7. 如申請專利範圍第6項之薄膜晶片電阻，其中該基板之該第二表面具有一第三區介於該第一區與該第二區之間，且該薄膜晶片電阻更包含一第二保護層覆蓋該第三區。
8. 如申請專利範圍第7項之薄膜晶片電阻，更包含一散熱層位於該第二表面之該第三區上，其中該第二保護層覆蓋該散熱層。
9. 如申請專利範圍第6項之薄膜晶片電阻，更包含一第二電阻層設於該基板之該第二表面上。
10. 如申請專利範圍第6項之薄膜晶片電阻，其中該基板係一氮化鋁基板。