KR19980080414A - 서미스터 소자 - Google Patents

서미스터 소자 Download PDF

Info

Publication number
KR19980080414A
KR19980080414A KR1019980009231A KR19980009231A KR19980080414A KR 19980080414 A KR19980080414 A KR 19980080414A KR 1019980009231 A KR1019980009231 A KR 1019980009231A KR 19980009231 A KR19980009231 A KR 19980009231A KR 19980080414 A KR19980080414 A KR 19980080414A
Authority
KR
South Korea
Prior art keywords
thermistor element
electrode
layer
electrodes
thermistor
Prior art date
Application number
KR1019980009231A
Other languages
English (en)
Other versions
KR100258677B1 (ko
Inventor
이노우에히데히로
다카오카유이치
Original Assignee
무라따미치히로
가부시끼가이샤무라따세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라따미치히로, 가부시끼가이샤무라따세이사꾸쇼 filed Critical 무라따미치히로
Publication of KR19980080414A publication Critical patent/KR19980080414A/ko
Application granted granted Critical
Publication of KR100258677B1 publication Critical patent/KR100258677B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/034—Housing; Enclosing; Embedding; Filling the housing or enclosure the housing or enclosure being formed as coating or mould without outer sheath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1413—Terminals or electrodes formed on resistive elements having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)

Abstract

서미스터 소자는, 서미스터 소체의 한쪽 표면과 옴접촉하며 서미스터 소체의 한쪽 표면상에서 서로 대향하여 형성된 한 쌍의 전극들을 구비한다. 이들 전극들 각각은 박막의 접촉층; 및 상기 접촉층 위로 직접 또는 간접으로 형성되어 있고, 이들 전극들이 서로 대향하여 형성된 상기 표면에만 형성되며, 예를 들어, Au, Ag, Pd, Pt, Sn 및 이들의 합금과 같은 금속재료로 구성된 외부전극층을 구비한다.

Description

서미스터 소자
본 발명은 온도검출 및 회로의 온도보상에 이용된 서미스터 소자에 관한 것이다. 특히, 본 발명은 표면 실장에 적합한 외부전극구조를 갖는 서미스터 소자에 관한 것이다.
전자부품의 고밀도 실장이 요구되기 때문에, 서미스터 소자는 인쇄회로판에 표면실장가능하게 되는 것이 요구된다. 도 13 및 도 14(또는 도 13a, 도 13b, 도 14a, 및 도 14b)는 종래의 표면 실장가능한 서미스터 소자의 예를 나타낸다.
도 13a 및 도 13b는 음의 저항온도특성(NTC)을 갖는 재료로 구성된 서미스터 소체 62의 두 개의 말단면들을 도포하도록 형성된 전극들 63, 64를 갖는 서미스터 소자 61을 나타낸다. 이들 전극들 63, 64는 직사각형의 평행육면체의 형상으로 서미스터 소체 62의 말단면들 하나씩에 각각 형성되며, 뿐만 아니라 상기 말단면에 인접하는 남아있는 네 개의 면들, 즉, 상·하 및 두 개의 측면들에까지 연장되도록 형성된다. 따라서, 이런 서미스터 소자 61은 이것의 하면 62a를 인쇄회로판에 형성된 전극랜드에 예를 들어, 땜납에 의해 부착시킴으로써 용이하게 표면실장될 수 있다.
도 14a 및 도 14b는 일본 특허 공고번호 7-29704호 공보에 기재된 유형의 서미스터 소자 65를 나타내며, 직사각형의 평행육면체 형상의 서미스터 소체 66의 하면 상에서, 이들 사이에 소정의 간격을 두고 서로 대향하도록 형성된 제 1 전극 67 및 제 2 전극 68을 구비하는 것을 특징으로 한다. 이런 서미스터 소자 65의 소형화의 요구에 의해 이것의 전극들 67과 68간의 간격이 과도하게 감소되는 경우, 그러나 단락의 위험이 증가한다.
단락의 발생을 방지하기 위해, 제 1 전극 67과 제 2 전극 68간의 간격보다 더 큰 간격으로 서로 분리되어 있으며 제 1 및 제 2 전극들 67, 68에 각각 형성된 두 개의 외부전극들 69와 70간의 서미스터 소체 66의 하면을 도포하도록, 서미스터 소자 65는 도 14a 및 도 14b에 나타낸 바와 같이 무기 재료로 된 절연층 71을 구비한다. 이들 외부전극들 69, 70 이외에도 제 1 및 제 2 전극들 67, 68이 다른 표면들에 연장되어 형성되지 않고 서미스터 소체 66의 하면에만 모두 형성되기 때문에, 서미스터 소자 65는 또한 인쇄회로판에 이것의 하면 66a를 예를 들어 땜납 리플로 실장법 또는 땜납 흐름 실장법을 이용하여 부착시킴으로써 용이하게 표면실장될 수 있다.
도 13a 및 도 13b에 나타낸 서미스터 소자 61에 의해, 각각의 전극들 63, 64는 서미스터 소체 62의 다섯 면들에 연장되도록 형성된다. 따라서, 이것이 땜납에 의해 인쇄회로판에 표면실장될 수 있지만, 땜납은 고밀도 실장을 곤란하게 만드는 필레(fillets)라고 간주되는 팽창부(swollen part)를 형성하는 경향이 있다. 이것은 다음과 같이 설명될 수 있다. 서미스터 소체 62의 하면 62a에 땜납을 인가함으로써, 서미스터 소자 61이 인쇄회로판에 표면실장된다면, 이것이 수행되는 경우, 서미스터 소체 62의 하면에 위치해 있는 상기 전극부들 63, 64가 땜납에 의해 접합될 수 있으나, 용융된 땜납이 서미스터 소체 62의 하면과 직각인 세 개의 면들을 따라 부풀어 올라서 이에 의해 필레가 형성된다. 따라서, 실장을 위해 요구되는 부분은 서미스터 소자 61의 평평한 부분보다 훨씬 크게 된다. 이것은 고밀도 실장을 달성하기 위한 시도에 있어서 심각한 문제점으로 작용한다.
한편, 도 14a 및 도 14b에 나타낸 서미스터 소자 65에 대하여, 접속을 이루기 위한 외부전극들 69, 70은 서미스터 소체 66의 하면에만 설치된다. 이리하여, 필레의 문제점이 없어지며, 따라서 실장부가 더 작게 형성될 수 있으며, 도 13a 및 도 13b의 서미스터 소자 61의 경우에 비하여 고밀도의 실장이 달성될 수 있다. 그러나, 도 14a 및 도 14b의 서미스터 소자 65는 땜납 페이스트에 의한 땜납 리플로 실장법 또는 용융된 땜납에 의한 땜납 흐름 실장법을 이용하여 본래 형성된다. 따라서, 더 높은 실장밀도가 이런 실장법에 의해 달성되는 것이 매우 곤란하며, 예를 들어 하기의 이유에 의해서이다.
(1) 인쇄법에 의해 (인쇄회로판에) 형성된 땜납랜드가 고정밀도로 수행되지 않는 경우 고밀도의 실장이 불가능하나, 땜납랜드의 인쇄의 정확도에 한계가 있다.
(2) 땜납재료가 용융된 경우, 서미스터 소자는 기판(base board) 위에 땜납랜드로부터 재배치되기 쉽다.
(3) 땜납층의 두께를 제어하기가 곤란하며, 따라서 높이 방향으로 서미스터 소자의 실장 재배치를 제어하는 것이 곤란하다.
상기 리플로법 및 흐름법에 의해서는, 게다가, 땜납의 취화(embrittlement) 때문에 접합의 기계적 강도가 약화되며, 칩부품의 전기적 접속이 때때로 악화된다. 온도검출용으로 이용된 서미스터는 약 1% 수준의 정확도가 요구되기 때문에, 전기적 접속의 이런 악화는 치명적인 결점일 수 있다.
최근, 범프실장법이라 간주되는 새로운 실장법이, 리플로 실장법 또는 흐름 실장법에 비하여 실장밀도가 더 높은 향상된 실장법으로서 인기가 있다. 범프 실장법은 보통 Au 또는 Sn-Pb를 포함하는 범프라 하는 원통형상의 또는 사각기둥꼴의 돌출부가 칩부품과 기판(base board)간에 삽입되며, 범프는 열압착 접합에 의해 또는 공정합금화(eutectic alloy formation)에 의해 기판 및 칩부품과 함께 접합되는 것을 특징으로 하는 기술이다.
이 방법에 의해, 범프는 고정밀도로 칩부품 또는 기판에 형성될 수 있으며, 범프가 정확하게 형성될 수 있는 한, 칩부품이 상기 기판에 정확하게 부착될 수 있다. 이 방법의 다른 효과는 필레의 문제가 없다는 것이다.
범프 접합 중에서 Au 범프접합은 높은 기계적 강도를 지녀서, 땜납 재료에서 볼 수 있는 상기 종류의 취화(embrittlement) 문제점이 없기 때문에 특히 선호된다. 따라서, 확실한 접합이 이에 의해 실현될 수 있다.
상술한 종래의 서미스터 소자 61, 65는, 그러나, 땜납재료를 사용하여 실장되는 것이 원래 쉽기 때문에 범프실장에 적합하지 않으며, 도전성 페이스트로 구성된 이들의 전극용 기층(base layer)을 구비한다. 바꾸어 말하면, 전극들 63, 64는, 기층을 얻기 위해 서미스터 소체 62에 도전성 페이스트를 인가한 후 이것을 소성한 후 그런 다음 땜납 습윤성을 향상시키기 위해 Sn 또는 Sn-Pb합금으로 된 층을 형성함으로써 형성된다. 서미스터 소자 65에 대하여, 서미스터 소체 66의 하면 66a에 Ag와 같은 도전성 페이스트를 도포한 후 그런 다음 이들에 소성법을 실시함으로써, 이것의 제 1 및 제 2 전극들 67, 68이 형성된다.
따라서, 도전성 페이스트를 도포한 후 이것에 상술한 소성법을 실시함으로써 형성된 전극들에 Ni 또는 Sn-Pb를 도금함으로써, 외부접속용 외부전극층이 형성된 경우, 기층은 두껍고 평평하지가 않다. 그 결과, 그 위에 외부전극의 표면들은 반드시 또한 평평하지는 않았다.
서미스터 소자가 범프실장법에 의해 기판에 실장된 경우, 범프들과 서미스터 소자의 전극들은 서로 확실하게 접촉한 것임에 틀림없다. 따라서, 서미스터가 큰 만입들과 돌출부들을 갖는 매우 고르지 못한 표면들을 갖는 외부전극들을 구비한 경우, 확실한 접촉이 범프접합법에 의해 기대되지 못한다.
그러므로, 본 발명의 목적은 범프접합에 의한 표면 실장에 적합하고, 신뢰성 있는 접속을 갖는 서미스터 소자를 제공하는 것이다.
도 1a 및 도 1b는 각각 본 발명의 제 1 구현예에 따른 서미스터 소자의 측면도와 저면도이다.
도 2a와 도 2b 및 도 2c와 도 2d는 본 발명의 제 1 구현예에 따른 서미스터 소자를 얻기 위한 제조공정을 보여주는 개략도(schematic sketches)이다.
도 3a, 도 3b, 도 3c, 도 3d, 및 도 3e는 본 발명의 제 1 구현예에 따른 서미스터 소자의 제조공정을 더 보여주기 위한 개략적 단면도이다.
도 4a 및 도 4b는 도 3b 및 도 3c에 각각 대응하는 평면도이다.
도 5는 도 3e에 대응하는 평면도이다.
도 6a 및 도 6b는 각각 본 발명의 제 2 구현예에 따른 다른 서미스터 소자의 측면도 및 저면도이다.
도 7a 및 도 7b는 각각 본 발명의 제 3 구현예에 따른 또 다른 서미스터 소자의 측면도 및 저면도이다.
도 8a 및 도 8b는 각각 본 발명의 제 2 구현예의 변형인 또 다른 서미스터 소자의 측면도 및 저면도이다.
도 9a 및 도 9b는 각각 본 발명에 따른 다른 변형인 또 다른 서미스터 소자의 측면도 및 저면도이다.
도 10은 본 발명에 따른 또 다른 서미스터 소자의 측면의 단면도이다.
도 11은 시간경과에 따른 저항치의 변화율의 시험 결과를 보여주는 도면이다.
도 12는 시험(test)용 서미스터 소자의 실장을 위한 접합공정을 설명하기 위한 인쇄회로판의 개략적 사시도이다.
도 13a 및 도 13b는 각각 종례의 서미스터 소자의 사시도 및 단면도이다.
도 14a 및 도 14b는 각각 종례의 다른 서미스터 소자의 측면도 및 저면도이다.
(도면의 주요 부분에 대한 부호의 설명)
1, 11, 21, 31, 41, 51: 서미스터 소자
2, 12: 서미스터 소체
2a, 12a: 하면
3, 13, 43, 53: 제 1 전극
4, 14, 44, 54: 제 2 전극
3a, 4a, 13a, 14a, 43a, 44a, 53a, 54a: 접촉층
3b, 4b, 13c, 14c, 43b, 44b, 53b, 54b: 외부전극층
13b, 14b: 중간층
13d, 14d: 제 2 중간층
15, 16: 절연성 수지층
상기한 목적과 다른 목적이 달성될 수 있는 본 발명에 따른 서미스터 소자는, 서미스터 소체; 및 상기 서미스터 소체의 한쪽 표면 위에서 서로 대향하여 형성된 한 쌍의 전극들을 포함하는 것을 특징으로 할 뿐만 아니라, 이들 전극들이 서미스터 소체와 옴접촉하며, 각각은 박막의 접촉층; 및 상기 접촉층 위로 직접 또는 간접으로 형성되어 있고, 한 쌍의 전극들이 서로 대향하여 형성된 상기 표면에만 형성되며, 예를 들어, Au, Ag, Pd, Pt, Sn 및 이들의 합금과 같은 금속재료로 구성된 외부전극층을 포함하는 것을 특징으로 할 수 있다. 각 전극의 접촉층은 박막형성법에 의해 형성되기 때문에, 도전성 페이스트를 도포한 후 소성법을 실시함으로써 형성된 종래의 후막 전극층의 표면에 비하여, 이것의 표면의 평활도가 훨씬 높다. 그 결과, 그 위에 형성된 외부전극층은 또한 종래의 서미스터 소자에 비하여 평활도가 훨씬 높다. 따라서, 본 발명에 따른 서미스터 소자가 범프접합법에 의해 실장된 경우, 범프와 외부전극층간의 접속의 신뢰성이 향상된다. 본 발명에 따른 서미스터 소자는 그러나, 땜납을 이용하는 흐름법(flow) 또는 리플로법(reflow)에 의해 실장될 수 있다. 바꾸어 말하면, 본 발명은 서미스터 소자의 실장법에 의해 제한되지 않는다.
범프실장법에 따라서, 범프는 서미스터 소자의 외부전극층들과 회로기판간에 삽입되며, 열이 가해져서, 서미스터 소자의 외부전극층들 이외에도 회로기판의 선들(wires) 또는 리드단자들에 범프를 접속시키며, 그 결과 서미스터 소자는 실장기판에 기계적으로 전기적으로 모두 접속된다.
Au와 Au 합금 및 Sn-Pb 합금이 보통 범프용으로 사용된다. 상기 외부전극층들은, 범프접합에 의해 접속의 신뢰성이 더욱 향상될 수 있도록 하기 위한 범프 재료의 종류에 따라서 예를 들어, Au, Ag, Pd, Pt, Sn 및 이들의 합금과 같은 재료로 구성된다. 상기 범프들이 Au 또는 Au 합금을 포함하는 경우, 바람직하게는 외부전극층들은 Au 또는 Au 합금으로 구성되는 것이 좋다. 바꾸어 말하면, 범프들과 외부전극층간의 접합의 신뢰성은, 이들 모두가 동일한 재료를 함유한다면 향상될 수 있다.
본 발명의 구현예에 따라서, 한 쌍의 전극들의 접촉층들은, 상기 한쌍의 전극들이 서로 대향하여 형성된 서미스터 소체의 한쪽 표면에만 형성된다. 접촉층들이 서미스터 소체의 다른 쪽 표면 위로 연장되는 것이 방지되지는 않지만, 한 쌍의 서로 대향하는 전극들이 형성된 서미스터 소체의 표면 위에 접촉층들이 형성된다면, 땜납 흐름법 또는 리플로법이 이용되는 경우, 필레(fillets)의 형성이 확실히 방지될 수 있다.
바람직하게는, 접촉층들은 서미스터 소체와 옴접촉을 확실히 형성할 수 있는 예를 들어, Ni, Cr, Cu, Au, Ag 및 이들의 합금과 같은 금속재료로 구성되는 것이 좋다. 따라서 원하는 서미스터 소자의 특성들은 이것의 전극들에 의해 확실히 달성될 수 있다.
외부전극층들은 접촉층들 위로 직접으로 형성될 수 있거나, 한 개 또는 2 개의 중간층을 사이에 두고 간접적으로 형성될 수 있다. 예를 들어, Ni, Cu 및 이들의 합금과 같은 재료로 된 단일 중간층이 있을 수 있거나, 또는 제 1 중간층과 접촉층간에 예를 들어, Au, Ag, Pd, Pt, Sn 및 이들의 합금과 같은 재료로 된 제 2 중간층이 있을 수 있다. 외부전극층이 점령된 경우에도, Ni, Cu 또는 이들의 합금으로 된 중간층은 땜납과 합금을 형성하며, 그 결과 충분한 접합강도가 유지될 수 있으며 따라서 서미스터 소자는 땜납 흐름법 또는 리플로법에 의해 또한 실장될 수 있다. 상술한 제 2 중간층은 접촉층들과 외부전극층들 간의 기계적 접속을 향상시킨다.
또한 바람직하게는, 전극들이 서로 대향하여 형성되어 있는 서미스터 소체의 적어도 동일 표면부를 도포할 절연성 수지층을 제공하는 것이 좋다. 이런 절연성 수지층은 서미스터 소자의 내습성을 향상시키며, 서미스터 소자가 땜납 리플로법 또는 땜납 흐름법 의해 실장된 경우 땜납 브리지(briges)의 부착을 방지하며, 이들의 대향거리가 상대적으로 짧은 경우에도 전극들간의 단락의 가능성을 감소시킨다. 이런 절연성 수지층은, 서로 대향하는 이들의 에지부들과 같은 전극부들을 도포하도록 형성되거나, 또는 전극들이 형성되어 있는 한쪽 표면 이외에 다른 표면들에 까지 연장하도록 형성될 수 있다.
전극들이 형성되어 있는 한쪽 표면과 대향하는 서미스터 소체의 표면에 제 2 절연성 수지층이 설치될 수 있다. 절연성 수지층으로 이렇게 도포된 서미스터 소체의 두 표면들에 의해, 서미스터 소자의 내습성이 더욱 향상될 수 있다.
한 쌍의 전극들이 한쪽 표면에만 형성되는 것에 한정되지 않는다. 이들은 서미스터 소체의 다른 표면들에 서로 대향하여 형성될 수 있다.
본 발명에 편입되며 본 발명의 일부를 형성하는 첨부한 도면들은 본 발명의 구현예들을 설명하며, 명세서와 함께 본 발명의 원리를 설명한다.
이하, 다른 구현예들에 속하는 경우에도 동일한 구성요소들은 동일한 기호들에 의해 표시되며, 반복하여 설명되지 않는다.
이하, 본 발명을 여러 구현예들을 이용하여 설명한다. 도 1a 및 도 1b는 본 발명의 제 1 구현예에 따른 NTC(negative temperature coefficient) 서미스터 소자 1을 나타내며, NTC 서미스터 소자 1은 다수개의 전이금속(transition metal) 산화물로 구성되며 음의 저항온도특성(resistance having a negative temperature coefficient)을 갖는 소결체로 이루어진 서미스터 소체 2를 갖는다. 서미스터 소체 2는 직사각형의 평행육면체의 형상이며, 한 쌍의 전극들(제 1 전극 3 및 제 2 전극 4)이 서미스터 소체 2의 하면 2a에 형성된다. 제 1 전극 3은 하면 2a상에서 좌측 말단면 2b의 에지부(edge)로부터 중심을 향하여 연장되어 형성되며, 제 2 전극 4는 하면 2a상에서 우측 말단면 2c의 대향 에지부로부터 중심을 향하여 연장되어 형성된다. 하면 2a의 중앙에는 전극이 설치되어 있지 않아서, 하면 2a의 제 1 전극 3과 제 2 전극 4는 서로 마주본 관계에서 서로 대향한다.
제 1 전극 3 및 제 2 전극 4 각각은, 접촉층 3a 또는 4a와; 대응하는 접촉층 3a 또는 4a에 형성된 외부전극층 3b 또는 4b를 구비한다. 접촉층들 3a, 4a는 서미스터 소체 2와 옴접촉할 수 있는 재료를 포함하며, 이것은 예를 들어, Cr, Ni, Cu, Au, Ag와, Ni-Cr 합금 및 Ni-Cu 합금과 같은 이들의 합금이며, 이들은 예를 들어, 증착법(deposition), 스퓨터링법(sputtering), 무전해 도금법(electroless plating), 및 전해 도금법(electrolytic)과 같은 박막형성법에 의해 형성된다. 본 구현예에 따르면, 접촉층들 3a, 4a는 하기에서 설명될 Ni-Cr 합금의 진공 증착법에 의해 서미스터 소체 2에 형성된다. 주지하는 바와 같이, 본 발명에 따른 접촉층들 3a, 4a가 박막형성법에 의해 형성되기 때문에, 도전성 페이스트를 도포하고 소성함으로써 형성된 후막전극에 비하여, 이들은 표면 돌출과 표면 만입(indentation)이 덜하다. 전극들이 형성될 하면 2a가 연마된다면, 즉, 접촉층들을 형성시키기 이전에 다이아몬드 입자를 이용하여 평활도를 향상시킨다면, 외부전극층들 3b, 4b의 외면의 돌출과 만입이 덜할 것이다.
외부전극층들 3b, 4b는 외부와의 전기적 접속의 신뢰성을 높이기 위해 설치된다. 본 발명의 구현예에 따르면, 이들은 Au막들로 구성되며, Au 이외에 Ag, Pd, Pt, 및 Sn과 같은 다른 재료들로 형성될 수 있고, 뿐만 아니라 예를 들어, Ag-Pd, Au-Sn, Au-Si, 및 Au-Ge와 같은 이들 금속들의 합금이 사용될 수 있다.
외부전극층들 3b, 4b는 이런 재료로 구성되기 때문에, 서미스터 소자 1은 예를 들어, Au와 Sn-Pd 합금과 같은 재료로 구성된 범프(bump)를 이용한 범프접합법에 의해 쉽게 표면실장될 수 있다. 이들 외부전극층들 3b, 4b는 평활면을 갖는 접촉층들 3a, 4a 위로 형성되기 때문에, 이들이 또한 평활면을 갖으며 따라서 범프접속법에 의해 신뢰성 있는 접속을 얻을 수 있다.
이하, 도 2~도 5를 참조하여 서미스터 소자 1의 제조공정을 설명한다.
먼저, Mn, Ni, 및 Co의 산화물들을 혼합하고, 바인더(binder)와 함께 반죽하여, 슬러리를 얻어서, 이 슬러리를 닥터 블레이드법(doctor blade method)에 의해 시트로 형성하였다. 소정의 두께를 갖는 이렇게 얻은 시트를 절단하여, 도 2a에 나타낸 바와 같이 다수개의 그린시트들 5를 얻었다. 이들 그린시트들 5를 적층하고, 두께 방향으로 함께 압착시킨 후, 1300℃에서 1 시간동안 소성하여, 50×50×0.5㎜(도 2b 참조)의 치수를 갖는 서미스터 소체 웨이퍼(wafer) 2A를 얻었다.
그런 다음, 이 서미스터 소체 웨이퍼 2A 위에 두께가 0.2㎛인 Ni-Cr 합금막을 진공 증착법에 의해 열을 가하여 형성하고, 0.2㎛의 동일한 두께의 Au막을 이들 위에 형성하여, 도 2c에 나타낸 바와 같이 적층 금속막 6을 제조하였다. 도 2c와 도 2d는 이 금속막 6을 일정한 단일층으로서 나타내지만, 이것은 실제로는 Ni-Cr 합금막과 그 위로 형성된 Au막으로 된 상술한 바와 같은 구조를 갖는다. 이후, 두께가 2㎛인 포토레지스트막(photoresist) 7이 도 2d에 나타낸 바와 같이, 스핀코팅법(spin coating method)에 의해 적층 금속막 6 위에 형성되었다.
그런 다음, 도 3a에 나타낸 바와 같이, 포토-마스크(photo-mask) 8이 포토레지스트 7 위로 형성되고, 이것을 빛에 노출시킨 후, 포토레지스트 7을 용매를 이용하여 현상하여, 도 3b와 도 4a 모두에 나타낸 바와 같이 포토레지스트 패턴 7'를 제조하였다. 포토-마스크 8은 다수개의 개구부들 8a를 구비하는데, 개구부 8a와 인접하는 개구부 8a간의 부분에 최종적으로, 하기에서 설명될 적층 금속막편들 6'가 형성된다. 이들 개구부들 8a의 크기는, 적층 금속막편들 6'의 인접쌍들 간격이 200㎛가 되도록 결정된다.
그런 다음, 도 3c에 나타낸 바와 같이, 포토레지스트 패턴 7'에 의해 도포되지 않은 적층 금속막의 부분이 산(acid)에 의해 에칭되어 없어진다. 도 3c 및 도 4b에 나타낸 바와 같이, 포토레지스트 패턴 7'로 도포된 적층 금속막편들 6'만을 남기기 위해, 이것은 먼저 산에 의해 적층 금속막 6의 Au막 부분을 에칭하고 그런 다음 Ni-Cr막을 에칭함으로써 수행된다.
다음에, 포토레지스트 패턴 7'가 제거되어, 도 3d에 나타낸 바와 같이 서미스터 소체 웨이퍼 2A에 패턴된 적층 금속막편들 6'를 얻었다. 이것은 그런 다음 도 3e와 도 5에 나타낸 선 A 및 선 B를 따라 절단되어, 1.6×0.8㎜의 치수를 갖는 평면형상의 다수개의 서미스터 소자 1을 얻었다.
도 6a 및 도 6b는 본 발명의 제 2 구현예에 따른 다른 서미스터 소자 11을 나타내며, 이것은 서미스터 소체 2에 대하여 상술한 바와 같이 구성된 서미스터 소체 12와, 이 서미스터 소체 12의 하면 12a에 형성된 제 1 전극 13과 제 2 전극 14를 구비한다. 제 1 및 제 2 전극들 13, 14 각각은 접촉층 13a 또는 14a와, 중간층 13b 또는 14b, 및 외부전극층 13c 또는 14c를 갖는다. 이들 접촉층들 13a, 14a와, 외부전극층들 13c, 14c는 본 발명의 제 1 구현예를 참조하여 상술한 접촉층들 3a, 4a 및 외부전극층들 3b, 4b와 같이 형성되며, 서미스터 소체 12의 말단면들 12b, 12c에 도달하지 않도록 형성된다. 본 발명의 제 1 구현예와 제 2 구현예간의 차이는, 제 2 구현예의 서미스터 소자 11은 중간층들 13b, 14b를 추가적으로 구비한다는 것에 있다.
중간층들 13b, 14b는 예를 들어, Ni의 진공 증착법에 의해 형성될 수 있다. 이들은 또한 Cu에 의해 형성될 수 있거나, 또는 Cu 또는 Ni의 합금으로 형성될 수 있다. 이들은 진공 증착법에 의해서 뿐만 아니라, 예를 들어 스퓨터링법(sputtering), 이온 도금법, 또는 무전해 도금법(electroless plating), 또는 전해 도금법(electrolytic)과 같은 다른 박막형성법에 의해서도 형성될 수 있다.
제 1 및 제 2 전극들 13, 14는 서미스터 소체 12의 하면 12a에서 서로 대향하여 형성되며 서미스터 소체 12의 다른 표면에는 형성되지 않기 때문에, 서미스터 소체 12는 서미스터 소체 12의 하면 12a로부터 인쇄회로판 등에 쉽게 표면실장될 수 있다. 다른 표면들에 전극들 13, 14가 연장되어 형성되지 않기 때문에, 땜납 흐름법(solder flow) 또는 리플로법(reflow process)이 접속을 위해 사용되는 경우에도, 금속필레(fillets)가 쉽게 형성되지 않을 것이다. 게다가, 외부전극층들 13c, 14c가 접촉층들 13a, 14a 위에 평평하게 형성되기 때문에, 상술한 본 발명의 제 1 구현예의 경우에서처럼, 이들 외부전극층들 13c, 14c는 또한, 돌출부와 오목부들이 없이 형성될 수 있다. 그 결과, 인쇄회로판등에 표면실장하는 것이, 범프접속법에 의해 접합의 신뢰성이 효과적으로 높아질 수 있다.
본 발명의 제 2 구현예에 따르면, 내습성 및 온도특성을 향상시키도록, 서미스터 소체 12의 하면 12a에 폴리이미드(polyimide)를 포함하는 (제 1) 절연성 수지층 15, 및 또 서미스터 소체 12의 상면 12d에 폴리이미드를 포함하는 (제 2) 절연성 수지층 16이 더 형성되어 있다. 게다가, 제 1 절연성 수지층 15는, 제 1 및 제 2 전극들 13, 14가 형성된 부분 이외에도, 적어도 서미스터 소체 12의 하면부 12a를 도포하도록 형성되기 때문에, 제 1 및 제 2 전극들 13, 14간의 바람직하지 않은 단락이 효과적으로 방지될 수 있다. 도 6a에 나타낸 바와 같이, 제 1 및 제 2 전극들 13, 14의 가장자리면들과 일부분들을 또한 도포하도록, 서미스터 소체 12의 하면 12a의 제 1 절연성 수지층 15가 형성될 수 있다. 도 6a는 서미스터 소체 12의 상면 12d를 도포한 제 2 절연성 수지층 16을 나타내지만, 이런 제 2 절연성 수지층은 필수적인 것이 아니며, 따라서 형성되지 않아도 된다. 제 1 및 제 2 절연성 수지층들은 폴리이미드를 포함할 필요가 없다. 이들은 에폭시계 수지 및 플루오린 함유 수지(fluorine-containing resin)와 같은 내습성이 우수한 다른 종류의 수지재료를 포함할 수 있다.
도 7a 및 도 7b는 본 발명의 제 3 구현예에 따른 또 다른 서미스터 소자 21을 나타내며, 이것은 추가로 설치된 제 2 중간층들 13d, 14d를 제외하고 상술한 제 2 구현예에 따른 서미스터 소자 11과 동일하다. 따라서, 도 7a 및 도 7b에서 동일한 구성요소들은 도 6a 및 도 6b와 동일한 기호로 표시하며, 반복하여 설명하지 않는다.
이들 제 2 중간층들 13d, 14d는, 제 1 전극 13의 접촉층 13a와 (제 1) 중간층 13b사이; 및 제 2 전극 14의 접촉층 14a와 (제 1) 중간층 14b간에 각각 형성된다. 이들은 예를 들어, Pd의 진공 증착법에 의해 형성될 수 있다. 이들은 또한, Ag, Au, Pt, 또는 Pd, Ag, Au, 또는 Pt를 함유하는 합금을 포함할 수 있다. 이들은 박막형성을 위한 진공 증착법 이외에도 예를 들어, 스퓨터링법, 이온 도금법, 또는 무전해 도금법(electroless plating), 또는 전해 도금법(electrolytic plating)과 같은 다른 방법에 의해 형성될 수 있다.
서미스터 소자 21이 땜납범프에 의해 실장된 경우, 제 1 중간층들 13b, 14b는 땜납 범프와의 접합강도를 향상시키며, Au를 포함하는 외부전극층들 13c, 14c는 공기중의 산소 때문에 Ni을 포함하는 제 1 중간층들 13b, 14b의 산화를 방지하는 것 이외에, 만약 이들이 Au 또는 Au를 함유하는 합금을 포함한다면, 범프들과 제 1 및 제 2 전극들 13, 14간의 접합강도를 향상시킨다.
접합이 땜납 범프들로 되는 경우나, 또는 접합이 실장의 땜납흐름법(soder flow) 또는 리플로법에 의해 달성되는 경우, Au를 포함하는 외부전극층들 13c, 14c는 땜납과 합금을 형성하여 이에 의해 땜납을 부식시키기도 하지만, 제 1 중간층들 13b, 14b를 형성하는 니켈과 땜납이 합금을 형성하여 그 결과 땜납이 제 1 중간층들 13b, 14b에 결합되어 이에 의해 이들 사이에 접합강도를 향상시킬 가능성이 있다. 그래서, 이렇게 형성된 서미스터 소자는, 땜납범프들을 이용하는 범프실장과 같은 실장법과, Au범프를 이용하는 범프실장, 및 땜납을 이용하는 땜납흐름실장법 또는 리플로 실장법 중의 어느 것에도 적합하다.
본 발명의 본 구현예에 따른 접촉층들 13a, 14a 위에 추가적으로 설치된 Pd를 포함하는 제 2 중간층들 13d, 14d는 전해 도금법에 의해 제 1 중간층들 13b, 14b의 착막상태를 더 향상시킨다.
상술한 구현예들은 본 발명의 범위를 제한하지 않는다. 도 8a 및 도 8b는, 이것과는 다른 도 6a 및 도 6b를 참조하여 상술한 본 발명의 제 2 구현예에 따른 서미스터 소자 11의 변형으로 간주될 수 있는 서미스터 소자 31을 나타내며, 제 1 및 제 2 전극들 13, 14와 절연성 수지층 15는 서미스터 소체 12의 하면 12a에 뿐만 아니라 이것의 상면 12d에도 유사하게 형성되는 것을 특징으로 한다. 바꾸어 말하면, 본 발명에 따라 제 1 및 제 2 전극들은 서미스터 소체의 한쪽 표면 이상에 형성될 수 있다.
도 9a 및 도 9b는 본 발명에 따른 다른 변형예인 또 다른 서미스터 소자 41을 나타내며, 이것은 도 1a 및 도 1b를 참조하여 상술한 본 발명의 제 1 구현예와 다르며, 제 1 및 제 2 전극들 43, 44의 접촉층들 43a, 44a는 서로를 향하여 돌출한 빗살처럼 각각 다르게 성형되며, 외부전극층들 43b, 44b는 본 발명의 제 1 구현예와 동일한 형상으로 되어 있는 것을 특징으로 한다. 빗의 형상으로 이렇게 형성된 접촉층들 43a, 44a에 의해, 동일한 형상이지만 다른 저항치를 갖는 서미스터 소체를 제공할 수 있다. 일반적으로, 제 1 및 제 2 전극들이 서로 대향하여 형성된 방법이 적절하게 변화될 수 있다.
접촉층들 43a, 44a와 외부전극층들 43b, 44b용 재료들은 다양한 구현예들을 위해 상술한 바와 같이 적절하게 선택될 수 있다. 예를 들어, 접촉층들 43a, 44a는 Ni-Cr 합금을 포함할 수 있으며, 외부전극층들 43b, 44b는 Au-Sn합금을 포함할 수 있다.
도 10은 본 발명에 따른 또 다른 서미스터 소자 51을 나타내며, 접촉층들 53a, 54a가 서로 대향하여 형성된 면 이외에 다른 면들에까지 연장되도록 형성된 전극들 53, 54를 구비하는 것을 특징으로 한다. 더욱 상세하게 설명하면, 제 1 및 제 2 전극들 53, 54는 서미스터 소체 2의 하면 2a에 서로 대향하여 형성되나, 이들 전극들 53, 54의 접촉층들 53a, 54a는 서미스터 소체 2의 하면 2a 이외에도 서미스터 소체 2의 상면 2d 뿐만 아니라 말단면들 2b, 2c에까지 연장되도록 형성된다. 외부전극층들 53b, 54b가 형성되지만, 그러나, 전극들 53, 54의 접촉층들 53a, 54a가 서로 대향하여 형성된 서미스터 소체 2의 하면 2a에만 형성된다. 따라서, 이렇게 구성된 서미스터 소자들 역시 인쇄회로판등에 범프접속법에 의해 고밀도로 실장될 수 있다.
인쇄회로판에 범프실장된 본 발명에 따른 서미스터 소자는, 종래 방법 도금에 의해 인쇄회로판에 실장된 종래의 서미스터 소자에 비하여 내습성이 더욱 우수하다는 것을 증명하기 위해 실험이 수행되었다. 먼저, 본 발명의 제 1 구현예에 따른 서미스터 소자 1(실험예)을 준비하고, Au 범프접속법에 의해 인쇄회로판에 실장하였다. 그런 다음, 비교를 위해, 도 14a와 도 14b에 나타낸 바와 같이 삼층 구조의 전극들 67과 68(Ag층을 포함하는 전극들 67과 68, 및 Ni층과 Sn층을 포함하는 외부전극들 69와 70)을 갖는 서미스터 소자(종례예)를 준비하고 인쇄회로판에 리플로 땜납법에 의해 실장된다. 이들 두 개의 실장된 서미스터 소자들을 1000 시간동안 85℃에 방치하고, 그동안의 이들 저항치의 변화율을 측정하였다. 결과를 도 11에 나타낸다.
도 11은 1000 시간후에 실험예의 저항치의 변화율이 종례예에 비하여 훨씬 작은 1% 미만이라는 것을 명백하게 나타낸다. 이것은 종례예의 경우에 기계적 접합강도와 전기적 접속이 땜납취화(embrittlement)에 의해 악화되며, 반면 본 발명에 따른 서미스터 소자용 Au 범프접합의 기계적 강도는 거의 영향받지 않으며 이것의 온도특성이 향상되기 때문이다.
다른 실험으로서, 본 발명의 제 1~제 3 구현예들에 따른 서미스터 소자들이 Au 범프접속법 및 땜납범프접속법 모두에 의해 인쇄회로판에 실장되었다. 비교를 위해, 도 14a 및 도 14b의 65에 나타낸 서미스터 소자들이 또한 Au범프접속법 및 땜납범프접속법 모두에 의해 인쇄회로판에 실장되었다. 도 12에 나타낸 바와 같이 서미스터 소자의 각각의 Au 범프접속을 위해, Au를 포함하는 스트립선들 55a, 55b를 갖는 알루미나 기판 55가 제조되었다. 직경 50㎛, 두께 20㎛인 두 개의 원통형상의 Au 범프 56a, 56b, 또는 57a, 57b가 서미스터 소자의 각각의 전극들을 위한 각각의 스트립선들 55a, 55b에 설치되었으며, 실장은 400℃의 온도와 50g의 압력에서 달성되었다. 스트립선들 55a, 55b가 땜납 도금법에 의해 형성되었다는 점을 제외하고는 각각의 땜납범프접속이 유사하게 수행되었고, 동일한 치수를 갖는 땜납범프가 Au 범프 대신에 사용되었으며, 실장은 150℃의 온도와 20g의 압력에서 달성되었다.
각각의 땜납범프접합은, 스트립선들 55a, 55b가 땜납 도금법과 땜납 범프법에 의해 동일한 치수로 형성되는 것을 제외하고는 유사하게 수행되며, Au범프 대신에 이용되며, 실장은 150℃와 20g의 압력에서 달성된다.
각각 실장된 서미스터 소자의 접합은, 실장된 기판이 측면으로부터 관찰되었을 때, 모든 범프들 56a, 56b, 57a, 57b가 접합된 것으로 관찰된 경우, 양호하다고 간주되었다. 범프들 56a, 56b, 57a, 및 57b 중의 하나가 접합되지 않은 것으로 관찰된 경우에도, 불량품으로 간주되었다. 평가 결과(각 부문당 평가된 시료들 중의 양호한 시료들의 퍼센트)를 표 1에 나타낸다.
시료(시료개수) 종래예(65) 구현예 1(1) 구현예 2(11) 구현예 3(21)
Au범프 실장법 1.2% 100% - -
땜납범프 실장법 15.3% - 99.8% 99.3%
상기한 목적과 다른 목적이 달성될 수 있는 본 발명에 따른 서미스터 소자는, 서미스터 소체; 및 상기 서미스터 소체의 한쪽 표면 위에서 서로 대향하여 형성된 한 쌍의 전극들을 포함하는 것을 특징으로 할 뿐만 아니라, 이들 전극들이 서미스터 소체와 옴접촉하며, 각각은 박막의 접촉층; 및 상기 접촉층 위로 직접 또는 간접으로 형성되어 있고, 한 쌍의 전극들이 서로 대향하여 형성된 상기 표면에만 형성되며, 예를 들어, Au, Ag, Pd, Pt, Sn 및 이들의 합금과 같은 금속재료로 구성된 외부전극층을 포함하는 것을 특징으로 할 수 있다. 각 전극의 접촉층은 박막형성법에 의해 형성되기 때문에, 도전성 페이스트를 도포한 후 소성법을 실시함으로써 형성된 종래의 후막 전극층의 표면에 비하여, 이것의 표면의 평활도가 훨씬 높다. 그 결과, 그 위에 형성된 외부전극층은 또한 종래의 서미스터 소자에 비하여 평활도가 훨씬 높다. 따라서, 본 발명에 따른 서미스터 소자가 범프접합법에 의해 실장된 경우, 범프와 외부전극층간의 접속의 신뢰성이 향상된다. 본 발명에 따른 서미스터 소자는 그러나, 땜납을 이용하는 흐름법(flow) 또는 리플로법(reflow)에 의해 실장될 수 있다. 바꾸어 말하면, 본 발명은 서미스터 소자의 실장법에 의해 제한되지 않는다.
범프실장법에 따라서, 범프는 서미스터 소자의 외부전극층들과 회로기판간에 삽입되며, 열이 가해져서, 서미스터 소자의 외부전극층들 이외에도 회로기판의 선들(wires) 또는 리드단자들에 범프를 접속시키며, 그 결과 서미스터 소자는 실장기판에 기계적으로 전기적으로 모두 접속된다.
Au와 Au 합금 및 Sn-Pb 합금이 보통 범프용으로 사용된다. 상기 외부전극층들은, 범프접합에 의해 접속의 신뢰성이 더욱 향상될 수 있도록 하기 위한 범프 재료의 종류에 따라서 예를 들어, Au, Ag, Pd, Pt, Sn 및 이들의 합금과 같은 재료로 구성된다. 상기 범프들이 Au 또는 Au 합금을 포함하는 경우, 바람직하게는 외부전극층들은 Au 또는 Au 합금으로 구성되는 것이 좋다. 바꾸어 말하면, 범프들과 외부전극층간의 접합의 신뢰성은, 이들 모두가 동일한 재료를 함유한다면 향상될 수 있다.
본 발명의 구현예에 따라서, 한 쌍의 전극들의 접촉층들은, 상기 한쌍의 전극들이 서로 대향하여 형성된 서미스터 소체의 한쪽 표면에만 형성된다. 접촉층들이 서미스터 소체의 다른 쪽 표면 위로 연장되는 것이 방지되지는 않지만, 한 쌍의 서로 대향하는 전극들이 형성된 서미스터 소체의 표면 위에 접촉층들이 형성된다면, 땜납 흐름법 또는 리플로법이 이용되는 경우, 필레(fillets)의 형성이 확실히 방지될 수 있다.
바람직하게는, 접촉층들은 서미스터 소체와 옴접촉을 확실히 형성할 수 있는 예를 들어, Ni, Cr, Cu, Au, Ag 및 이들의 합금과 같은 금속재료로 구성되는 것이 좋다. 따라서 원하는 서미스터 소자의 특성들은 이것의 전극들에 의해 확실히 달성될 수 있다.
외부전극층들은 접촉층들 위로 직접으로 형성될 수 있거나, 한 개 또는 2 개의 중간층을 사이에 두고 간접적으로 형성될 수 있다. 예를 들어, Ni, Cu 및 이들의 합금과 같은 재료로 된 단일 중간층이 있을 수 있거나, 또는 제 1 중간층과 접촉층간에 예를 들어, Au, Ag, Pd, Pt, Sn 및 이들의 합금과 같은 재료로 된 제 2 중간층이 있을 수 있다. 외부전극층이 점령된 경우에도, Ni, Cu 또는 이들의 합금으로 된 중간층은 땜납과 합금을 형성하며, 그 결과 충분한 접합강도가 유지될 수 있으며 따라서 서미스터 소자는 땜납 흐름법 또는 리플로법에 의해 또한 실장될 수 있다. 상술한 제 2 중간층은 접촉층들과 외부전극층들 간의 기계적 접속을 향상시킨다.
또한 바람직하게는, 전극들이 서로 대향하여 형성되어 있는 서미스터 소체의 적어도 동일 표면부를 도포할 절연성 수지층을 제공하는 것이 좋다. 이런 절연성 수지층은 서미스터 소자의 내습성을 향상시키며, 서미스터 소자가 땜납 리플로법 또는 땜납 흐름법 의해 실장된 경우 땜납 브리지(briges)의 부착을 방지하며, 이들의 대향거리가 상대적으로 짧은 경우에도 전극들간의 단락의 가능성을 감소시킨다. 이런 절연성 수지층은, 서로 대향하는 이들의 에지부들과 같은 전극부들을 도포하도록 형성되거나, 또는 전극들이 형성되어 있는 한쪽 표면 이외에 다른 표면들에 까지 연장하도록 형성될 수 있다.
전극들이 형성되어 있는 한쪽 표면과 대향하는 서미스터 소체의 표면에 제 2 절연성 수지층이 설치될 수 있다. 절연성 수지층으로 이렇게 도포된 서미스터 소체의 두 표면들에 의해, 서미스터 소자의 내습성이 더욱 향상될 수 있다.
한 쌍의 전극들이 한쪽 표면에만 형성되는 것에 한정되지 않는다. 이들은 서미스터 소체의 다른 표면들에 서로 대향하여 형성될 수 있다.
범프실장법이라 간주되는 새로운 실장법이, 리플로 실장법 또는 흐름 실장법에 비하여 실장밀도가 더 높은 향상된 실장법으로서 인기가 있다. 범프 실장법은 보통 Au 또는 Sn-Pb를 포함하는 범프라 하는 원통형상의 또는 사각기둥꼴의 돌출부가 칩부품과 기판(base board)간에 삽입되며, 범프는 열압착 접합에 의해 또는 공정합금화(eutectic alloy formation)에 의해 기판 및 칩부품과 함께 접합되는 것을 특징으로 하는 기술이다.
이 방법에 의해, 범프는 고정밀도로 칩부품 또는 기판에 형성될 수 있으며, 범프가 정확하게 형성될 수 있는 한, 칩부품이 상기 기판에 정확하게 부착될 수 있다. 이 방법의 다른 효과는 필레의 문제가 없다는 것이다.
범프 접합 중에서 Au 범프접합은 높은 기계적 강도를 지녀서, 땜납 재료에서 볼 수 있는 상기 종류의 취화(embrittlement) 문제점이 없기 때문에 특히 선호된다. 따라서, 확실한 접합이 이에 의해 실현될 수 있다.
이상에서, 본 발명을 특정의 구현예를 들어 설명하였지만, 많은 다른 변화 및 변형과 다른 적용도 가능하며, 이는 당업자들에게는 명백한 사실이다. 그러므로 본 발명은 상술한 특정한 설명에 한정되지 않으며, 첨부한 특허 청구의 범위에 의해서만 한정될 뿐이다.

Claims (12)

  1. 하면을 갖는 서미스터 소체(thermistor body)와, 제 1 전극 및 제 2 전극을 포함하는 서미스터 소자(thermistor element)로서,
    상기한 제 1 전극 및 상기한 제 2 전극은 상기한 서미스터 소체의 상기한 하면 상에서 서로 대향하여 배치되며, 상기 서미스터 소체의 하면과 옴접촉하며,
    상기한 제 1 전극 및 상기한 제 2 전극 각각은 접촉층과 외부전극층을 포함하며,
    상기한 외부전극층은 상기한 접촉층 위로 직접 또는 간접으로 배치되며, 상기한 하면에만 형성되며,
    상기한 외부전극층은 Au, Ag, Pd, Pt, Sn 및 이들의 합금으로 이루어진 군에서 선택된 금속재료를 포함하는 것을 특징으로 하는 서미스터 소자.
  2. 제 1항에 있어서, 상기한 접촉층은 상기한 하면에만 배치되는 것을 특징으로 하는 서미스터 소자.
  3. 제 1항에 있어서, 상기한 접촉층은 Ni, Cr, Cu, Au, Ag 및 이들의 합금으로 이루어진 군에서 선택된 금속재료를 포함하는 것을 특징으로 하는 서미스터 소자.
  4. 제 2항에 있어서, 상기한 접촉층은 Ni, Cr, Cu, Au, Ag 및 이들의 합금으로 이루어진 군에서 선택된 금속재료를 포함하는 것을 특징으로 하는 서미스터 소자.
  5. 제 3항에 있어서, 상기한 제 1 전극 및 상기한 제 2 전극 각각은 상기한 접촉층과 상기한 외부전극층간에 설치된 제 1 중간층을 더 포함하며, 상기한 제 1 중간층은 Ni, Cu, 및 이들의 합금으로 이루어진 군에서 선택된 금속재료를 포함하는 것을 특징으로 하는 서미스터 소자.
  6. 제 4항에 있어서, 상기한 제 1 전극과 상기한 제 2 전극 각각은 상기한 접촉층과 상기한 외부전극층간에 설치된 제 1 중간층을 포함하며, 상기한 제 1 중간층은 Ni, Cu, 및 이들의 합금으로 구성된 군에서 선택된 금속재료를 포함하는 것을 특징으로 하는 서미스터 소자.
  7. 제 5항에 있어서, 상기한 제 1 전극 및 상기한 제 2 전극 각각은 상기한 접촉층과 상기한 제 1 중간층간에 설치된 제 2 중간층을 더 포함하며, 상기한 제 2 중간층은 Au, Ag, Pd, Pt, Sn 및 이들의 합금으로 이루어진 군에서 선택된 금속재료를 포함하는 것을 특징으로 하는 서미스터 소자.
  8. 제 6항에 있어서, 상기한 제 1 전극 및 상기한 제 2 전극 각각은 상기한 접촉층과 상기한 제 1 중간층간에 설치된 제 2 중간층을 더 포함하며, 상기한 제 2 중간층은 Au, Ag, Pd, Pt, Sn 및 이들의 합금으로 이루어진 군에서 선택된 금속재료를 포함하는 것을 특징으로 하는 서미스터 소자.
  9. 제 1항에 있어서, 적어도 상기한 하면부 위로 절연성 수지층을 더 포함하며, 상기한 제 1 전극도 상기한 제 2 전극도 상기한 부분 위에 배치되지 않는 것을 특징으로 하는 서미스터 소자.
  10. 제 2항에 있어서, 적어도 상기한 하면부 위로 절연성 수지층을 더 포함하며, 상기한 제 1 전극도 상기한 제 2 전극도 상기한 부분 위에 배치되지 않는 것을 특징으로 하는 서미스터 소자.
  11. 제 9항에 있어서, 상기한 하면과 대향하는 상기 서미스터 소체의 다른 쪽 표면 위에 다른 절연성 수지층을 더 포함하는 것을 특징으로 하는 서미스터 소자.
  12. 제 10항에 있어서, 상기한 하면과 대향하는 상기 서미스터 소체의 다른 쪽 표면 위에 다른 절연성 수지층을 더 포함하는 것을 특징으로 하는 서미스터 소자.
KR1019980009231A 1997-03-18 1998-03-18 서미스터 소자 KR100258677B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9064351A JPH10261507A (ja) 1997-03-18 1997-03-18 サーミスタ素子
JP9-64351 1997-03-18

Publications (2)

Publication Number Publication Date
KR19980080414A true KR19980080414A (ko) 1998-11-25
KR100258677B1 KR100258677B1 (ko) 2000-06-15

Family

ID=13255750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980009231A KR100258677B1 (ko) 1997-03-18 1998-03-18 서미스터 소자

Country Status (4)

Country Link
US (1) US6433666B1 (ko)
JP (1) JPH10261507A (ko)
KR (1) KR100258677B1 (ko)
DE (1) DE19811870B4 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145431B2 (en) 2002-11-28 2006-12-05 Lg Cable, Ltd. Thermistor having symmetrical structure
US7173511B2 (en) 2003-09-17 2007-02-06 Lg Cable Ltd. Surface-mounted thermistor and manufacturing method thereof

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
DE10116531B4 (de) * 2000-04-04 2008-06-19 Koa Corp., Ina Widerstand mit niedrigem Widerstandswert
US6498561B2 (en) * 2001-01-26 2002-12-24 Cornerstone Sensors, Inc. Thermistor and method of manufacture
KR100505475B1 (ko) * 2002-11-28 2005-08-04 엘에스전선 주식회사 전극이 동일한 면에 위치한 피티씨 서미스터 및 그 제조방법
US7306967B1 (en) 2003-05-28 2007-12-11 Adsem, Inc. Method of forming high temperature thermistors
US7812705B1 (en) * 2003-12-17 2010-10-12 Adsem, Inc. High temperature thermistor probe
US7292132B1 (en) * 2003-12-17 2007-11-06 Adsem, Inc. NTC thermistor probe
JP2006197278A (ja) * 2005-01-14 2006-07-27 Seiko Instruments Inc 表面実装型圧電振動子、発振器、及び電子機器
JP2007141881A (ja) * 2005-11-14 2007-06-07 Oizumi Seisakusho:Kk サーミスタの電極構造
JP2009100353A (ja) * 2007-10-18 2009-05-07 Nippon Dempa Kogyo Co Ltd 水晶デバイス
JP5793679B2 (ja) * 2009-12-18 2015-10-14 パナソニックＩｐマネジメント株式会社 赤外線センサモジュール
WO2012033914A1 (en) 2010-09-09 2012-03-15 Battelle Memorial Institute Heating a short section of tape or wire to a controlled temperature
US8828570B2 (en) * 2011-06-29 2014-09-09 Hewlett-Packard Development Company, L.P. Battery temperature sensor
TWI585785B (zh) * 2014-11-26 2017-06-01 Murata Manufacturing Co Electronic parts manufacturing methods, electronic components and electronic devices
TWI587324B (zh) * 2014-11-26 2017-06-11 Murata Manufacturing Co Manufacturing method of thermal resistance
DE102015225584A1 (de) * 2015-12-17 2017-06-22 Robert Bosch Gmbh Startvorrichtung für eine Brennkraftmaschine
KR102282259B1 (ko) * 2018-08-21 2021-07-26 미쓰비시 마테리알 가부시키가이샤 전자 부품 및 전자 부품의 제조 방법
JP7374808B2 (ja) * 2019-03-29 2023-11-07 住友化学株式会社 温度センサ素子

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1551999A (ko) * 1967-10-20 1969-01-03
FR2210881B1 (ko) * 1972-12-14 1976-04-23 Honeywell Bull
US3766511A (en) 1972-12-26 1973-10-16 Gen Electric Thermistors
GB1518487A (en) * 1976-08-18 1978-07-19 Siemens Ag Hot conductors
AU524439B2 (en) * 1979-10-11 1982-09-16 Matsushita Electric Industrial Co., Ltd. Sputtered thin film thermistor
JPS6048201U (ja) 1983-09-09 1985-04-04 ティーディーケイ株式会社 正特性サ−ミスタ装置
US4695818A (en) * 1985-03-07 1987-09-22 Siemens Aktiengesellschaft Electrical resistor with a negative temperature coefficient for incremental resistance values and method for manufacturing same
JPS61210601A (ja) * 1985-03-14 1986-09-18 進工業株式会社 チツプ抵抗器
US4891977A (en) * 1988-12-16 1990-01-09 Honeywell Inc. Microbridge sensor bonding pad design for improved adhesion
DE4022845A1 (de) 1990-07-18 1992-01-23 Schott Glaswerke Temperatursensor oder -sensoranordnung aus glaskeramik und kontaktierenden filmwiderstaenden
US5142263A (en) * 1991-02-13 1992-08-25 Electromer Corporation Surface mount device with overvoltage protection feature
US5294910A (en) * 1991-07-01 1994-03-15 Murata Manufacturing Co., Ltd. Platinum temperature sensor
JP3147134B2 (ja) 1992-11-30 2001-03-19 三菱マテリアル株式会社 チップ型サーミスタ及びその製造方法
JPH0677204U (ja) 1993-03-30 1994-10-28 株式会社村田製作所 サーミスタ装置
JP3109700B2 (ja) 1993-07-09 2000-11-20 三菱マテリアル株式会社 チップ型サーミスタ及びその製造方法
US5379017A (en) * 1993-10-25 1995-01-03 Rohm Co., Ltd. Square chip resistor
CH688169A5 (de) 1994-01-13 1997-05-30 Rmt Reinhardt Microtech Ag Elektrische Widerstandsschicht.
JP3390305B2 (ja) * 1996-08-07 2003-03-24 アルプス電気株式会社 感温素子
JP3357247B2 (ja) * 1996-08-23 2002-12-16 アルプス電気株式会社 感温素子および輻射線センサ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145431B2 (en) 2002-11-28 2006-12-05 Lg Cable, Ltd. Thermistor having symmetrical structure
US7173511B2 (en) 2003-09-17 2007-02-06 Lg Cable Ltd. Surface-mounted thermistor and manufacturing method thereof
KR100694383B1 (ko) * 2003-09-17 2007-03-12 엘에스전선 주식회사 표면 실장형 서미스터

Also Published As

Publication number Publication date
DE19811870A1 (de) 1998-10-01
KR100258677B1 (ko) 2000-06-15
US6433666B1 (en) 2002-08-13
DE19811870B4 (de) 2006-06-08
US20020075127A1 (en) 2002-06-20
JPH10261507A (ja) 1998-09-29

Similar Documents

Publication Publication Date Title
KR100258677B1 (ko) 서미스터 소자
US6040755A (en) Chip thermistors and methods of making same
US20020031860A1 (en) Chip resistor and method for manufacturing the same
WO1998029880A1 (fr) Resistance pastille pour reseau et procede de fabrication
JPH07504296A (ja) 薄膜表面実装ヒューズ
JPS63107087A (ja) 混成集積回路基板
JPH11144904A (ja) チップ電子部品
KR100286214B1 (ko) 표면실장용범프를구비한서미스터소자
JP3845030B2 (ja) チップ抵抗器の製造方法
JP3358499B2 (ja) セラミック電子部品
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP3118509B2 (ja) チップ抵抗器
JP4715000B2 (ja) チップ型電子部品の製造方法
JPH0465046A (ja) チップ形ヒューズ抵抗器
JP2003124773A (ja) チップ型圧電共振部品
JP7136672B2 (ja) 配線基板及び電子装置
JP2839262B2 (ja) チップ抵抗器とその製造方法
JP2005340699A (ja) 表面実装型電子部品、電子部品の実装構造及び実装方法
JP2817873B2 (ja) 混成集積回路基板及びその製造方法
JP3353037B2 (ja) チップ抵抗器
JPH0945830A (ja) チップ状電子部品
JP3201118B2 (ja) チップ抵抗器
CN114582577A (zh) 片式电阻器及制造片式电阻器的方法
JP2654655B2 (ja) 抵抗器の製造方法
JP2927012B2 (ja) チップ型電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160311

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170303

Year of fee payment: 18

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 19

EXPY Expiration of term