KR102282259B1 - 전자 부품 및 전자 부품의 제조 방법 - Google Patents

전자 부품 및 전자 부품의 제조 방법 Download PDF

Info

Publication number
KR102282259B1
KR102282259B1 KR1020217003108A KR20217003108A KR102282259B1 KR 102282259 B1 KR102282259 B1 KR 102282259B1 KR 1020217003108 A KR1020217003108 A KR 1020217003108A KR 20217003108 A KR20217003108 A KR 20217003108A KR 102282259 B1 KR102282259 B1 KR 102282259B1
Authority
KR
South Korea
Prior art keywords
layer
glass
alloy layer
electronic component
alloy
Prior art date
Application number
KR1020217003108A
Other languages
English (en)
Other versions
KR20210016637A (ko
Inventor
마사유키 이시카와
사토루 다이도
가오루 니시자와
아키히로 요시다
히로키 사토
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20210016637A publication Critical patent/KR20210016637A/ko
Application granted granted Critical
Publication of KR102282259B1 publication Critical patent/KR102282259B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B32B17/061Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of metal
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00Layered products essentially comprising ceramics, e.g. refractory products
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/52Multiple coating or impregnating multiple coating or impregnating with the same composition or with compositions only differing in the concentration of the constituents, is classified as single coating or impregnation
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81Coating or impregnation
    • C04B41/89Coating or impregnation for obtaining at least two superposed coatings having different compositions
    • C04B41/90Coating or impregnation for obtaining at least two superposed coatings having different compositions at least one coating being a metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/01Mounting; Supporting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008Thermistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/06Mounting, supporting or suspending transformers, reactors or choke coils not being of the signal type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00Layers arrangement
    • B32B2250/40Symmetrical or sandwich layers, e.g. ABA, ABCBA, ABCCBA
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00Coating on the layer surface
    • B32B2255/20Inorganic coating
    • B32B2255/205Metallic coating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/20Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202Conductive
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/02Temperature
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00Metals, their alloys or their compounds
    • B32B2311/02Noble metals
    • B32B2311/04Gold
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00Metals, their alloys or their compounds
    • B32B2311/16Tin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/02Ceramics
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/08Glass
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Die Bonding (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Thermistors And Varistors (AREA)

Abstract

접합 대상에 대해 용이하게 접합할 수 있는 전자 부품 및 전자 부품의 제조 방법을 제공하는 것.
본 발명의 전자 부품은 세라믹스 소자와, 세라믹스 소자의 양면에 형성된 유리 함유 Au 층과, 각 유리 함유 Au 층의 적어도 어느 위에 형성된 Au-Sn 합금층을 구비하고 있다. 또, 유리 함유 Au 층과 Au-Sn 합금층 사이에, 순 Au 층을 구비하고 있다. 또한, 이 Au-Sn 합금층은 Au 와 Sn 의 공정 조직을 갖고 있다.

Description

전자 부품 및 전자 부품의 제조 방법
본 발명은 서미스터나 콘덴서 등의 전자 부품 및 전자 부품의 제조 방법에 관한 것이다. 본원은 2018년 8월 21일에 출원된 일본 특허출원 2018-154404호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
종래, 세라믹스 소자의 양면에 금속막 (금속층) 이 형성된 서미스터나 콘덴서 등과 같은 전자 부품이 알려져 있다. 예를 들어, 특허문헌 1 에 개시된 정 (正) 특성의 서미스터 장치에서는 PTC 서미스터 소자 (반도체) 의 표면에 상기 금속층으로서 내습성을 갖는 알루미늄 전극이 형성되어 있다. 이러한 전자 부품의 금속층을 형성하는 방법으로서 유리 플릿을 함유한 알루미늄 페이스트를 도포하여 소성하는 것이 기재되어 있다 (특허문헌 1 참조).
이러한 전자 부품은 Au-Sn 시트상 프리폼을 사용하여 기판 등의 접합 대상과 접합된다. 예를 들어, 특허문헌 2 에는 전자 부품의 표면측에 비산성 가스를 내뿜으면서, 전자 부품의 표면에 형성한 흡인구로부터 진공 흡인하여 Au-Sn 시트상 프리폼을 전자 부품의 표면에 흡착시키고, Au-Sn 시트상 프리폼에 접합 대상을 둔 후, Au-Sn 시트상 프리폼을 가열하여 용융시켜, 전자 부품과 접합 대상을 접합하는 것이 기재되어 있다.
또, LED 등의 소자에 스퍼터법, 증착법이나 도금법으로 각종 메탈라이즈층을 형성하고, 최표면의 Au 메탈라이즈층 상에 Au-Sn 페이스트를 인쇄하고, 열처리 (리플로 처리) 를 실시하여 Au-Sn 합금층을 형성하는 수법이 알려져 있다.
예를 들어, 특허문헌 3 에는 소자의 접합면을 상향으로 하고 그 위에 Au-Sn 합금 솔더 페이스트를 도포하고, 비산화성 분위기 중에서 리플로 처리하여 Au-Sn 합금 솔더 페이스트를 용융하고, 소자의 접합면 전면에 펼쳐진 용융 Au-Sn 합금 솔더층을 냉각하고 응고시켜 응고 Au-Sn 합금 솔더층을 형성하고, 이 응고 Au-Sn 합금 솔더층을 갖는 소자를 반전시키고, 응고 Au-Sn 합금 솔더층이 기판에 접하도록 소자를 기판 위에 재치하고, 이 상태에서, 비산화성 분위기 중에서 리플로 처리함으로써 보이드가 없는 Au-Sn 합금 솔더 접합부를 개재하여 소자를 기판에 접합하는 것이 기재되어 있다.
예를 들어, 특허문헌 4 에는 Sn : 20 ~ 25 wt% 를 함유하고, 잔부가 Au 로 이루어지는 조성을 갖고, 입경 : 10 ㎛ 이하의 Au-Sn 합금 분말과, 15 ~ 30 wt% 의 RA 플럭스를 혼합한 Au-Sn 함유 합금 페이스트를 Au 의 메탈라이즈층 상의 소정 영역에 스크린 인쇄하고, 이어서, Au-Sn 합금 분말을 가열 용융한 후에 고화시킴으로써, 5 ㎛ 이하의 두께를 갖고, 또한, 적어도 공정 (共晶) 조직을 구비한 Au-Sn 합금 박막을 형성하는 것이 기재되어 있다.
일본 공개특허공보 평6-77004호 일본 공개특허공보 2011-119436호 일본 공개특허공보 2008-10545호 일본 공개특허공보 2014-54563호
그러나, 특허문헌 3 및 4 에 기재된 수법은 수고가 들어 비용이 높아진다. 한편, 특허문헌 2 에 기재된 Au-Sn 시트는 딱딱하고 취약한 재질이어서, 프리폼의 각종 형상으로 가공하는 데에 수고가 든다. 또, Au-Sn 시트상 프리폼은 얇고 작기 때문에, 전자 부품과 기판 등과 같은 접합 대상과의 사이에 위치 결정하는 것이 어려워, 위치 결정 작업이 번잡하다.
이 때문에, 접합 대상물에 대해 용이하게 접합할 수 있는 전자 부품이 요망되고 있다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 접합 대상에 대해 용이하게 접합할 수 있는 전자 부품 및 전자 부품의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 전자 부품은 세라믹스 소자와, 상기 세라믹스 소자의 양면에 형성된 유리 함유 Au 층과, 각 상기 유리 함유 Au 층의 적어도 어느 위에 형성된 Au-Sn 합금층을 구비한다.
본 발명의 전자 부품에서는 세라믹스 소자의 양면에 형성된 유리 함유 Au 층의 적어도 어느 위에 Au-Sn 합금층이 형성되어 있으므로, Au-Sn 합금층을 접합 대상 (기판등) 과 맞닿게 한 상태에서 가열하는 것만으로, 전자 부품을 접합 대상에 용이하게 접합할 수 있다. 또, 전자 부품과 접합 대상 사이에 시트상 프리폼을 위치 결정할 필요가 없기 때문에, 전자 부품과 접합 대상의 접합 작업을 간략화할 수 있다.
본 발명의 전자 부품의 바람직한 양태로는 상기 유리 함유 Au 층과 상기 Au-Sn 합금층 사이에 순 Au 층을 구비하면 된다.
유리 함유 Au 층 상에 직접 Au-Sn 합금층이 형성되어 있는 경우, 유리 함유 Au 층의 표면에 노출한 유리가 Au-Sn 을 튕기므로, Au-Sn 합금층의 표면에 유리가 노출하거나 요철이 생기거나 할 우려가 있다. 유리가 노출한 부분이나 요철 부분에 의해 접합 대상과의 접합이 약해져, 전자 부품과 접합 대상의 접합 강도나 전자 부품과 접합 대상 사이의 열전도율을 저하시킬 가능성이 있다.
이에 비해, 상기 양태에서는 Au-Sn 합금층과 유리 함유 Au 층 사이에 형성된 순 Au 층이, 노출한 유리도 포함한 유리 함유 Au 층의 표면 전체를 덮고 있는 점에서, 그 위에 형성된 Au-Sn 합금층의 표면에 요철이 형성되거나 유리가 노출하거나 하는 경우가 없기 때문에, 전자 부품을 접합 대상과 확실하게 접합할 수 있다. 따라서, 접합 대상과의 접합 강도나 접합 대상에 대한 열전도율의 저하를 억제할 수 있다.
본 발명의 전자 부품의 바람직한 양태로는 상기 Au-Sn 합금층은 Au 와 Sn 의 공정 조직을 갖고 있으면 된다.
상기 양태에서는 Au-Sn 합금층이 용융한 후 고화함으로써 생기는 Au 와 Sn 의 공정 조직을 갖고 있는, 즉, Au-Sn 합금층이 용융한 후 고화한 상태이기 때문에, 전자 부품과 접합 대상의 접합시에 재차 가열되어 용융할 때의 용융성을 향상시킬 수 있다.
본 발명의 전자 부품의 제조 방법은 세라믹스 소자의 양면에 유리 함유 Au 층을 형성하는 유리 함유 Au 층 형성 공정과, 상기 유리 함유 Au 층 형성 공정에 의해 형성된 각 상기 유리 함유 Au 층의 적어도 어느 위에 Au-Sn 합금층을 형성하는 합금층 형성 공정을 구비한다.
본 발명에서는 세라믹스 소자의 양면에 유리 함유 Au 층을 형성한 후, 각 유리 함유 Au 층의 적어도 어느 위에 Au-Sn 합금층을 형성하는 간단한 방법으로, 접합 대상에 대해 용이하게 접합할 수 있는 전자 부품을 제조할 수 있다.
본 발명의 전자 부품의 제조 방법의 바람직한 양태로는 상기 합금층 형성 공정 전에, 상기 유리 함유 Au 층 위에 순 Au 층을 형성하는 순 Au 층 형성 공정을 추가로 구비하면 된다.
유리 함유 Au 층 상에 직접 Au-Sn 합금층 (14) 을 형성하는 경우, 유리 함유 Au 층 내의 유리가 젖기 어려워 Au 및 Sn 을 튕기므로, Au-Sn 합금층의 표면에 요철이 생기기 쉽다. 유리 함유 Au 층의 표면에 있어서 유리가 노출한 부분이나 요철 부분은 접합 대상과의 접합이 약해져, 접합 대상에 대한 전자 부품의 접합 강도나 접합 대상과의 사이의 열전도율이 저하할 가능성이 있다.
Au-Sn 합금층과 유리 함유 Au 층 사이에 Au 및 Sn 과의 젖음성이 우수한 순 Au 층을 형성함으로써, Au-Sn 합금층의 표면에 요철이 형성되는 것을 방지할 수 있다.
본 발명의 전자 부품의 제조 방법의 바람직한 양태로는, 상기 합금층 형성 공정에서는 적어도 어느 것의 상기 유리 함유 Au 층 위에 Au-Sn 합금을 증착함으로써 상기 Au-Sn 합금층을 형성하면 된다.
상기 양태에서는 Au-Sn 합금을 증착함으로써 Au-Sn 합금층을 형성하므로, Au-Sn 합금층의 두께를 매우 작게 할 수 있다.
본 발명의 전자 부품의 제조 방법의 바람직한 양태로는, 상기 합금층 형성 공정에서는 Au-Sn 합금층은 적어도 어느 것의 상기 유리 함유 Au 층 위에 Au 및 Sn 을 함유하는 Au-Sn 합금층용 페이스트를 도포하고, 가열 용융 후, 고화시킴으로써 상기 Au-Sn 합금층을 형성하면 된다.
상기 양태에서는 Au-Sn 합금층용 페이스트를 도포하는 두께를 변경하는 것만으로, Au-Sn 합금층의 두께를 자유롭게 설정할 수 있고, 예를 들어, 그 두께를 4 ㎛ 정도로 할 수도 있다.
또, Au-Sn 합금층용 페이스트를 가열 용융한 후, 고화 (리플로) 시켜 공정 조직을 형성함으로써, 전자 부품과 접합 대상의 접합시에 재차 가열되어 용융할 때의 Au-Sn 합금층의 용융성을 향상시킬 수 있다.
본 발명의 전자 부품의 제조 방법은 복수의 세라믹스 소자로 분할 가능한 크기의 세라믹스 모재 (미분할재) 의 양면에 유리 함유 Au 층을 형성하는 유리 함유 Au 층 형성 공정과, 상기 유리 함유 Au 층 형성 공정에 의해 형성된 각 상기 유리 함유 Au 층의 적어도 어느 위에 Au-Sn 합금층을 형성하는 합금층 형성 공정과, 상기 합금층 형성 공정 후에 상기 세라믹스 모재를 분할하여 복수의 상기 세라믹스 소자로 개편화하는 개편화 공정을 구비한다.
본 발명에서는 유리 함유 Au 층 및 Au-Sn 합금층을 형성한 후에 개편화하므로, 개편화된 세라믹스 소자의 각각에 각 층을 형성하는 경우에 비해, 각 공정을 보다 용이하게 할 수 있고, 또한 그 형성 속도를 향상시킬 수 있다. 따라서, 전자 부품의 제조 비용을 저감할 수 있다.
본 발명의 전자 부품 및 전자 부품의 제조 방법에 의하면, 전자 부품을 접합 대상에 대해 용이하게 접합할 수 있어 전자 부품의 제조 비용을 저감할 수 있다.
도 1 은 본 발명의 일 실시형태에 관련된 전자 부품을 나타내는 단면도이다.
도 2 는 상기 실시형태에 있어서의 전자 부품의 제조 방법을 나타내는 플로 차트이다.
도 3a 는 상기 실시형태에 있어서의 전자 부품의 제조 과정에 있어서, 세라믹스 소자의 양면에 유리 함유 Au 페이스트가 도포된 상태를 나타내는 단면도이다.
도 3b 는 상기 실시형태에 있어서의 전자 부품의 제조 과정에 있어서, 유리 함유 Au 층 위에 순 Au 막이 형성된 상태를 나타내는 단면도이다.
도 3c 는 상기 실시형태에 있어서의 전자 부품의 제조 과정에 있어서, 순 Au 층 상에 Au-Sn 합금층용 페이스트가 도포된 상태를 나타내는 단면도이다.
도 4 는 본 발명의 다른 실시형태에 관련된 것으로, Au-Sn 합금층이 세라믹스 소자의 양면에 형성되어 있는 전자 부품을 나타내는 단면도이다.
도 5 는 본 발명의 다른 실시형태에 관련된 것으로, 순 Au 층이 형성되어 있지 않고, 유리 함유 Au 층 위에 Au-Sn 합금층이 직접 형성되어 있는 전자 부품을 나타내는 단면도이다.
이하, 본 발명에 관련된 전자 부품 및 전자 부품의 제조 방법에 대해, 도면을 사용하여 설명한다.
[전자 부품의 개략 구성]
도 1 은 본 실시형태의 전자 부품 (1) 을 나타내는 단면도이다.
서미스터나 콘덴서 등으로 사용되는 전자 부품 (1) 은 도 1 에 나타내는 바와 같이, 세라믹스 소자 (11) 와, 세라믹스 소자 (11) 의 양면에 형성된 유리 함유 Au 층 (12A, 12B) 과, 유리 함유 Au 층 (12A, 12B) 위에 형성된 순 Au 층 (13A, 13B) 과, 순 Au 층 (13B) 위에 형성된 Au-Sn 합금층 (14) 을 구비하고 있다.
전자 부품 (1) 은 기판 (도시 생략) 등의 접합 대상에 고정된다. 구체적으로는 전자 부품 (1) 의 Au-Sn 합금층 (14) 을 접합 대상의 접합면 상에 배치하여 가열하고, 용융한 Au-Sn 합금층 (14) 을 냉각하여 고화시킴으로써 전자 부품 (1) 과 접합 대상물이 접합된다.
또한, Au-Sn 합금층 (14) 이 적층되지 않은 순 Au 층 (13A) 에는, 도시하지 않지만, 와이어 본딩 등으로 배선을 접속할 수 있다.
[세라믹스 소자의 구성]
세라믹스 소자 (11) 는 예를 들어, Mn, Co, Fe, Ni, Cu, Al 등에서 선택되는 1 종 이상의 금속의 산화물 등의 서미스터 소자이며, 사각형 판상으로 형성되고, 그 두께가 100 ㎛ ~ 500 ㎛ 로 설정되어 있다. 예를 들어, 세라믹스 소자 (11) 가 플레이크 (박편상) 의 서미스터 소자인 경우, 평면에서 보아 0.6 ㎜ × 0.6 ㎜, 두께 150 ㎛ 로 설정된다.
[유리 함유 Au 층의 구성]
유리 함유 Au 층 (12A, 12B) 은 유리 플릿 (유리 분말) 과 금 분말 등이 혼합된 페이스트 (이하, 유리 함유 Au 페이스트라고 한다.) 를 도포하고, 350 ℃ ~ 950 ℃ 에서 가열 처리함으로써 얻어진다. 가열 처리시, 유리 플릿이 연화함과 함께, 금 분말이 소결한다. 유리 함유 Au 층 (12A, 12B) 은 금 (Au) 의 소결체에 의해 구성되고, 유리 함유 Au 층 (12A, 12B) 중에는 유리 플릿이 분산되어 있다. 이 유리 함유 Au 층 (12A, 12B) 은 그 두께가 1 ㎛ ~ 20 ㎛, 바람직하게는 4 ㎛ ~ 15 ㎛, 보다 바람직하게는 4 ㎛ ~ 9 ㎛ 로 설정되어 있다.
[순 Au 층의 구성]
유리 함유 Au 층 (12A, 12B) 위, 즉, 유리 함유 Au 층 (12A, 12B) 의 세라믹스 소자 (11) 와는 반대측의 면에는 순 Au 층 (13A, 13B) 이 형성되어 있는 것이 바람직하다.
순 Au 층 (13A, 13B) 은 순도 97.00 질량% 이상의 금에 의해 구성된다. 순 Au 층 (13A, 13B) 의 두께는 예를 들어 0.01 ㎛ ~ 10 ㎛, 바람직하게는 2 ㎛ ~ 8 ㎛, 보다 바람직하게는 2 ㎛ ~ 6 ㎛ 로 설정되어 있다. 순 Au 층 (13A, 13B) 중, 순 Au 층 (13B) 위에는 Au-Sn 합금층 (14) 이 형성된다.
유리 함유 Au 층 (12B) 상에 직접 Au-Sn 합금층 (14) 을 형성했을 경우, 유리 함유 Au 층 (12B) 내의 유리가 용융 상태인 Au 및 Sn 을 튕기므로, Au-Sn 합금층 (14) 의 표면에 요철이 생기기 쉽다. 유리 함유 Au 층 (12B) 의 표면에 있어서 유리가 노출한 부분이나 요철 부분은 접합 대상과의 접합이 약해지기 때문에, 접합 대상과의 접합 강도나 접합 대상에 대한 열전도율을 저하시킬 가능성이 있다.
본 실시형태에서는 Au-Sn 합금층 (14) 과 유리 함유 Au 층 (12B) 사이에 순 Au 층 (13B) 을 형성함으로써, Au-Sn 합금층 (14) 의 표면에 요철이 형성되는 것을 억제하고 있다.
[Au-Sn 합금층의 구성]
Au-Sn 합금층 (14) 은 후술하는 Au-Sn 합금층용 페이스트 중의 금속 분말이 용융하여 고화함으로써 형성되는, 전자 부품 (1) 과 접합 대상을 접합하기 위한 접합층이다. 이 Au-Sn 합금층 (14) 은 Au-Sn 합금층용 페이스트가, 유리 함유 Au 층 (12B) 또는 순 Au 층 (13B) 위 (본 실시형태에서는 순 Au 층 (13B) 상) 에 도포된 후, 리플로됨 (가열 용융 후, 고화) 으로써 형성된다.
본 실시형태에 있어서는 순 Au 층 (13B) 상에 Au-Sn 합금층 (14) 이 형성되어 있다.
Au-Sn 합금층 (14) 은 리플로에 의해 용융한 후에 고화한 상태이기 때문에, Au 와 Sn 의 공정 조직을 갖고 있다. Au-Sn 합금층 (14) 의 두께는 예를 들어, 3 ㎛ 이상 30 ㎛ 이하로 설정되고, 5 ㎛ 이상 25 ㎛ 이하가 보다 바람직하고, 더욱 바람직하게는 10 ㎛ 이상 15 ㎛ 이하이다.
[전자 부품의 제조 방법]
다음으로, 본 실시형태인 전자 부품 (1) 의 제조 방법에 대해 설명한다.
전자 부품 (1) 의 제조 방법은 세라믹스 소자 (11) 에 유리 함유 Au 층 (12A, 12B) 을 형성하는 유리 함유 Au 층 형성 공정과, 유리 함유 Au 층 (12A, 12B) 위에 순 Au 층 (13A, 13B) 을 형성하는 순 Au 층 형성 공정과, 유리 함유 Au 층 (12B) 상의 순 Au 층 (13B) 위에 Au-Sn 합금층 (14) 을 형성하는 합금층 형성 공정을 갖는다. 또한, 본 실시형태에서는 순 Au 층 형성 공정을 실시하지만, 순 Au 층 형성 공정은 필수 공정은 아니다. 이하, 이 공정순으로 설명한다.
[유리 함유 Au 층 형성 공정]
유리 함유 Au 층 형성 공정은 도 2 에 나타내는 유리 함유 Au 페이스트 도포 공정 (S11), 건조 공정 (S12) 및 소성 공정 (S13) 으로 이루어진다.
(유리 함유 Au 페이스트 도포 공정)
먼저, 유리 함유 Au 페이스트 (121, 122) 를 도 3a 에 나타내는 바와 같이, 세라믹스 소자 (11) 의 양면에 도포한다 (S11). 유리 함유 Au 페이스트 (121, 122) 를 도포할 때에는 스크린 인쇄법 등을 채용할 수 있다. 도포 두께는 1 ㎛ 이상 25 ㎛ 이하, 바람직하게는 6 ㎛ ~ 20 ㎛, 보다 바람직하게는 6 ㎛ ~ 18 ㎛ 의 범위 내로 하면 된다.
유리 함유 Au 페이스트 (121, 122) 는 금 분말과, 유리 분말 (유리 플릿) 과, 그 밖의 산화물 분말과, 수지와, 용제와, 분산제와, 가소제를 함유하고 있다. 유리 함유 Au 페이스트 (121, 122) 에 있어서, 금 분말과 유리 분말과 그 밖의 산화물 분말로 이루어지는 분말 성분의 함유량이 유리 함유 Au 페이스트 전체의 30 질량% 이상 90 질량% 이하, 잔부가 수지, 용제, 분산제, 가소제로 되어 있다.
유리 분말의 입경은 0.01 ㎛ 이상 10 ㎛ 이하, 바람직하게는 1 ㎛ ~ 10 ㎛, 보다 바람직하게는 1 ㎛ ~ 5 ㎛ 로 되어 있다. 유리 분말은 예를 들어, 산화납, 산화아연, 산화규소, 산화붕소, 산화인 및 산화비스무트의 어느 1 종 이상을 함유하고 있고, 유리 전이 온도가 300 ℃ 이상 700 ℃ 이하, 연화 온도가 800 ℃ 이하, 결정화 온도가 900 ℃ 이상으로 되어 있다.
용제는 비점이 200 ℃ 이상인 것, 특히 유기 용매가 적합하고, 예를 들어, 디에틸렌글리콜디부틸에테르를 사용하는 것이 바람직하다.
수지는 유리 함유 Au 페이스트의 점도를 조정하는 것으로, 200 ℃ 이상에서 분해되는 것, 특히 유기 수지가 적합하고, 에틸셀룰로오스를 사용하는 것이 바람직하다.
본 실시형태에서는 디카르복실산계의 분산제를 첨가하지만, 분산제를 첨가하지 않고 유리 함유 Au 페이스트를 구성해도 된다.
그 밖의 산화물 분말로는 예를 들어 CuO 등을 사용할 수 있다.
가소제로는 예를 들어, DOP (Dioctyl phthalate/프탈산디옥틸), DOA (Dioctyl adipate/아디프산디옥틸) 등을 사용할 수 있다.
이 유리 함유 Au 페이스트는 금 분말과 유리 분말과 그 밖의 산화물 분말을 혼합한 혼합 분말과, 용제와 수지를 혼합한 유기 혼합물을, 분산제 및 가소제와 함께 믹서에 의해 예비 혼합하고, 얻어진 예비 혼합물을 롤 밀기에 의해 반죽하면서 혼합한 후, 얻어진 혼련물을 페이스트 여과기에 의해 여과하여 제조된다.
(건조 공정)
다음으로, 유리 함유 Au 페이스트 도포 공정에 의해 세라믹스 소자 (11) 의 양면에 도포된 유리 함유 Au 페이스트 (121, 122) 를 건조시킨다 (S12).
건조 공정에서는 용제가 충분히 건조하도록, 온도 70 ℃ 이상 150 ℃ 이하, 바람직하게는 70 ℃ ~ 120 ℃, 보다 바람직하게는 90 ℃ ~ 110 ℃ 인 상태를 10 분 이상 60 분 이하, 바람직하게는 10 분 ~ 30 분, 보다 바람직하게는 10 분 ~ 20 분 유지한다. 건조는 대기 중, 진공 중, N2 나 Ar 등의 불활성 분위기 중에서 실시할 수 있다.
(소성 공정)
건조 공정 후, 가열 처리를 실시하여 유리 함유 Au 페이스트 (121, 122) 를 소성한다 (S13).
소성 공정에서는 온도 350 ℃ 이상 950 ℃ 이하, 바람직하게는 350 ℃ ~ 850 ℃, 보다 바람직하게는 750 ℃ ~ 850 ℃ 인 상태를, 5 분 이상 120 분 이하, 바람직하게는 10 분 이상 120 분 이하, 보다 바람직하게는 10 분 ~ 40 분 유지한다. 소성은 대기 중, 진공 중, N2 나 Ar 등의 불활성 분위기 중에서 실시할 수 있다.
소성 공정 S13 에 의해, 세라믹스 소자 (11) 의 양면에 유리 함유 Au 층 (12A, 12B) 이 형성된다. 본 실시형태에 있어서는 Au 페이스트에 유리 분말이 포함되어 있기 때문에, 유리 함유 Au 층 (12A, 12B) 의 세라믹스 소자 (11) 에 대한 밀착성이 좋다.
[순 Au 층 형성 공정 (S14)]
유리 함유 Au 층 (12A, 12B) 상에 순 Au 층 (13A, 13B) 을 형성하는 경우, 순 Au 층 형성 공정 (S14) 을 실시한다.
순 Au 층 (13A, 13B) 의 형성 방법으로는 Au 페이스트를 사용하여 형성하는 방법, 증착법, 스퍼터법, 전해 도금법, 무전해 도금법 등이 있다. 여기서는 증착법에 의해 형성하는 방법과 Au 페이스트를 사용하여 형성하는 방법에 대해 설명한다.
(증착법)
유리 함유 Au 층 (12A, 12B) 의 표면에 대해, 도 3b 에 나타내는 바와 같이, 순 Au 막 (131, 132) 을 형성한다. 순 Au 막 (131, 132) 의 형성은 예를 들어, 진공 용기 내에서 순도 99.00 질량% 이상의 순금을 가열하여 기화시키고, 떨어진 위치에 놓여진 유리 함유 Au 층 (12A, 12B) 의 표면에 부착시켜, 박막을 형성함으로써 실시된다.
이로써, 유리 함유 Au 층 (12A, 12B) 위에 순 Au 층 (13A, 13B) 이 형성된다. 즉, 유리 함유 Au 층 (12B) 과 Au-Sn 합금층 (14) 사이에 순 Au 층 (13B) 이 형성된다.
(Au 페이스트를 사용하여 형성하는 방법)
금 페이스트 (이하, Au 페이스트라고 한다.) 를 유리 함유 Au 층 (12A, 12B) 의 표면에 도포하고, 350 ~ 950 ℃ 에서 가열 처리함으로써, 금 분말이 소결하고, 금의 소결체로 이루어지는 순 Au 층 (13A, 13B) 이 형성된다. Au 페이스트는 금 분말과 수지와 용제의 혼합물이다. 금 분말로는 입경 0.6 ㎛ ~ 10 ㎛ 의 분말을 사용할 수 있고, 수지 및 용제는 전술한 유리 함유 Au 페이스트와 동일한 것을 사용할 수 있다. 또, 필요에 따라 분산제 등을 첨가해도 된다. Au 페이스트에 있어서의 금 분말의 함유량은 50 질량% ~ 90 질량% 로 하면 된다.
[합금층 형성 공정]
합금층 형성 공정은 도 2 에 나타내는 Au-Sn 합금층용 페이스트 도포 공정 (S15) 및 리플로 공정 (S16) 으로 이루어진다.
(Au-Sn 합금층용 페이스트 도포 공정)
순 Au 층 (13B) 상에, 도 3c 에 나타내는 바와 같이, Au-Sn 합금층용 페이스트 (141) 를 도포한다 (S15). Au-Sn 합금층용 페이스트 (141) 를 도포할 때에는 스크린 인쇄법 등을 채용할 수 있다. 도포 두께는 1 ㎛ 이상 25 ㎛ 이하, 바람직하게는 5 ㎛ ~ 20 ㎛, 보다 바람직하게는 10 ㎛ ~ 15 ㎛ 의 범위 내로 하면 된다.
Au-Sn 합금층용 페이스트 (141) 는 금속 분말과 플럭스로 이루어진다. 이 금속 분말은 금-주석 합금 분말, 또는 금 분말과 주석 분말의 혼합 분말, 혹은 이들 3 종의 분말 (금-주석 합금 분말, 금 분말, 주석 분말) 중 2 종 이상의 혼합 분말이다. 금속 분말의 평균 입경은 예를 들어, 0.02 ㎛ 이상 15.0 ㎛, 바람직하게는 0.2 ㎛ ~ 15 ㎛, 보다 바람직하게는 2 ㎛ ~ 11 ㎛ 로 설정되어 있다. Au-Sn 합금층용 페이스트 (141) 는 예를 들어, 금속 분말을 70 질량% ~ 95 질량%, 플럭스를 5 질량% ~ 30 질량% 함유한다. 금속 분말은 이 금속 분말을 100 질량% 로 했을 때에, 금을 21 질량% ~ 23 질량%, 잔부 : 주석의 조성으로 하는 것이 바람직하다.
플럭스로는 예를 들어, 일반적인 플럭스 (예를 들어, 로진, 활성제, 용제, 증점제 등을 포함하는 플럭스) 를 사용할 수 있다. 또한, Au-Sn 합금층 (14) 의 젖음성을 향상시키는 관점에서, 예를 들어, 약활성 (RMA) 타입의 플럭스나 활성 (RA) 타입의 플럭스 등을 사용하는 것이 바람직하다.
(리플로 공정)
다음으로, 순 Au 층 (13B) 에 인쇄 도포된 Au-Sn 합금층용 페이스트 (141) 를 가열 용융, 고화 (리플로) 한다 (S16). 리플로 공정에서는 예를 들어, 290 ℃ 이상 330 ℃ 이하, 바람직하게는 295 ℃ 이상 320 ℃ 이하, 보다 바람직하게는 300 ℃ 이상 310 ℃ 이하의 온도에서, 10 초 이상 180 초 이하, 바람직하게는 20 초 이상 90 초 이하, 보다 바람직하게는 30 초 이상 60 초 이하 유지하고, Au-Sn 합금층용 페이스트 (141) 를 용융시킨 후, 냉각하여 고화시킨다. 리플로시의 분위기는 특별히 한정되지 않고, 질소 분위기 등의 불활성 분위기 하, 대기 분위기 하, 질소와 수소의 혼합 가스 등에 의한 환원 분위기 하, 등에서 실시할 수 있다.
이로써, Au-Sn 합금층 (14) 이 순 Au 층 (13B) (순 Au 층 (13A, 13B) 을 형성하지 않는 경우에는 유리 함유 Au 층 (12B)) 상에 형성된다.
상기 실시형태에서는 전자 부품 (1) 이 세라믹스 소자 (11) 의 양면에 형성된 유리 함유 Au 층 (12A, 12B) 중, 유리 함유 Au 층 (12B) 상에 Au-Sn 합금층 (14) 이 형성되어 있으므로, Au-Sn 합금층 (14) 을 접합 대상과 맞닿게 한 상태에서 가열하는 것만으로, 전자 부품 (1) 을 접합 대상에 용이하게 접합할 수 있다. 또, 전자 부품 (1) 과 접합 대상 사이에 시트상 프리폼을 위치 결정할 필요가 없으므로, 전자 부품 (1) 과 접합 대상의 접합 작업을 간략화할 수 있다.
또, Au-Sn 합금층 (14) 과 유리 함유 Au 층 (12B) 사이에 순 Au 층 (13B) 이 형성되어 있어, Au-Sn 합금층 (14) 의 표면에 요철이 형성되는 경우가 없기 때문에, 접합 대상과 확실하게 접합할 수 있다. 따라서, 접합 대상과의 접합 강도나 접합 대상에 대한 열전도율의 저하를 억제할 수 있다.
게다가 Au-Sn 합금층 (14) 이 Au 와 Sn 의 공정 조직을 갖고 있는, 즉, Au-Sn 합금층 (14) 이 용융한 후 고화한 상태이기 때문에, 전자 부품 (1) 과 접합 대상의 접합시에 재차 가열되어 용융할 때의 용융성을 향상시킬 수 있다.
또, Au-Sn 합금층용 페이스트 (141) 를 유리 함유 Au 층 (12) 에 도포하는 두께를 변경하는 것만으로, Au-Sn 합금층 (14) 의 두께를 자유롭게 설정할 수 있다.
또한, 본 발명은 상기 실시형태로 한정되지는 않고, 본 발명의 취지를 일탈하지 않는 범위에서 여러 가지의 변경을 부가할 수 있다.
상기 실시형태에서는 합금층 형성 공정에 있어서, Au-Sn 합금층 (14) 은 Au-Sn 합금층용 페이스트 (141) 를 순 Au 층 (13B) 의 상면에 도포한 후, 리플로함으로써 형성했지만, 이에 한정되지 않고, 예를 들어, 순 Au 층 (13B) 의 상면에 Au-Sn 합금을 증착이나 Au-Sn 합금 도금함으로써 형성해도 된다.
또, 상기 실시형태에서는 가로세로 0.6 ㎜ 의 세라믹스 소자 (11) 의 양면에 유리 함유 Au 층 (12A, 12B), 순 Au 층 (13A, 13B) 및 Au-Sn 합금층 (14) 을 형성한 예를 나타냈지만, 이에 한정되지 않고, 상기 제조 방법은 복수의 반도체 소자 (세라믹스 소자) 로 분할 가능한 크기의 세라믹스 모재 (미분할재) 에도 적용할 수 있다.
이 경우, 세라믹스 모재의 양면에 유리 함유 Au 층 (12A, 12B), 순 Au 층 (13A, 13B) 및 편면에 Au-Sn 합금층 (14) 을 형성한 후, 세라믹스 모재를 개편화하는 개편화 공정을 실행하면, 한 번에 대량의 전자 부품 (1) 을 제조할 수 있어 전자 부품 (1) 의 제조 비용을 저감할 수 있다.
상기 실시형태에 있어서는 세라믹스 소자 (11) 의 양면에 유리 함유 Au 층 (12A, 12B), 순 Au 층 (13A, 13B) 을 형성하고, 편면에만 Au-Sn 합금층 (14) 을 형성했지만, 이에 한정되지 않고, 도 4 에 나타내는 바와 같이 유리 함유 Au 층 (12A, 12B) 상에 각각 Au-Sn 합금층 (14) 이 형성되어 있어도 된다.
또, 순 Au 층 형성 공정을 실시하지 않고, 도 5 에 나타내는 바와 같이 유리 함유 Au 층 (12B) 상에 직접 Au-Sn 합금층 (14) 이 형성되어 있어도 된다.
상기 실시형태에서는 전자 부품 (1) 은 서미스터나 콘덴서인 것으로 하여 설명했지만, 전자 부품 (1) 의 이용 분야는 서미스터나 콘덴서로 한정되는 것이 아니고, 전화 제품, 용기, 기계 부품 등의 용도에도 이용할 수 있다.
산업상 이용가능성
전자 부품과 접합 대상의 접합을 용이하게 한다.
1 전자 부품
11 세라믹스 소자
12A 12B 유리 함유 Au 층
13A 13B 순 Au 층
14 Au-Sn 합금층
121 122 유리 함유 Au 페이스트
131 132 순 Au 막
141 Au-Sn 합금층용 페이스트

Claims (8)

  1. 세라믹스 소자와,
    상기 세라믹스 소자의 양면에 형성된 유리 함유 Au 층과,
    각 상기 유리 함유 Au 층 중 어느 일면 위에 또는 양면의 상기 유리 함유 Au 층 위에 형성된 Au-Sn 합금층을 구비하는 것을 특징으로 하는 전자 부품.
  2. 제 1 항에 있어서,
    상기 유리 함유 Au 층과 상기 Au-Sn 합금층 사이에 순 Au 층을 구비하는 것을 특징으로 하는 전자 부품.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 Au-Sn 합금층은 Au 와 Sn 의 공정 조직을 갖고 있는 것을 특징으로 하는 전자 부품.
  4. 세라믹스 소자의 양면에 유리 함유 Au 층을 형성하는 유리 함유 Au 층 형성 공정과,
    상기 유리 함유 Au 층 형성 공정에 의해 형성된 각 상기 유리 함유 Au 층 중 어느 일면 위에 또는 양면의 상기 유리 함유 Au 층 위에 Au-Sn 합금층을 형성하는 합금층 형성 공정을 구비하는 것을 특징으로 하는 전자 부품의 제조 방법.
  5. 제 4 항에 있어서,
    상기 Au-Sn 합금층을 형성하는 합금층 형성 공정 전에, 상기 유리 함유 Au 층 위에 순 Au 층을 형성하는 순 Au 층 형성 공정을 추가로 구비하는 것을 특징으로 하는 전자 부품의 제조 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 Au-Sn 합금층을 형성하는 합금층 형성 공정에서는 증착법을 사용하는 것을 특징으로 하는 전자 부품의 제조 방법.
  7. 제 4 항 또는 제 5 항에 있어서,
    상기 Au-Sn 합금층을 형성하는 합금층 형성 공정은 Au 및 Sn 을 함유하는 Au-Sn 합금층용 페이스트 도포 공정 및, Au-Sn 합금층용 페이스트를 가열 용융 후, 고화시키는 리플로 공정을 포함하는 것을 특징으로 하는 전자 부품의 제조 방법.
  8. 복수의 세라믹스 소자로 분할 가능한 크기의 세라믹스 모재의 양면에 유리 함유 Au 층을 형성하는 유리 함유 Au 층 형성 공정과,
    상기 유리 함유 Au 층 형성 공정에 의해 형성된 각 상기 유리 함유 Au 층 중 어느 일면 위에 또는 양면의 상기 유리 함유 Au 층 위에 Au-Sn 합금층을 형성하는 합금층 형성 공정과,
    상기 합금층 형성 공정 후에 상기 세라믹스 모재를 분할하여 상기 세라믹스 소자로 개편화하는 개편화 공정을 구비하는 것을 특징으로 하는 전자 부품의 제조 방법.
KR1020217003108A 2018-08-21 2019-08-09 전자 부품 및 전자 부품의 제조 방법 KR102282259B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-154404 2018-08-21
JP2018154404 2018-08-21
PCT/JP2019/031746 WO2020039989A1 (ja) 2018-08-21 2019-08-09 電子部品及び電子部品の製造方法

Publications (2)

Publication Number Publication Date
KR20210016637A KR20210016637A (ko) 2021-02-16
KR102282259B1 true KR102282259B1 (ko) 2021-07-26

Family

ID=69593157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217003108A KR102282259B1 (ko) 2018-08-21 2019-08-09 전자 부품 및 전자 부품의 제조 방법

Country Status (6)

Country Link
US (1) US11396164B2 (ko)
JP (1) JP6659003B1 (ko)
KR (1) KR102282259B1 (ko)
CN (1) CN112585702A (ko)
TW (1) TWI729460B (ko)
WO (1) WO2020039989A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083737A (ja) 2000-09-07 2002-03-22 Murata Mfg Co Ltd 非線形誘電体素子
JP2014054653A (ja) 2012-09-12 2014-03-27 Mitsubishi Materials Corp Au−Sn合金含有ペースト、Au−Sn合金薄膜及びその成膜方法
JP2016136614A (ja) 2015-01-15 2016-07-28 株式会社村田製作所 電子部品及び電子部品の実装構造体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677004A (ja) 1992-08-26 1994-03-18 Nippondenso Co Ltd 正特性サーミスタ装置
JPH10261507A (ja) 1997-03-18 1998-09-29 Murata Mfg Co Ltd サーミスタ素子
JP2007281400A (ja) * 2006-04-04 2007-10-25 Taiyo Yuden Co Ltd 表面実装型セラミック電子部品
JP4924920B2 (ja) 2006-06-28 2012-04-25 三菱マテリアル株式会社 Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法
JP2008034581A (ja) * 2006-07-28 2008-02-14 Kyocera Corp サブマウント
WO2008063620A1 (en) * 2006-11-20 2008-05-29 New York University Graded glass/ceramic/glass structures for damage resistant ceramic dental and orthopedic prostheses
US8728092B2 (en) 2008-08-14 2014-05-20 Monteris Medical Corporation Stereotactic drive system
JP2011119436A (ja) 2009-12-03 2011-06-16 Toyoda Gosei Co Ltd 基板実装装置の接合方法
US8482015B2 (en) 2009-12-03 2013-07-09 Toyoda Gosei Co., Ltd. LED light emitting apparatus and vehicle headlamp using the same
JP2013021299A (ja) * 2011-06-16 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
US10840008B2 (en) * 2015-01-15 2020-11-17 Murata Manufacturing Co., Ltd. Electronic component and electronic component-mounted structure
US10395827B2 (en) 2016-09-28 2019-08-27 Murata Manufacturing Co., Ltd. Electronic component

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083737A (ja) 2000-09-07 2002-03-22 Murata Mfg Co Ltd 非線形誘電体素子
JP2014054653A (ja) 2012-09-12 2014-03-27 Mitsubishi Materials Corp Au−Sn合金含有ペースト、Au−Sn合金薄膜及びその成膜方法
JP2016136614A (ja) 2015-01-15 2016-07-28 株式会社村田製作所 電子部品及び電子部品の実装構造体

Also Published As

Publication number Publication date
US20210260853A1 (en) 2021-08-26
WO2020039989A1 (ja) 2020-02-27
JPWO2020039989A1 (ja) 2020-08-27
KR20210016637A (ko) 2021-02-16
CN112585702A (zh) 2021-03-30
TW202018874A (zh) 2020-05-16
JP6659003B1 (ja) 2020-03-04
TWI729460B (zh) 2021-06-01
US11396164B2 (en) 2022-07-26

Similar Documents

Publication Publication Date Title
KR102459745B1 (ko) 구리/세라믹스 접합체, 절연 회로 기판, 및, 구리/세라믹스 접합체의 제조 방법, 절연 회로 기판의 제조 방법
TWI572582B (zh) 銅/陶瓷接合體,銅/陶瓷接合體之製造方法及電力模組用基板
EP2811513A1 (en) Substrate for power modules, substrate with heat sink for power modules, power module, method for producing substrate for power modules, and paste for bonding copper member
WO2009151123A1 (ja) はんだペーストを用いた基板と被搭載物の接合方法
US20050218525A1 (en) Soldered material, semiconductor device, method of soldering, and method of manufacturing semiconductor device
US9144166B2 (en) Electronic component
WO2015141295A1 (ja) 接合体、パワーモジュール用基板、パワーモジュール、及び、接合体の製造方法
KR20200027529A (ko) 능동 납땜을 위한 납땜 재료 및 능동 납땜을 위한 방법
US20080308312A1 (en) Ceramic electronic component
JPH1012935A (ja) 熱電変換素子の電極接合構造、熱電変換素子の電極接合方法、熱電変換モジュール、及び熱電変換モジュールの製造方法
JP2022068307A (ja) マルチコンポーネントからなるリードレススタック
JP2003055058A (ja) セラミック体と銅板の接合方法
CN108473379A (zh) 结合有金属或金属杂化箔的厚膜糊居间的陶瓷
US20140041913A1 (en) Electronic circuit module component
KR102282259B1 (ko) 전자 부품 및 전자 부품의 제조 방법
JP4081865B2 (ja) 導体組成物の製造方法
US20140022693A1 (en) Ceramic electronic component and method of manufacturing the same
JPH01206508A (ja) 窒化アルミニウム基板用導体ペースト
WO2023037747A1 (ja) 実装構造体
JPH0466688B2 (ko)
JP6260169B2 (ja) セラミック電子部品
JPS61247672A (ja) 金属粒子を基板に接着する方法
JP2023007425A (ja) 金属セラミック基材を製造するための方法
JP2023013628A (ja) 銅/セラミックス接合体、および、絶縁回路基板
JP2023101918A (ja) 接合体の製造方法

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant