JP2004200373A

JP2004200373A - 電子部品および製造方法

Info

Publication number: JP2004200373A
Application number: JP2002366568A
Authority: JP
Inventors: Hiroharu Nishimura; 弘治西村; Shinji Wada; 信二和田; Naoyuki Kobayashi; 直行小林
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-12-18
Filing date: 2002-12-18
Publication date: 2004-07-15

Abstract

【課題】プリント基板のランド部との実装性が良好な電子部品および製造方法を提供することを目的とする。
【解決手段】基体２１と、基体２１に埋設された導電部材３１と、基体２１に設けられ導電部材３１と導通した外部電極４１とを備えた電子部品であって、外部電極４１の最外層に溶融した第１の接合膜４１ｃと、結晶粒を有する第２の接合膜４１ｄを有する。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
本発明は、電子機器等に用いられる電子部品および製造方法に関するものである。
【０００２】
【従来の技術】
電子部品においても、環境などの問題から鉛を含まない接合材（以下鉛フリー半田と略す）を用いることがなされている。
【０００３】
図８に従来の電子部品の部分拡大断面図を示す。
【０００４】
図８において、１は素体で、素体１は各種素子部などが設けられている。素体１の端部には、端子部２が設けられており、端子部２は素体１側から下地電極３，耐食膜４，接合膜５が順に積層されて構成されている。
【０００５】
上記構成において、原因は定かではないが接合膜５が端子部の上に形成されない場合が生じていた。その結果、回路基板等との接合性が悪くなる。
【０００６】
上記課題の解決手段としては、接合膜５を厚く形成して下の耐食膜４がむき出しにならないようにすることもできるが、この場合、電子部品を熱処理した際に、接合膜５が溶融し、素体１の側面１ａ，１ｂ，１ｃや側面１ｂと対向している図示していない側面において、側面中央部の接合膜５の膜厚が厚くなるという不具合が生じる。その結果、電子部品を回路基板上に実装した際にその側面上の中央部分で接合膜５が回路基板と点接触状態となり、電子部品の実装姿勢が悪くなり実装不良などが発生する。
【０００７】
また、先行技術としては（特許文献１）のようなものが存在する。
【０００８】
（特許文献１）では、Ｎｉで構成された耐食膜の上にＳｎ含有Ｎｉメッキ皮膜を設け、更にその上に半田メッキ皮膜を設けた構成としている。
【０００９】
【特許文献１】
特開平７−６６０７５号公報
【００１０】
【発明が解決しようとする課題】
しかしながら前記従来の構成でも、作製条件によっては、端子部に半田メッキ皮膜が形成されない場合が存在し、実装不良などの不具合が生じていた。
【００１１】
そこで本発明は上記の従来の問題点を解決するもので、実装性の良好な電子部品および製造方法を提供することを目的としている。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、基体と、基体の表面か或いは基体の内部の少なくとも一方に設けられた素子部と、基体に設けられ素子部と電気的に接合された端子部とを備え、端子部は実質的に鉛を非含有とした電子部品であって、端子部には、少なくとも下地電極と、下地電極の上に直接或いは耐食膜を介して設けられた接合膜とを有し、接合膜は、第１の部分と第１の部分の上に設けられた第２の部分とを備え、第１及び第２の部分はともにＳｎ或いはＳｎを主成分とした材料で構成し、第１の部分には結晶粒が観測できない溶融領域を有し、第２の部分には結晶粒領域を設けた。
【００１３】
また、素体に端子部を形成する端子部を有する電子部品の製造方法であって、素体上に下地電極を形成し、下地電極の上に直接或いは耐食膜を介して実質的に鉛を非含有の第１の材料で第１の部分を薄膜形成技術で形成した後に、第１の材料の融点以上の温度で熱処理して第１の部分を溶融させ、第１の部分を溶融させた後に第１の部分上に実質的に鉛を非含有の第２の材料で第２の部分を形成した。
【００１４】
【発明の実施の形態】
請求項１記載の発明は、基体と、前記基体の表面か或いは基体の内部の少なくとも一方に設けられた素子部と、前記基体に設けられ前記素子部と電気的に接合された端子部とを備え、前記端子部は実質的に鉛を非含有とした電子部品であって、端子部には、少なくとも下地電極と、前記下地電極の上に直接或いは耐食膜を介して設けられた接合膜とを有し、前記接合膜は、第１の部分と前記第１の部分の上に設けられた第２の部分とを備え、前記第１及び第２の部分はともにＳｎ或いはＳｎを主成分とした材料で構成し、前記第１の部分には結晶粒が観測できない溶融領域を有し、前記第２の部分には結晶粒領域を設けたことを特徴とする電子部品であり、第１の部分に溶融領域を設けることで、この溶融領域により、下層の下地電極や耐食膜をほぼこの第１の部分で覆うことができ、しかもこの第１の部分の上に更に第２の部分を設けることで、確実に端子部表面に上記下地電極や耐食膜が露出することはなく、良好な実装性を有する。更に第２の部分は結晶粒領域を設けることで、第２の部分の表面に良好な凹凸を形成できるので、実装の際に用いられるクリーム半田などの接合材が端子部に馴染みやすくなり、更に実装性を向上させることができる。
【００１５】
請求項２記載の発明は、第１の部分及び第２の部分はともに同一材料で構成したことを特徴とする請求項１記載の電子部品であり、この構成によって、材質の不一致などによる剥がれやすいなどの問題点を解決でき、しかも同一材料を用いるので製造工程も簡単になる。
【００１６】
請求項３記載の発明は、第１の部分に、前記第１の部分を構成する材料の融点以上の熱処理を加えることで溶融領域を設けたことを特徴とする請求項１記載の電子部品であり、簡単に溶融領域を設けることができ、生産性を向上させることができる。
【００１７】
請求項４記載の発明は、第１の部分はほぼ全て溶融領域で構成したことを特徴とする請求項１記載の電子部品とすることで、確実に下層の耐食膜や下地電極を第１の部分で覆うことができ、更に接合膜の欠陥などを抑制できる。
【００１８】
請求項５記載の発明は、第２の部分はほぼ全て結晶粒領域で構成したことを特徴とする請求項１記載の電子部品であり、クリーム半田との馴染みが更に向上し、実装性が飛躍的に向上する。
【００１９】
請求項６記載の発明は、下地電極は、金，金合金，銀，銀合金，銅，銅合金を塗布して焼き付けによって形成したことを特徴とする請求項１記載の電子部品であり、確実に基体に設けられた素子部との電気的接合を行うことができ、しかも工程も非常に簡単になる。
【００２０】
請求項７記載の発明は、耐食膜は、Ｎｉ，Ｎｉ合金，Ｗ，Ｗ合金，Ｔｉ，Ｔｉ合金Ｃｒ，Ｃｒ合金の少なくとも一つの材料で構成したことを特徴とする請求項１記載の電子部品であり、接合膜が下地電極に吸収されるといったような喰われ現象を確実に抑えることができ、しかも耐候性なども向上させることができる。
【００２１】
請求項８記載の発明は、絶縁性を有し磁性を有した基体中に導電材料によってコイル部もしくはインダクタンス部の素子部を設けたことを特徴とする請求項１記載の電子部品であり、ノイズなどを取り除くノイズ対策部品を得ることができる。
【００２２】
請求項９記載の発明は、基体中に互いに非接触の素子部を形成し、基体上に複数の端子部を互いに非接触に設けたことを特徴とする請求項１記載の電子部品とすることで、一つの基体中に複数の素子部を設けることができ、多連電子部品を構成できる。
【００２３】
請求項１０記載の発明は、素体に端子部を形成する端子部を有する電子部品の製造方法であって、素体上に下地電極を形成し、前記下地電極の上に直接或いは耐食膜を介して実質的に鉛を非含有の第１の材料で第１の部分を薄膜形成技術で形成した後に、前記第１の材料の融点以上の温度で熱処理して前記第１の部分を溶融させ、前記第１の部分を溶融させた後に前記第１の部分上に実質的に鉛を非含有の第２の材料で第２の部分を形成したことを特徴とする電子部品の製造方法であり、確実に端子部の表面に接合膜を設けることができ、実装不良を確実に低減でき、更には生産性を更に向上させることができる。
【００２４】
請求項１１記載の発明は、第１の材料と第２の材料を同一の材料で形成したことを特徴とする請求項１０記載の電子部品の製造方法であり、この構成によって、材質の不一致などによる剥がれやすいなどの問題点を解決でき、しかも同一材料を用いるので製造工程も簡単になる。
【００２５】
請求項１２記載の発明は、フェライト粉末と樹脂バインダーからなるフェライトシートを設ける第１の工程と、前記シートにメッキ転写により導電部材による導体パターンを設ける第２の工程と、前記シートに前記導体パターンを複数枚電気的に接続させる導体スルホールを設ける第３の工程と、フェライトシートと導体パターンを設けたシートおよび導体スルホールを形成したシートを圧着積層させる第４の工程と、圧着積層した積層体を所定の寸法に切断し、前記切断した積層体を８００℃〜１２００℃にて焼成する第５の工程と、導体パターンと導通する外部電極を設ける第６の工程と、前記外部電極を多層構造にする第７の工程と、前記外部電極の多層構造部分を溶融する第８の工程と、前記溶融した外部電極上に導体層を形成する第９の工程を備えた電子部品の製造方法であり、素子の形状や外観が品質的に安定するので、簡便な工程で連続的に大量に製造できるという作用を有する。
【００２６】
以下、本発明の実施の形態について電子部品として、積層型電子部品を一例に挙げて図面を参照しながら説明する。
【００２７】
図１〜図３はそれぞれ本発明の実施の形態における電子部品の外観斜視図、断面図、透視斜視図である。
【００２８】
図１〜図３において、２１は基体で、基体２１は略直方体もしくは略正方体に形成され、特に好ましくは、略直方体状の形状にすることが実装性の面で優れており、しかも断面形状を長方形状とすることが、回路基板等に実装した際に取り付け高さを低くすることができるので、電子機器等の小型化を行うことができる。
【００２９】
また、基体２１は磁性材料や非磁性材料で構成されているが、特に高いインピーダンス値が必要な電子部品の場合には磁性材料が好適に用いられ、低いインピーダンス値が必要な場合には、非磁性材料が好適に用いられる。基体２１に磁性材料を用いる場合には、フェライト等の酸化物磁性材料の焼成体が好適に用いられ、特にフェライト材料の中でも、Ｎｉ−Ｚｎ系のフェライトを用いる事が好ましく、Ｆｅ₂Ｏ₃−ＮｉＯ−ＺｎＯ系のフェライト材料の具体的構成では、４０〜６０ｍｏｌ％：１０〜３０ｍｏｌ％：２０〜４０ｍｏｌ％とし、時にはこの組成で構成された材料に所定の添加物（Ｃｕ等）を外割で所定量配合しても良く、比透磁率が約４００、固有抵抗値が１０⁶Ω・ｃｍと大きく良好なインピーダンス値を得ることができる。
【００３０】
３１は基体２１の端面４ａと端面４ｂの間に設けられ基体２１中に埋設された導電部材で、導電部材３１は、銀，銀合金，銅，銅合金，ニッケル，ニッケル合金，金，金合金の少なくとも一つから構成することが好ましい。特にこの中でも、銀単体か銀合金（例えば、銀−パラジウム）で構成することが好ましい。また導電部材３１は、膜状または、シート状のコイル形状（本実施の形態の場合、渦巻き状）から構成され、線幅が３〜２００μｍ、線厚み１〜８０μｍの略長方形状の線材が好適に用いられており、このコイル状の導電部材３１は、導体スルホール６を介在して複数枚接続されている。本実施の形態の場合には、２つの導電部材３１を導体スルホール６を介して接続して素子部を設けたが、３つ以上の導電部材３１を導体スルホール６で接続して素子部を形成しても良いし、導体スルホール６を用いずに１つの導電部材を素子部としても良い。更に、本実施の形態では、電気的に非接触の一対の素子部を基体２１中に設けたが、３以上の素子部を埋設しても良いし、１つの素子部を埋設した構成でも良い。素子部を複数基体１中に設けることによって多連の電子部品を作製することができ、一つの電子部品の実装で多数の機能もしくは特性を得ることができる。
【００３１】
４１は基体２１の両端面４ａ，４ｂにそれぞれ設けられ、導電部材３１と電気的に接触した外部電極で、外部電極４１は端面４ａ、４ｂと上下面４ｃ、４ｄの一部に設けられた構成となっており、この構成によって回路基板等との接触面積を大きくすることができ、ランドなどとの接合性を向上させることができる。
【００３２】
外部電極４１は本実施の形態の場合、導電部材３１の端部と直接或いは電気的に接合される下地電極４１ａと、その下地電極４１ａ上に設けられた耐食膜４１ｂ、耐食膜４１ｂ上に設けられた第１の接合膜４１ｃ、第１の接合膜４１ｃ上に設けられた第２の接合膜４１ｄで構成される。
【００３３】
下地電極４１ａは、金，金合金，銀，銀合金，銅，銅合金等の良導体で構成され、形成方法としては、上記良導体を含むペーストを導電部材３１の端部と接触するように基体２１上に塗布し焼き付けで形成することが容易性などの面で有効である。特に銀或いは銀合金の導電ペーストを用いることがコスト面や特性面で有利である。
【００３４】
下地電極４１ａの上には、耐食膜４１ｂが設けられ、この耐食膜４１ｂはＮｉ，Ｎｉ合金，Ｗ，Ｗ合金，Ｔｉ，Ｔｉ合金Ｃｒ，Ｃｒ合金等の材料が用いられ、メッキ法，スパッタリング法，蒸着法などの手法（以下薄膜形成技術と略す）で形成される。特に特性面等を考慮するとＮｉ，Ｎｉ合金等で構成することが好ましい。この耐食膜４１ｂを設けることで、上部に第１及び第２の接合膜４１ｃ，４１ｄが実装時のリフローなどで下地電極４１ａに吸収されたりすることを防止できる。なお、下地電極４１ａがあまり第１及び第２の接合膜４１ｃ，４１ｄを吸収しないような材料等で構成される等の場合にはこの耐食膜４１ｂは省略可能である。
【００３５】
第１の接合膜４１ｃは耐食膜４１ｂあるいは耐食膜４１ｂが省略された場合には下地電極４１ａの上に直に設けられ、Ｓｎ又はＳｎを主成分とする材料（Ｓｎが９７重量％以上であり、残りは不純物）で構成され、合金とした場合には、ＳｎにＡｇ，Ｃｕ，Ｉｎ等を所定量添加する。しかも第１の接合膜４１ｃには熱処理が加えられ結晶粒が存在しない溶融領域が設けられている。第１の接合膜４１ｃはまず、耐食膜４１ｂの上に薄膜形成技術で形成される。この時点では第１の接合膜４１ｃにはほぼ全領域に結晶粒が存在する状態となっている。そして、例えば第１の接合膜４１ｃがＳｎ単体で構成されている場合には、Ｓｎの融点である２３３℃以上の温度で熱処理することで第１の接合膜４１ｃを溶融させ、結晶粒がほとんど存在しない溶融領域が形成される構成となる。
【００３６】
例えば下地電極４１ａ上に耐食膜４１ｂを形成したにもかかわらず、何らかの事情で下地電極４１ａ上に耐食膜４１ｂが形成されていなかったり、あるいは、第１の接合膜４１ｃを耐食膜４１ｂの上に薄膜形成技術で形成したが何らかの事情で第１の接合膜４１ｃが耐食膜４１ｂの上に形成されていなかったりすることで、第１の接合膜４１ｃを薄膜形成技術で形成した直後は、下地電極４１ａや耐食膜４１ｂがむき出しになっている（表面欠陥）が、上述の通り、第１の接合膜４１ｃをその構成材料の融点以上で熱処理することで、第１の接合膜４１ｃ自体が溶融し、むき出しになった下地電極４１ａや耐食膜４１ｂをこの溶融した第１の接合膜４１ｃが覆うようになる（カバーリングできる）ので、実質的に第１の接合膜４１ｃを熱処理した時点で表面はほとんど第１の接合膜４１ｃで覆われることになる。
【００３７】
なお、第１の接合膜４１ｃに熱処理を施し、溶融領域を形成する場合には、その熱処理の時間と熱処理温度によって溶融領域の割合が異なってくる。最も好ましいのは、第１の接合膜４１ｃのほぼ全てが溶融することであるが、第１の接合膜４１ｃの全体積の内、７０％以上が溶融領域で結晶粒が観測される結晶領域が３０％よりも小さくなるように構成することで、ある程度の効果を得ることができる。この溶融領域と結晶粒領域の割合は上述の通り、加熱する温度やその加熱時間を調整し適宜実験などにより求めることができる。なお、本実施の形態では、実質的に第１の接合膜４１ｃの全体積は求めることが困難であるので、第１の接合膜４１ｃの断面を３カ所取り、しかもその断面のうち端面４ａ，４ｂ上における断面において、溶融領域がどの程度存在するか或いは結晶粒領域がどれだけかを面積の比率で求め、それを３カ所に亘ってそれぞれ求め、それらの平均で代用した。
【００３８】
なお、第１の接合膜４１ｃを溶融させて冷却した際には、端面４ａ，４ｂにおいて、中央部が盛り上がった状態となるが、この盛り上がった部分の最大厚さは５μｍから３０μｍとすることが実装性等の面から良い。
【００３９】
また、第１の接合膜４１ｃでほぼ全面において下層の耐食膜４１ｂや下地電極４１ａがむき出しにならないようになっているので、その上に第２の接合膜４１ｄを薄膜形成技術で形成することで、外部電極４１の表面はほとんど結晶粒によって凹凸が形成された状態となり、回路基板に実装しリフローなどを施すと溶融したクリーム半田が外部電極４１に馴染み易くなり、接合性を飛躍的に向上させることができる。
【００４０】
なお、第２の接合膜４１ｄは上述の第１の接合膜４１ｃと同様の材質などで構成され、しかも膜厚は、３μｍ〜１５μｍで構成される。
【００４１】
仮に第１の接合膜４１ｃを設けたときに未だ耐食膜４１ｂなどが表面に露出していたとしても、その露出面積は非常に狭いので、第２の接合膜４１ｄを設けることで、更に確実に外部電極４１の表面に下地電極４１ａや耐食膜４１ｂが露出することはなくなる。
【００４２】
第１の接合膜４１ｃと第２の接合膜４１ｄは全く同一の材質で構成することによって、材質の違いによる特性など違いによって、接合性が悪くなるなどの不具合が解消でき、しかも第１の接合膜４１ｃと第２の接合膜４１ｄを形成する場合に異なるメッキ浴などを用いる必要はないので生産性が非常に良くなる。また、部品の仕様などによって、不純物の添加量等が異なる第１の接合膜４１ｃと第２の接合膜４１ｄを用いて積層しても良い。
【００４３】
基本的には、第１の接合膜４１ｃと第２の接合膜４１ｄは双方ともＳｎ単体で構成することが好ましい。
【００４４】
なお、変形例としては、例えば、下地電極４１ａを２層で構成したり、各膜の間に多の膜を設けたりしても良い。すなわち、第１の接合膜４１ｃと第２の接合膜４１ｄの間に他の接合膜や他の膜を設けても良い。
【００４５】
特に、この様に外部電極４１の最外層として少なくとも第１の接合膜４１ｃ及び第２の接合膜４１ｄというような２層構造とすることで、対向する側面にそれぞれ複数の外部電極４１を形成する場合に有効である。すなわち、外部電極４１がたくさん存在することによって、一つのチップ型電子部品を実装した場合に、接合ポイントが増加し、その結果各接合ポイントにおける確実な接合が要求される。従って上述のとおり、外部電極４１の構成とすることで、確実な外部電極４１とランドとの接合を実現でき、例えば４つ以上の外部電極４１を有するチップ部品において、確実な実装を行うことができ、実装不良を低減させることができる。
【００４６】
ここで、本実施の形態の電子部品と、耐食膜４１ｂの上に溶融領域を設けていない接合膜を１層のみ設けた構成の電子部品（比較例）をそれぞれ１００個づつ作製し、プリント基板上のランド部との密着強度を測定した。なお、接合膜の材料としてはＳｎを用い、本実施の電子部品と従来の電子部品の接合膜のトータル厚みは同じとなるようにした。
【００４７】
本実施の形態の電子部品の様に、第１の接合膜４１ｃと第２の接合膜４１ｄを備えた場合には、最大が３．８０ｋｇ、最小が２．７５ｋｇ、平均が３．３０ｋｇであり、標準偏差が０．２２であったのに対して、従来の構成では、最大が２．７５ｋｇ、最小が１．７２ｋｇ、平均が２．１７ｋｇ、標準偏差が０．３４であった。
【００４８】
この結果より、本実施の形態の電子部品が従来の技術のものに較べ、電極密着強度が約５０％向上していることから、優れた実装性を有する電子部品を得ることができた。
【００４９】
以上の様に構成された、電子部品について、以下その製造方法について説明する。
【００５０】
まず、第1の工程としてブチラール等の樹脂とフタール酸系の可塑剤等と酢酸ブチル等の溶剤とを溶解させたビークルとＮｉ、Ｚｎ、Ｃｕ系等のフェライト粉末とを混練してなる磁性体スラリーをＰＥＴ等の支持体の上面にドクターブレード法等のシート成形方法により塗布し、その後連続して乾燥を行い図４のセラミックシート７ａを得る。
【００５１】
次に第４の工程として、セラミックシート７ａに銀または銀パラジウム等の導電材料をメッキ転写法等の方法により所定のパターンを形成し、導電部材７７が形成されたセラミックシート７ｂ得る。
【００５２】
次に第３の工程として、セラミックシート７ａにパンチング等により直径約０．１ｍｍの貫通孔を形成する。この貫通孔に銀または銀パラジウム等の導電材料をスクリーン印刷等で充填し、その後乾燥し図４の導体スルーホール７０が形成されたセラミックシート７ｃを得る。
【００５３】
次に第４の工程として、約１３０℃で発泡する粘着シート上に導体が形成されていないセラミックシート７ａをＰＥＴ等の支持体を剥離し積層する。その上にＰＥＴ等の支持体を剥離したセラミックシート同士が接するようにセラミックシート７ａを置き約６０℃から１２０℃で熱圧着して積層した。この積層を数回繰り返した後、導体パターンを形成したセラミックシート７ｂを同様の方法にて積層する。
【００５４】
次にセラミックシート７ｃを積層し、その後、セラミックシート7ｃの導体スルホールと電気的に導通する導電部材７７が形成されたセラミックシート７ｄを同様の方法にて積層する。
【００５５】
このとき下部のセラミックシート７ｂの導体パターンと導体スル−ホール及びセラミックシート７ｄの導体パターンは電気的に導通されている。
【００５６】
次にそれらが積層された上にセラミックシート７ａを同様の方法で圧着積層させ、積層体を得る。
【００５７】
以上、図４での製造方法は、わかりやすく説明するために１個の素子を解体した場合であり、実際の製造では、素子を複数個取りできるように導電部材７７、導体スルホール７０がそれぞれ複数個取りできるようにして設計製造している。
【００５８】
次に第５の工程として、複数個取りされるこの積層体を所定のサイズの個片に切断し、発泡シートを約１３０℃で約５分間加熱発泡させた後、個片にばらし、これらをセラミック等のさやに所定量入れ、約９００℃で３時間焼成した。
【００５９】
次に第６の工程として、焼結体の対向する端面に図４の導電部材７７と電気的に導通するように銀等の導電ペーストを塗布・乾燥し約８５０℃で焼成して外部電極４１を形成する。
【００６０】
次に第７の工程として、必要に応じて外部電極を覆うようにニッケル−スズメッキ、を施して外部電極を多層構造にした。
【００６１】
次に第８の工程として、リフロー炉で約２６０℃にて外部電極の多層構造部分を溶融した。
【００６２】
次に第９の工程として、溶融した電極に再度スズメッキを施して電子部品２０を作製した。
【００６３】
また、図５に示すように導電部材３１を内部に埋設し、基体２１の両端に一対の電極のみを設ける電子部品でも上述と同様の外部電極４１の構造を採用することもできるし、図６に示すように、基体２１内部に多段にヘリカル状の導電部材３１を埋設したいわゆる積層インダクタでも同様に外部電極４１の構成を採用できるし、図示していないが積層コンデンサの電極にも外部電極４１の構成を採用することもできる。
【００６４】
また、以上の実施の形態は、素子部を基体２１内に埋設した電子部品の例を示したが、図７に示すように、基体２１の表面に導電膜や抵抗膜などを設け、それにヘリカル状や環状の溝１０１を形成し、インダクタンス成分，抵抗成分，或いはキャパシタ成分などを形成した電子部品でも外部電極４１の構成を採用しても良い。なお、この場合、下地電極４１ａに相当する部分が基体２１上に設けられた抵抗膜や導電膜１０１である。また、表面に素子部を形成した場合には、エポキシ樹脂などで構成された絶縁性保護膜１００を設けることが好ましい。
【００６５】
その他、基体２１の表面に素子部を形成する電子部品としては、導電膜にヘリカル状の溝を設けたチップアンテナや溝で狭幅部を形成したチップヒューズなどにも上記端子構造は適応可能である。
【００６６】
【発明の効果】
本発明は、基体と、基体の表面か或いは基体の内部の少なくとも一方に設けられた素子部と、基体に設けられ素子部と電気的に接合された端子部とを備え、端子部は実質的に鉛を非含有とした電子部品であって、端子部には、少なくとも下地電極と、下地電極の上に直接或いは耐食膜を介して設けられた接合膜とを有し、接合膜は、第１の部分と第１の部分の上に設けられた第２の部分とを備え、第１及び第２の部分はともにＳｎ或いはＳｎを主成分とした材料で構成し、第１の部分には結晶粒が観測できない溶融領域を有し、第２の部分には結晶粒領域を設けた電子部品とし、また、素体に端子部を形成する端子部を有する電子部品の製造方法であって、素体上に下地電極を形成し、下地電極の上に直接或いは耐食膜を介して実質的に鉛を非含有の第１の材料で第１の部分を薄膜形成技術で形成した後に、第１の材料の融点以上の温度で熱処理して第１の部分を溶融させ、第１の部分を溶融させた後に第１の部分上に実質的に鉛を非含有の第２の材料で第２の部分を形成した製造方法とすることで、メッキ層の厚みバラツキから生じる外部電極の表面欠陥が少なくなり、素子の外部電極とプリント基板との実装性を向上させることができ、導電性接着剤（例えば、クリーム半田）の溶融時の半田濡れ性を高めることができ、プリント基板への実装性や固着強度を高めることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における電子部品の斜視図
【図２】本発明の実施の形態における電子部品の断面図
【図３】本発明の表面実施の形態における電子部品の透視斜視図
【図４】本発明の実施の形態における製造方法を示す積層体の分解斜視図
【図５】本発明の実施の形態における電子部品の斜視図
【図６】本発明の実施の形態における電子部品の断面図
【図７】本発明の実施の形態における電子部品の断面図
【図８】従来の電子部品を示す部分拡大断面図
【符号の説明】
２１基体
３１，７７導電部材
４１外部電極
４１ａ下地電極
４１ｂ耐食膜
４１ｃ第１の接合膜
４１ｄ第２の接合膜
７０導体スルホール
７ａセラミックシート
７ｂ導体パターンを形成したセラミックシート
７ｃ導体スルホールを形成したセラミックシート

Claims

基体と、前記基体の表面か或いは基体の内部の少なくとも一方に設けられた素子部と、前記基体に設けられ前記素子部と電気的に接合された端子部とを備え、前記端子部は実質的に鉛を非含有とした電子部品であって、端子部には、少なくとも下地電極と、前記下地電極の上に直接或いは耐食膜を介して設けられた接合膜とを有し、前記接合膜は、第１の部分と前記第１の部分の上に設けられた第２の部分とを備え、前記第１及び第２の部分はともにＳｎ或いはＳｎを主成分とした材料で構成し、前記第１の部分には結晶粒が観測できない溶融領域を有し、前記第２の部分には結晶粒領域を設けたことを特徴とする電子部品。
第１の部分及び第２の部分はともに同一材料で構成したことを特徴とする請求項１記載の電子部品。
第１の部分に、前記第１の部分を構成する材料の融点以上の熱処理を加えることで溶融領域を設けたことを特徴とする請求項１記載の電子部品。
第１の部分はほぼ全て溶融領域で構成したことを特徴とする請求項１記載の電子部品。
第２の部分はほぼ全て結晶粒領域で構成したことを特徴とする請求項１記載の電子部品。
下地電極は、金，金合金，銀，銀合金，銅，銅合金を塗布して焼き付けによって形成したことを特徴とする請求項１記載の電子部品。
耐食膜は、Ｎｉ，Ｎｉ合金，Ｗ，Ｗ合金，Ｔｉ，Ｔｉ合金Ｃｒ，Ｃｒ合金の少なくとも一つの材料で構成したことを特徴とする請求項１記載の電子部品。
絶縁性を有し磁性を有した基体中に導電材料によってコイル部もしくはインダクタンス部の素子部を設けたことを特徴とする請求項１記載の電子部品。
基体中に互いに非接触の素子部を形成し、基体上に複数の端子部を互いに非接触に設けたことを特徴とする請求項１記載の電子部品。
素体に端子部を形成する端子部を有する電子部品の製造方法であって、素体上に下地電極を形成し、前記下地電極の上に直接或いは耐食膜を介して実質的に鉛を非含有の第１の材料で第１の部分を薄膜形成技術で形成した後に、前記第１の材料の融点以上の温度で熱処理して前記第１の部分を溶融させ、前記第１の部分を溶融させた後に前記第１の部分上に実質的に鉛を非含有の第２の材料で第２の部分を形成したことを特徴とする電子部品の製造方法。
第１の材料と第２の材料を同一の材料で形成したことを特徴とする請求項１０記載の電子部品の製造方法。
フェライト粉末と樹脂バインダーからなるフェライトシートを設ける第１の工程と、前記シートにメッキ転写により導電部材による導体パターンを設ける第２の工程と、前記シートに前記導体パターンを複数枚電気的に接続させる導体スルホールを設ける第３の工程と、フェライトシートと導体パターンを設けたシートおよび導体スルホールを形成したシートを圧着積層させる第４の工程と、圧着積層した積層体を所定の寸法に切断し、前記切断した積層体を８００℃〜１２００℃にて焼成する第５の工程と、導体パターンと導通する外部電極を設ける第６の工程と、前記外部電極を多層構造にする第７の工程と、前記外部電極の多層構造部分を溶融する第８の工程と、前記溶融した外部電極上に導体層を形成する第９の工程を備えた電子部品の製造方法。