KR101522490B1 - 전자 부품 및 그 제조 방법 - Google Patents

전자 부품 및 그 제조 방법 Download PDF

Info

Publication number
KR101522490B1
KR101522490B1 KR1020137031620A KR20137031620A KR101522490B1 KR 101522490 B1 KR101522490 B1 KR 101522490B1 KR 1020137031620 A KR1020137031620 A KR 1020137031620A KR 20137031620 A KR20137031620 A KR 20137031620A KR 101522490 B1 KR101522490 B1 KR 101522490B1
Authority
KR
South Korea
Prior art keywords
conductor
conductors
electronic component
coil
axis direction
Prior art date
Application number
KR1020137031620A
Other languages
English (en)
Other versions
KR20140003649A (ko
Inventor
미쯔루 오다하라
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20140003649A publication Critical patent/KR20140003649A/ko
Application granted granted Critical
Publication of KR101522490B1 publication Critical patent/KR101522490B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2866—Combination of wires and sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

회로 기판의 랜드와 외부 전극을 접속하는 땜납 내에 공기가 잔류하는 것을 억제할 수 있다. 적층체(12)는 직사각 형상의 복수의 절연체층(16)이 적층되어 구성되며, 상기 복수의 절연체층(16)의 변이 연속해 있음으로써 구성되어 있는 실장면(S1)을 갖고 있다. 더미 인출 도체(20) 및 인출 도체(22)는 실장면(S1)에서 절연체층(16) 사이로부터 노출되어 있다. 외부 전극(14a)은 실장면(S1)에서 더미 인출 도체(20) 및 인출 도체(22)를 덮고 있다. 실장면(S1)에서 외부 전극(14a)이 설치되어 있는 형성 영역(A1)은 실장면(S1)을 구성하고 있는 절연체층(16)의 변이 연장되어 있는 연장 방향에서 평면에서 보았을 때, 형성 영역(A1)의 중앙이 형성 영역(A1)의 양단보다 돌출되도록 만곡되어 있다.

Description

전자 부품 및 그 제조 방법{ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING SAME}
본 발명은 전자 부품 및 그 제조 방법에 관한 것으로, 보다 특정적으로는, 절연체층이 적층되어 구성되어 있는 적층체를 구비한 전자 부품 및 그 제조 방법에 관한 것이다.
종래의 전자 부품으로서는, 예를 들어 특허문헌 1에 기재된 적층 코일 부품이 알려져 있다. 도 15는, 특허문헌 1에 기재된 적층 코일 부품(100)의 투시도이다.
적층 코일 부품(100)은 세라믹 적층체(110), 코일 도체(120) 및 외부 전극(130)을 구비하고 있다. 세라믹 적층체(110)는 복수의 세라믹층이 적층되어 구성되어 있다. 코일 도체(120)는 내부 도체층(121)과 비아 홀(122)이 접속됨으로써 구성되어 있으며, 세라믹 적층체(110)의 적층 방향과 평행한 코일 축을 갖는 나선 형상의 코일이다. 2개의 외부 전극(130)은 각각, 적층 방향과 직교하는 방향에 위치하는 실장면(實裝面)에 설치되어 있으며, 코일 도체(120)의 양단에 접속되어 있다. 이상과 같은 적층 코일 부품(100)은 회로 기판의 랜드와 외부 전극(130)이 땜납에 의해 접합됨으로써, 회로 기판에 실장된다.
그러나, 특허문헌 1에 기재된 적층 코일 부품(100)에서는, 땜납에 공기가 잔류할 우려가 있다. 보다 상세하게는, 외부 전극(130)은 실장면에만 설치되어 있으며, 평면 형상을 이루고 있다. 적층 코일 부품(100)의 회로 기판에의 실장 시에, 땜납 내에 공기가 혼입되면, 외부 전극(130)과 랜드 사이에 공기가 끼워져버려, 공기가 땜납 밖으로 나올 수 없게 된다. 이와 같이, 땜납 내에 공기가 잔류하면, 랜드와 외부 전극(130) 사이에서 접속 불량이 발생할 우려가 있다.
일본 특허 공개 평2005-322743호 공보
따라서, 본 발명의 목적은, 회로 기판의 랜드와 외부 전극을 접속하는 땜납 내에 공기가 잔류하는 것을 억제할 수 있는 전자 부품 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 형태에 따른 전자 부품은, 직사각 형상의 복수의 절연체층이 적층되어 구성되고, 상기 복수의 절연체층의 변이 연속해 있음으로써 구성되어 있는 실장면을 갖는 적층체와, 상기 실장면에서 상기 절연체층 사이에서 노출되어 있는 복수의 제1 인출 도체와, 상기 실장면에서 상기 복수의 제1 인출 도체를 덮고 있는 제1 외부 전극을 구비하고 있으며, 상기 실장면에서 상기 제1 외부 전극이 설치되어 있는 제1 형성 영역은, 상기 실장면을 구성하고 있는 상기 절연체층의 변이 연장되어 있는 연장 방향에서 평면에서 보았을 때, 상기 제1 형성 영역의 중앙이 상기 제1 형성 영역의 양단보다 돌출되도록 만곡되어 있는 것을 특징으로 한다.
본 발명의 일 실시 형태에 따른 전자 부품의 제조 방법은, 상기 제1 인출 도체 및 상기 소자 도체가 설치되어 있는 미소성(未燒成)의 상기 적층체를 얻는 제1 공정과, 상기 적층체를 소성(燒成)하는 제2 공정을 구비하고 있는 것을 특징으로 한다.
본 발명에 의하면, 회로 기판의 랜드와 외부 전극을 접속하는 땜납 내에 공기가 잔류하는 것을 억제할 수 있다.
도 1은 실시 형태에 따른 전자 부품의 평면도이다.
도 2는 도 1의 전자 부품의 적층체의 분해도이다.
도 3의 (a)는 도 1의 전자 부품의 적층체의 외관 사시도이고, 도 3의 (b)는 도 1의 전자 부품의 외관 사시도이다.
도 4는 도 3의 (a)의 X-X에 있어서의 단면 구조도이다.
도 5는 전자 부품이 회로 기판에 실장된 모습을 나타낸 도면이다.
도 6은 전자 부품이 노즐에 의해 흡착되는 모습을 나타낸 도면이다.
도 7은 제1 변형예에 따른 전자 부품의 단면 구조도이다.
도 8은 제2 변형예에 따른 전자 부품의 단면 구조도이다.
도 9는 제3 변형예에 따른 전자 부품의 단면 구조도이다.
도 10의 (a)는 제4 변형예에 따른 전자 부품의 적층체의 외관 사시도이고, 도 10의 (b)는 제4 변형예에 따른 전자 부품의 외관 사시도이다.
도 11은 제5 변형예에 따른 전자 부품의 평면도이다.
도 12는 제5 변형예에 따른 전자 부품의 적층체의 분해도이다.
도 13의 (a)는 제5 변형예에 따른 전자 부품의 적층체의 외관 사시도이고, 도 13의 (b)는 제5 변형예에 따른 전자 부품의 외관 사시도이다.
도 14는 도 13의 (a)의 X-X에 있어서의 단면 구조도이다.
도 15는 특허문헌 1에 기재된 적층 코일 부품의 투시도이다.
이하에, 본 발명의 실시 형태에 따른 전자 부품 및 그 제조 방법에 대하여 설명한다.
(전자 부품의 구성)
이하에, 본 발명의 실시 형태에 따른 전자 부품에 대하여 도면을 참조하면서 설명한다. 도 1은, 실시 형태에 따른 전자 부품(10)의 평면도이다. 도 2는, 도 1의 전자 부품(10)의 적층체(12)의 분해도이다. 도 3의 (a)는 도 1의 전자 부품(10)의 적층체(12)의 외관 사시도이다. 도 3의 (b)는 도 1의 전자 부품(10)의 외관 사시도이다. 도 4는, 도 3의 (a)의 X-X에 있어서의 단면 구조도이다. 도 4에서는, 외부 전극(14a, 14b)은 생략하고 있다. 이하, 전자 부품(10)의 적층 방향을 y축 방향이라 정의하고, y축 방향에서 평면에서 보았을 때, 전자 부품(10)의 짧은 변에 따른 방향을 z축 방향이라 정의하고, 전자 부품(10)의 긴 변에 따른 방향을 x축 방향이라 정의한다. x축, y축 및 z축은 서로 직교하고 있다.
전자 부품(10)은 도 1 및 도 2에 도시한 바와 같이, 적층체(12), 외부 전극(14a, 14b), 더미 인출 도체(20a 내지 20g, 24a 내지 24g), 인출 도체(22, 26), 코일(L) 및 비아 홀 도체(v11 내지 v24)를 구비하고 있다.
적층체(12)는 직육면체 형상을 이루고 있으며, 코일(L)을 내장하고 있다. 적층체(12)는 저면(S1), 상면(S2), 측면(S3, S4) 및 단부면(S5, S6)을 갖고 있다. 저면(S1)은, 적층체(12)의 z축 방향의 부방향측 면이며, 전자 부품(10)이 회로 기판에 실장될 때, 상기 회로 기판과 대향하는 실장면이다. 상면(S2)은, 적층체(12)의 z축 방향의 정방향측 면이다. 측면(S3)은, 적층체(12)의 y축 방향의 부방향측 면이다. 측면(S4)은, 적층체(12)의 y축 방향의 정방향측 면이다. 단부면(S5)은, 적층체(12)의 x축 방향의 부방향측 면이다. 단부면(S6)은, 적층체(12)의 x축 방향의 정방향측 면이다.
적층체(12)는 도 2에 도시한 바와 같이, 절연체층(16a 내지 16j)이 y축 방향의 부방향측으로부터 정방향측으로 이 순서로 배열하도록 적층됨으로써 구성되어 있다. 절연체층(16a 내지 16j)은 각각, 직사각 형상을 이루고 있으며, 예를 들어 Ni-Cu-Zn계 페라이트로 이루어지는 자성체 재료에 의해 제작되어 있다. 이하에서는, 절연체층(16a 내지 16j)의 y축 방향의 부방향측 면을 '표면'이라 칭하고, 절연체층(16a 내지 16j)의 y축 방향의 정방향측 면을 '이면'이라 칭한다.
저면(S1)은, 절연체층(16a 내지 16j)의 z축 방향의 부방향측의 긴 변이 연속해 있음으로써 구성되어 있다. 상면(S2)은, 절연체층(16a 내지 16j)의 z축 방향의 정방향측의 긴 변이 연속해 있음으로써 구성되어 있다. 측면(S3)은, 절연체층(16a)의 표면에 의해 구성되어 있다. 측면(S4)은, 절연체층(16j)의 이면에 의해 구성되어 있다. 단부면(S5)은, 절연체층(16a 내지 16j)의 x축 방향의 부방향측의 짧은 변이 연속해 있음으로써 구성되어 있다. 단부면(S6)은, 절연체층(16a 내지 16j)의 x축 방향의 정방향측의 짧은 변이 연속해 있음으로써 구성되어 있다.
코일(L)은, 도 2에 도시한 바와 같이, 코일 도체(18a 내지 18d) 및 비아 홀 도체(v1 내지 v3)를 포함하고 있다. 코일(L)은, 코일 도체(18a 내지 18d)가 비아 홀 도체(v1 내지 v3)에 의해 접속됨으로써 구성되어 있는 헬리컬 코일이다. 코일(L)은, y축 방향으로 연장되는 코일 축을 가지며, y축 방향의 부방향측에서 평면에서 보았을 때, 시계 방향으로 선회하면서 y축 방향의 부방향측을 향해 진행하는 나선 형상을 이루고 있다. 또한, 코일(L)은, 단부(t1, t2)를 갖고 있다. 코일(L)의 단부(t1)는, 코일(L)의 단부(t2)보다 y축 방향의 정방향측에 위치하고 있다.
코일 도체(18a 내지 18d)는 각각, 도 2에 도시한 바와 같이, 절연체층(16d 내지 16g) 위에 설치되어 있다. 코일 도체(18a 내지 18d)는 각각, Ag으로 이루어지는 도전성 재료에 의해 구성되며, 선상 도체가 절곡됨으로써 타원 형상의 일부를 구성하고 있다. 그리고, 코일 도체(18a 내지 18d)는 y축 방향에서 평면에서 보았을 때, 서로 중첩되어 타원 형상을 이루고 있다. 이하에서는, 코일 도체(18a 내지 18d)의 시계 방향의 상류측 단부를 단순히 '상류단'이라 칭하고, 코일 도체(18a 내지 18d)의 시계 방향의 하류측 단부를 단순히 '하류단'이라 칭한다. 코일(L)의 단부(t1)는, 코일 도체(18d)의 상류단이며, 코일(L)의 단부(t2)는, 코일 도체(18a)의 하류단이다.
비아 홀 도체(v1 내지 v3)는, 코일 도체(18a 내지 18d)를 접속하고 있다. 보다 상세하게는, 비아 홀 도체(v1)는, 코일 도체(18a)의 상류단과 코일 도체(18b)의 하류단을 접속하고 있다. 비아 홀 도체(v2)는, 코일 도체(18b)의 상류단과 코일 도체(18c)의 하류단을 접속하고 있다. 비아 홀 도체(v3)는, 코일 도체(18c)의 상류단과 코일 도체(18d)의 하류단을 접속하고 있다.
인출 도체(22)는 절연체층(16g)의 표면에 설치되어 있으며, 저면(S1)에 있어서 절연체층(16f, 16g) 사이로부터 노출되어 있다. 보다 상세하게는, 인출 도체(22)는 x축 방향으로 연장하는 직사각 형상을 이루고 있으며, 절연체층(16g)의 z축 방향의 부방향측의 긴 변을 따라서 설치되어 있다. 인출 도체(22)는 절연체층(16g)의 z축 방향의 긴 변의 x축 방향의 정방향측 단부 근방에 설치되어 있으며, 절연체층(16g)의 x축 방향의 정방향측의 짧은 변에는 접하고 있지 않다. 이에 의해, 인출 도체(22)는 저면(S1)에 있어서 x축 방향으로 연장하는 선 형상으로 노출되어 있다. 또한, 인출 도체(22)는 코일 도체(18d)의 상류단에 접속되어 있다.
더미 인출 도체(20a 내지 20g)는 각각, 절연체층(16b 내지 16f, 16h, 16i)의 표면에 설치되어 있으며, 저면(S1)에 있어서 절연체층(16a 내지 16g)의 사이로부터 노출되어 있다. 더미 인출 도체(20a 내지 20g)는 인출 도체(22)와 동일한 형상을 이루고 있으며, y축 방향에서 평면에서 보았을 때, 일치한 상태로 중첩되어 있다. 이에 의해, 인출 도체(22) 및 더미 인출 도체(20a 내지 20g)는 도 3의 (a)에 도시한 바와 같이, 직사각 형상의 형성 영역(A1) 내에서 저면(S1)으로부터 노출되어 있다.
인출 도체(22) 및 더미 인출 도체(20a 내지 20g)의 두께는, 도 4에 도시한 바와 같이, 코일 도체(18a 내지 18d)의 두께보다 크다.
또한, 더미 인출 도체(20a, 20b) 및 더미 인출 도체(20f, 20g)는, y축 방향에서 코일(L)의 단부(t1, t2)보다 외측(즉, y축 방향의 정방향측 및 부방향측)에 설치되어 있다.
인출 도체(26)는 절연체층(16d)의 표면에 설치되어 있으며, 저면(S1)에서 절연체층(16c, 16d) 사이로부터 노출되어 있다. 보다 상세하게는, 인출 도체(26)는 x축 방향으로 연장하는 직사각 형상을 이루고 있으며, 절연체층(16d)의 z축 방향의 부방향측의 긴 변을 따라서 설치되어 있다. 인출 도체(26)는 절연체층(16d)의 z축 방향의 긴 변의 x축 방향의 부방향측 단부 근방에 설치되어 있으며, 절연체층(16d)의 x축 방향의 부방향측의 짧은 변에는 접하고 있지 않다. 이에 의해, 인출 도체(26)는 저면(S1)에서 x축 방향으로 연장하는 선 형상으로 노출되어 있다. 또한, 인출 도체(26)는 코일 도체(18a)의 하류단에 접속되어 있다.
더미 인출 도체(24a 내지 24g)는 각각, 절연체층(16b, 16c, 16e 내지 16i)의 표면에 설치되어 있으며, 저면(S1)에 있어서 절연체층(16a 내지 16g)의 사이로부터 노출되어 있다. 더미 인출 도체(24a 내지 24g)는 인출 도체(26)와 동일한 형상을 이루고 있으며, y축 방향에서 평면에서 보았을 때, 일치한 상태로 중첩되어 있다. 이에 의해, 인출 도체(26) 및 더미 인출 도체(24a 내지 24g)는 도 3의 (a)에 도시한 바와 같이, 직사각 형상의 형성 영역(A2) 내에서 저면(S1)으로부터 노출되어 있다.
인출 도체(26) 및 더미 인출 도체(24a 내지 24g)의 두께는, 코일 도체(18a 내지 18d)의 두께보다 크다.
또한, 더미 인출 도체(24a, 24b) 및 더미 인출 도체(24f, 24g)는, y축 방향에 있어서 코일(L)의 단부(t1, t2)보다 외측(즉, y축 방향의 정방향측 및 부방향측)에 설치되어 있다.
비아 홀 도체(v11 내지 v17)는 각각, 절연체층(16b 내지 16h)을 y축 방향으로 관통하고 있으며, y축 방향에서 평면에서 보았을 때 서로 중첩되어 있다. 비아 홀 도체(v11)는, 더미 인출 도체(20a)와 더미 인출 도체(20b)를 접속하고 있다. 비아 홀 도체(v12)는, 더미 인출 도체(20b)와 더미 인출 도체(20c)를 접속하고 있다. 비아 홀 도체(v13)는, 더미 인출 도체(20c)와 더미 인출 도체(20d)를 접속하고 있다. 비아 홀 도체(v14)는, 더미 인출 도체(20d)와 더미 인출 도체(20e)를 접속하고 있다. 비아 홀 도체(v15)는, 더미 인출 도체(20e)와 인출 도체(22)를 접속하고 있다. 비아 홀 도체(v16)는, 인출 도체(22)와 더미 인출 도체(20f)를 접속하고 있다. 비아 홀 도체(v17)는, 더미 인출 도체(20f)와 더미 인출 도체(20g)를 접속하고 있다. 이에 의해, 인출 도체(22)와 더미 인출 도체(20a 내지 20g)가 접속되어 있다.
비아 홀 도체(v18 내지 v24)는 각각, 절연체층(16b 내지 16h)을 y축 방향으로 관통하고 있으며, y축 방향에서 평면에서 보았을 때 서로 중첩되어 있다. 비아 홀 도체(v18)는, 더미 인출 도체(24a)와 더미 인출 도체(24b)를 접속하고 있다. 비아 홀 도체(v19)는, 더미 인출 도체(24b)와 인출 도체(26)를 접속하고 있다. 비아 홀 도체(v20)는, 인출 도체(26)와 더미 인출 도체(24c)를 접속하고 있다. 비아 홀 도체(v21)는, 더미 인출 도체(24c)와 더미 인출 도체(24d)를 접속하고 있다. 비아 홀 도체(v22)는, 더미 인출 도체(24d)와 더미 인출 도체(24e)를 접속하고 있다. 비아 홀 도체(v23)는, 더미 인출 도체(24e)와 더미 인출 도체(24f)를 접속하고 있다. 비아 홀 도체(v24)는, 더미 인출 도체(24f)와 더미 인출 도체(24g)를 접속하고 있다. 이에 의해, 인출 도체(26)와 더미 인출 도체(24a 내지 24g)가 접속되어 있다.
외부 전극(14a)은 도 3의 (b)에 도시한 바와 같이, 저면(S1)에 있어서 더미 인출 도체(20a 내지 20g) 및 인출 도체(22)를 덮도록, 적층체(12)의 저면(S1)의 형성 영역(A1)에 직접 도금에 의해 형성되어 있다. 외부 전극(14b)은 도 3의 (b)에 도시한 바와 같이, 저면(S1)에 있어서 더미 인출 도체(24a 내지 24g) 및 인출 도체(26)를 덮도록, 적층체(12)의 저면(S1)의 영역(A2)에 직접 도금에 의해 형성되어 있다. 외부 전극(14a, 14b)은 각각, 형성 영역(A1, A2)과 동일한 직사각 형상을 이루고 있으며, 저면(S1)에 인접하는 측면(S3, S4) 및 단부면(S5, S6)에는 설치되어 있지 않다. 또한, 외부 전극(14a)은 외부 전극(14b)보다 x축 방향의 정방향측에 위치하고 있다. 외부 전극(14a, 14b)의 재료로서는, 예를 들어 Cu, Ni, Sn 등을 들 수 있다.
이상과 같이 구성된 전자 부품(10)에서는, 인출 도체(22), 더미 인출 도체(20a 내지 20g) 및 코일 도체(18a 내지 18d)를 포함하는 x축 방향에 수직인 도 4에 도시한 단면에 있어서 이하에 설명하는 구성을 갖는다. 우선, 인출 도체(22) 및 더미 인출 도체(20a 내지 20g)를 포함하는 영역을 단면 영역(E1)이라 한다. 코일 도체(18a 내지 18d)를 포함하면서, 단면 영역(E1)을 제외한 잔여 영역을 단면 영역(E2)이라 한다. 단면 영역(E1)은, 코일 도체(18a 내지 18d)와 더미 인출 도체(20a 내지 20g) 및 인출 도체(22) 사이를 통과하는 y축에 평행한 선(L1)과 저면(S1)에 끼워져 있는 영역이다. 단면 영역(E2)은, 코일 도체(18a 내지 18d)와 더미 인출 도체(20a 내지 20g) 및 인출 도체(22) 사이를 통과하는 y축에 평행한 선(L1)과 상면(S2)에 끼워져 있는 영역이다.
도 4에 도시한 바와 같이, 단면 영역(E1)에 차지하는 인출 도체(22) 및 더미 인출 도체(20a 내지 20g)의 면적비는, 단면 영역(E2)에 차지하는 코일 도체(18a 내지 18d)의 면적비보다 크다.
또한, 도시를 생략하였지만, 인출 도체(26) 및 더미 인출 도체(24a 내지 24g)를 포함하는 영역을 단면 영역(E1)이라 한다. 코일 도체(18a 내지 18d)를 포함하면서, 단면 영역(E1)을 제외한 잔여 영역을 단면 영역(E2)이라 한다. 단면 영역(E1)은, 더미 인출 도체(24a 내지 24g) 및 인출 도체(26)의 z축 방향의 정방향측 단부를 연결하여 얻어지는 선으로부터 z축 방향의 정방향측을 통과하는 선(L1)과 저면(S1)에 끼워져 있는 영역이다. 단면 영역(E2)은, 더미 인출 도체(24a 내지 24g) 및 인출 도체(26)의 z축 방향의 정방향측 단부를 연결하여 얻어지는 선으로부터 z축 방향의 정방향측을 통과하는 선(L1)과 상면(S2)에 끼워져 있는 영역이다.
단면 영역(E1)에 차지하는 인출 도체(26) 및 더미 인출 도체(24a 내지 24g)의 면적비는, 단면 영역(E2)에 차지하는 코일 도체(18a 내지 18d)의 면적비보다 크다.
또한, 전자 부품(10)에서는, 도 4에 도시한 바와 같이, 형성 영역(A1, A2)은, 저면(S1)을 구성하고 있는 절연체층(16a 내지 16j)의 긴 변이 연장되어 있는 연장 방향(x축 방향)으로부터 평면에서 보았을 때, 형성 영역(A1, A2)의 중앙이 형성 영역(A1, A2)의 양단보다 z축 방향의 부방향측으로 돌출되도록 만곡되어 있다. 본 실시 형태에 따른 전자 부품(10)에서는, 저면(S1)은, x축 방향에서 평면에서 보았을 때, 중앙이 양단보다 z축 방향의 부방향측으로 돌출되도록 만곡되어 있다. 저면(S1)의 만곡량 D란, 도 4에 도시한 바와 같이, 저면(S1)이 가장 돌출되어 있는 부분(통상적으로는, 저면(S1)의 y축 방향의 중앙)과 저면(S1)의 y축 방향의 양단과의 z축 방향의 거리이다.
또한, 외부 전극(14a, 14b)은, 형성 영역(A1, A2)에 설치되어 있다. 따라서, 외부 전극(14a, 14b)도, x축 방향에서 평면에서 보았을 때, 외부 전극(14a, 14b)의 중앙이 외부 전극(14a, 14b)의 양단보다 z축 방향의 부방향측으로 돌출되도록 만곡되어 있다.
(전자 부품의 제조 방법)
이하에, 전자 부품(10)의 제조 방법에 대하여 도면을 참조하면서 설명한다. 또한, 이하에서는, 복수의 전자 부품(10)을 동시에 제작할 때의 전자 부품(10)의 제조 방법에 대하여 설명한다.
우선, 도 2의 절연체층(16a 내지 16j)으로 되어야 할 세라믹 그린 시트를 준비한다. 구체적으로는, 산화제이철(Fe2O3), 산화아연(ZnO), 산화구리(CuO) 및 산화니켈(NiO)을 소정의 비율로 칭량한 각각의 재료를 원재료로서 볼 밀에 투입하고, 습식 조합을 행한다. 얻어진 혼합물을 건조하고 나서 분쇄하고, 얻어진 분말을 800℃에서 1시간 가소(假燒)(pre-sintering)한다. 얻어진 가소 분말을 볼 밀로 습식 분쇄한 후, 건조하고 나서 해쇄(解碎)(cracking)하여, 평균 입경이 2㎛인 페라이트 세라믹 분말을 얻는다.
이 페라이트 세라믹 분말에 대하여 결합제(아세트산 비닐, 수용성 아크릴 등)와 가소제, 습윤재, 분산제를 첨가하여 볼 밀로 혼합을 행하고, 그 후, 감압에 의해 탈포를 행한다. 얻어진 세라믹스 랠리를 닥터 블레이드법에 의해, 캐리어 시트 위에 시트 형상으로 형성하여 건조시키고, 절연체층(16a 내지 16j)으로 되어야 할 세라믹 그린 시트를 제작한다.
다음으로, 도 2에 도시한 바와 같이, 절연체층(16b 내지 16h)으로 되어야 할 세라믹 그린 시트의 각각에, 비아 홀 도체(v1 내지 v24)를 형성한다. 구체적으로는, 절연체층(16b 내지 16h)으로 되어야 할 세라믹 그린 시트에 레이저 빔을 조사하여 비아 홀을 형성한다. 이어서, 이 비아 홀에 대하여 Ag, Pd, Cu, Au이나 이들 합금 등의 도전성 페이스트를 인쇄 도포 등의 방법에 의해 충전한다.
다음으로, 도 2에 도시한 바와 같이, 절연체층(16b 내지 16i)으로 되어야 할 세라믹 그린 시트의 z축 방향의 부방향측의 주면(이하, '표면'이라 칭함) 위에 코일 도체(18a 내지 18d), 더미 인출 도체(20a 내지 20g, 24a 내지 24g) 및 인출 도체(22, 26)를 형성한다. 구체적으로는, 절연체층(16b 내지 16j)으로 되어야 할 세라믹 그린 시트의 표면 위에, Ag, Pd, Cu, Au이나 이들 합금 등을 주성분으로 하는 도전성 페이스트를 스크린 인쇄법이나 포토리소그래피법 등의 방법으로 도포함으로써, 코일 도체(18a 내지 18d), 더미 인출 도체(20a 내지 20g, 24a 내지 24g) 및 인출 도체(22, 26)를 형성한다. 또한, 코일 도체(18a 내지 18d), 더미 인출 도체(20a 내지 20g, 24a 내지 24g) 및 인출 도체(22, 26)를 형성하는 공정과 비아 홀에 대하여 도전성 페이스트를 충전하는 공정은, 동일한 공정에 있어서 행해져도 된다.
다음으로, 도 2에 도시한 바와 같이, 절연체층(16a 내지 16j)으로 되어야 할 세라믹 그린 시트를 이 순서로 배열되도록 적층·압착하여, 미소성의 마더 적층체를 얻는다. 절연체층(16a 내지 16j)으로 되어야 할 세라믹 그린 시트의 적층·압착은, 1매씩 적층하여 가압착하여 마더 적층체를 얻은 후, 미소성의 마더 적층체를 정수압 프레스 등에 의해 가압하여 본 압착을 행한다.
다음으로, 마더 적층체를 커트 날에 의해 소정 치수의 적층체(12)로 커트한다. 이에 의해 미소성의 적층체(12)를 얻는다. 이 미소성의 적층체(12)에는, 탈 바인더 처리 및 소성이 이루어진다. 탈 바인더 처리는, 예를 들어 저산소 분위기 중에 있어서 500℃에서 2시간의 조건으로 행한다. 소성은, 예를 들어 800℃ 내지 900℃에서 2.5시간의 조건으로 행한다.
소성 공정에 있어서, 절연체층(16a 내지 16j), 코일 도체(18a 내지 18d), 더미 인출 도체(20a 내지 20g, 24a 내지 24g) 및 인출 도체(22, 26)에 수축이 발생한다. 단, 세라믹으로 이루어지는 절연체층(16a 내지 16j)의 수축률은, 도체로 이루어지는 코일 도체(18a 내지 18d), 더미 인출 도체(20a 내지 20g, 24a 내지 24g) 및 인출 도체(22, 26)의 수축률보다 크다. 그로 인해, 상대적으로 적은 도체가 포함되는 단면 영역(E2)은, 상대적으로 많은 도체가 포함되는 단면 영역(E1)에 비하여 크게 수축한다. 따라서, 도 4에 도시한 바와 같이, 단면 영역(E2)의 y축 방향의 폭은, 단면 영역(E1)의 y축 방향의 폭보다 작아진다. 이에 의해, 단면 영역(E2)의 y축 방향의 양단이, z축 방향으로 끌어 올려진다. 그 결과, 저면(S1)은, 중앙이 양단보다 z축 방향의 부방향측으로 돌출되도록 만곡된다.
다음으로, 적층체(12)에 대하여 배럴 연마 가공을 실시하고, 모따기를 행한다. 그리고, Ni 도금 및 Sn 도금을 실시함으로써, 외부 전극(14a, 14b)을 형성한다. 구체적으로는, 적층체(12)의 저면(S1)에는, 더미 인출 도체(20a 내지 20g, 24a 내지 24g) 및 인출 도체(22, 26)가 노출되어 있다. 따라서, 도금 공법에 의해, 더미 인출 도체(20a 내지 20g, 24a 내지 24g) 및 인출 도체(22, 26)를 기점으로 도체막을 성장시킴으로써, 도 3의 (b)에 도시한 바와 같이, 외부 전극(14a, 14b)을 형성한다. 이상의 공정에 의해, 도 1에 도시한 바와 같은 전자 부품(10)이 완성된다.
(효과)
본 실시 형태에 따른 전자 부품(10)에 의하면, 회로 기판의 랜드와 외부 전극(14a, 14b)을 접속하는 땜납 내에 공기가 잔류하는 것을 억제할 수 있다. 보다 상세하게는, 특허문헌 1에 기재된 적층 코일 부품(100)에서는, 외부 전극(130)은 실장면에만 설치되어 있으며, 평면 형상을 이루고 있다. 적층 코일 부품(100)의 회로 기판에의 실장 시에, 땜납 내에 공기가 혼입되면, 외부 전극(130)과 랜드 사이에 공기가 끼워져 버려, 공기가 땜납 밖으로 나올 수 없게 된다. 이와 같이, 땜납 내에 공기가 잔류하면, 랜드와 외부 전극(130) 사이에서 접속 불량이 발생할 우려가 있다.
따라서, 전자 부품(10)에서는, 형성 영역(A1, A2)은, 도 4에 도시한 바와 같이, x축 방향에서 평면에서 보았을 때, 형성 영역(A1, A2)의 중앙이 형성 영역(A1, A2)의 양단보다 돌출되도록 만곡되어 있다. 이에 의해, 외부 전극(14a, 14b)도, x축 방향에서 평면에서 보았을 때, 외부 전극(14a, 14b)의 중앙이 외부 전극(14a, 14b)의 양단보다 z축 방향의 부방향측으로 돌출되도록 만곡되어 있다. 그로 인해, 외부 전극(14a, 14b)이 땜납을 개재하여 랜드에 접합되었을 때, 외부 전극(14a, 14b)의 y축 방향의 양단과 랜드의 간격은, 외부 전극(14a, 14b)의 y축 방향의 중앙과 랜드의 간격보다 커진다. 따라서, 공기는, 외부 전극(14a, 14b)과 랜드 사이에 끼워졌다고 하여도, 땜납 밖으로 나오기 쉬워진다. 그 결과, 전자 부품(10)에서는, 회로 기판의 랜드와 외부 전극(14a, 14b)을 접속하는 땜납 내에 공기가 잔류하는 것이 억제된다.
또한, 전자 부품(10)에 의하면, 전자 부품(10)이 회로 기판에 대하여 경사진 상태에서 실장되는 것이 억제된다. 보다 상세하게는, 전자 부품(10)에서는, 형성 영역(A1, A2)은, 도 4에 도시한 바와 같이, x축 방향에서 평면에서 보았을 때, 형성 영역(A1, A2)의 중앙이 형성 영역(A1, A2)의 양단보다 돌출되도록 만곡되어 있다. 이에 의해, 외부 전극(14a, 14b)도, x축 방향에서 평면에서 보았을 때, 외부 전극(14a, 14b)의 중앙이 외부 전극(14a, 14b)의 양단보다 z축 방향의 부방향측으로 돌출되도록 만곡되어 있다. 그로 인해, 외부 전극(14a, 14b)이 땜납을 개재하여 랜드에 접합되었을 때, 외부 전극(14a, 14b)의 y축 방향의 양단과 랜드의 간격은, 외부 전극(14a, 14b)의 y축 방향의 중앙과 랜드의 간격보다 커진다. 즉, 전자 부품(10)에 있어서의 외부 전극(14a, 14b)의 y축 방향의 양단과 랜드 사이의 땜납은, 만곡되어 있지 않은 실장면을 갖는 전자 부품의 외부 전극과 랜드 사이의 땜납보다 많아진다. 이에 의해, 전자 부품(10)에 있어서 외부 전극(14a, 14b)을 회로 기판으로 끌어당기는 표면 장력은, 만곡되어 있지 않은 실장면을 갖는 전자 부품의 외부 전극(14a, 14b)을 회로 기판으로 끌어당기는 표면 장력보다 커진다. 따라서, 외부 전극(14a, 14b)은, 랜드에 대하여 안정적으로 흡착되게 된다. 그 결과, 전자 부품(10)이 회로 기판에 대하여 경사진 상태에서 실장되는 것이 억제된다.
전자 부품(10)은 x축 방향에서 평면에서 보았을 때, 저면(S1)을 만곡시키기 위해서, 이하에 설명하는 구조를 갖는다. 보다 상세하게는, 세라믹으로 이루어지는 절연체층(16a 내지 16j)의 수축률은, 도체로 이루어지는 코일 도체(18a 내지 18d), 더미 인출 도체(20a 내지 20g, 24a 내지 24g) 및 인출 도체(22, 26)의 수축률보다 크다. 따라서, 도 4에 도시한 바와 같이, 단면 영역(E1)에 차지하는 인출 도체(22, 26) 및 더미 인출 도체(20a 내지 20g, 24a 내지 24g)의 면적비는, 단면 영역(E2)에 차지하는 코일 도체(18a 내지 18d)의 면적비보다 크다. 따라서, 상대적으로 적은 도체가 포함되는 단면 영역(E2)은, 상대적으로 많은 도체가 포함되는 단면 영역(E1)에 비하여 크게 수축한다. 따라서, 도 4에 도시한 바와 같이, 단면 영역(E2)의 y축 방향의 폭은, 단면 영역(E1)의 y축 방향의 폭보다 작아진다. 이에 의해, 단면 영역(E2)의 y축 방향의 양단이, z축 방향으로 끌어 올려진다. 그 결과, 저면(S1)은, 중앙이 양단보다 z축 방향의 부방향측으로 돌출되도록 만곡된다.
또한, 전자 부품(10)에서는, 더미 인출 도체(20a, 20b, 24a, 24b) 및 더미 인출 도체(20f, 20g, 24f, 24g)는, y축 방향에 있어서 코일(L)의 단부(t1, t2)보다 외측(즉, y축 방향의 정방향측 및 부방향측)에 설치되어 있다. 이에 의해, 단면 영역(E1)의 y축 방향의 수축량과 단면 영역(E2)의 y축 방향의 수축량의 차가 보다 커진다. 그 결과, 전자 부품(10)에서는, 저면(S1)의 만곡량 D가 보다 커진다.
또한, 더미 인출 도체(20a, 20b, 24a, 24b) 및 더미 인출 도체(20f, 20g, 24f, 24g)의 두께의 분만큼, 단면 영역(E1)의 y축 방향의 폭이 커진다. 그 결과, 단면 영역(E1)의 y축 방향의 폭과 단면 영역(E2)의 y축 방향의 폭의 차가 커진다. 이에 의해, 단면 영역(E2)의 y축 방향의 양단이, z축 방향에 의해 강하게 끌어 올려진다. 그 결과, 저면(S1)은, 전자 부품(10)에서는, 저면(S1)의 만곡량 D가 보다 커진다.
또한, 전자 부품(10)에서는, 더미 인출 도체(20c 내지 20e, 24c 내지 24e)는 y축 방향에 있어서 코일(L)의 단부(t1, t2)보다 내측에 설치되어 있다. 이에 의해, 단면 영역(E1)의 y축 방향의 수축량과 단면 영역(E2)의 y축 방향의 수축량의 차가 보다 커진다. 그 결과, 전자 부품(10)에서는, 저면(S1)의 만곡량 D가 보다 커진다.
또한, 전자 부품(10)에서는, 인출 도체(22, 26) 및 더미 인출 도체(20a 내지 20f, 24a 내지 24f)의 두께는, 도 4에 도시한 바와 같이, 코일 도체(18a 내지 18d)의 두께보다 크다. 이에 의해, 단면 영역(E1)에 차지하는 인출 도체(22, 26) 및 더미 인출 도체(20a 내지 20g, 24a 내지 24g)의 면적비를, 단면 영역(E2)에 차지하는 코일 도체(18a 내지 18d)의 면적비보다 보다 크게 할 수 있다. 그 결과, 전자 부품(10)에서는, 저면(S1)의 만곡량 D가 보다 커진다.
본원 발명자는, 전자 부품(10)이 회로 기판에 대하여 경사진 상태에서 실장되는 것이 억제되는 것을 보다 명확하게 하기 위해서, 이하에 설명하는 실험을 행하였다. 도 5는, 전자 부품(10)이 회로 기판(200)에 실장된 모습을 나타낸 도면이다.
본원 발명자는, 이하의 조건을 갖는 전자 부품(10)을 제1 샘플 내지 제14 샘플로서 1개씩 제작하였다. 표 1은, 제1 샘플 내지 제14 샘플의 만곡량 D를 나타낸 표이다. 만곡량 D의 측정은, 키엔스사 제조의 디지털 현미경 VHX-500을 사용하여, 제1 샘플 내지 제14 샘플의 단면을 500배의 배율로 관찰하고, 측장 기능을 이용하여 행하였다.
칩 사이즈: 0603 사이즈(㎜)
전극 사이즈: 0.15㎜×0.28㎜
Figure 112013108784826-pct00001
본원 발명자는, 도 5에 도시한 바와 같이, 땜납(300)을 개재하여 랜드(202)에 외부 전극(14a, 14b)을 접합시킴으로써, 제1 샘플 내지 제14 샘플을 회로 기판(200)에 실장하였다. 그리고, 전자 부품(10)의 회로 기판(200)에 대한 기울기 θ를 측정하였다. 기울기 θ는, 도 5에 도시한 바와 같이, 회로 기판(200)의 법선에 대한 저면(S1)의 법선 기울기이다. 기울기 θ의 측정은, CNC 화상 측정 시스템 NEXIV(모델명: VMR-3020, 메이커: (주)니콘)에 의해 행하였다. 표 2는, 실험 결과를 나타낸 표이다.
Figure 112013108784826-pct00002
표 2에 나타낸 바와 같이, 만곡량 D가 커짐에 따라서, 기울기 θ가 작아지고 있음을 알 수 있다. 따라서, 저면(S1)이 만곡함으로써, 전자 부품(10)이 경사진 상태에서 회로 기판(200)에 실장되는 것이 억제되고 있음을 알 수 있다.
또한, 전자 부품(10)의 실장 후에는, 전자 부품(10)이 정상 위치 및 자세로 실장되어 있는지를 확인하기 위해서, 화상 처리에 의해 외관 검사를 행한다. 이때, 기울기 θ가 5°이상이면 전자 부품(10)의 상면(S2) 외에, 측면(S3) 또는 측면(S4)이 검출되어 버려서, 전자 부품(10)이 실장 불량이라고 판정된다. 따라서, 기울기 θ는, 5°이하인 것이 바람직하다. 따라서, 만곡량 D가 0.08㎛인 제1 샘플에서는, 기울기 θ는 5.9°이었던 것에 반하여, 만곡량 D가 0.15㎛인 제2 샘플에서는, 기울기 θ는 4.9°로 되어 있다. 따라서, 만곡량 D는, 0.15㎛ 이상인 것이 바람직하다.
또한, 전자 부품(10)을 노즐로 흡착하는 관점에서는, 만곡량 D는, 12.5 이하인 것이 바람직하다. 도 6은, 전자 부품(10)이 노즐(600)에 의해 흡착되는 모습을 나타낸 도면이다.
전자 부품(10)은 도 6의 (a)에 도시한 바와 같이, 테이핑 대지(500) 위에 부착되어 있다. 전자 부품(10)의 실장 시에는, 노즐(600)에 의해 전자 부품(10)의 상면(S2)을 흡착하고, 전자 부품(10)을 테이핑 대지(500)로부터 떼어낸다.
여기서, 저면(S1)의 만곡량 D가 커지면, 도 6의 (b)에 도시한 바와 같이, 전자 부품(10)이 테이핑 대지(500) 위에 있어서 경사질 우려가 있다. 그로 인해, 노즐(600)에 의해 전자 부품(10)의 상면(S2)을 흡착하는 것이 곤란해진다. 본원 발명자의 실험에 의하면, 만곡량 D가 12.5㎛인 제12 샘플에서는, 흡착 미스가 발생하지 않았지만, 만곡량 D가 15.15㎛인 제13 샘플에서는, 흡착 미스가 발생하였다. 따라서, 흡착 미스 억제의 관점에서, 만곡량 D는, 12.5 이하인 것이 바람직하다.
(제1 변형예)
이하에, 제1 변형예에 따른 전자 부품(10a)에 대하여 도면을 참조하면서 설명한다. 도 7은, 제1 변형예에 따른 전자 부품(10a)의 단면 구조도이다. 전자 부품(10a)의 외관 사시도에 대해서는, 도 3을 원용한다.
전자 부품(10a)에서는, y축 방향에 있어서 코일(L)의 단부(t1, t2)보다 외측에 설치되어 있는 더미 인출 도체(20a, 20b, 20f, 20g, 24a, 24b, 24f, 24g)의 두께 T2는, y축 방향에 있어서 코일(L)의 단부(t1, t2)보다 내측에 설치되어 있는 더미 인출 도체(20c 내지 20e, 24c 내지 24e) 및 인출 도체(22, 26)의 두께 T1보다 크다. 그리고, y축 방향에 있어서 코일(L)의 단부(t1, t2)보다 내측에 설치되어 있는 더미 인출 도체(20c 내지 20e, 24c 내지 24e) 및 인출 도체(22, 26)의 두께는, 코일 도체(18a 내지 18d)의 두께 T1과 동등하다.
이상의 전자 부품(10a)에 의하면, 더미 인출 도체(20a, 20b, 20f, 20g, 24a, 24b, 24f, 24g)의 두께 T2는, 코일 도체(18a 내지 18d)의 두께 T1보다 크다. 이에 의해, 단면 영역(E1)에 차지하는 인출 도체(22, 26) 및 더미 인출 도체(20a 내지 20g, 24a 내지 24g)의 면적비를, 단면 영역(E2)에 차지하는 코일 도체(18a 내지 18d)의 면적비보다 보다 크게 할 수 있다. 그 결과, 전자 부품(10a)에서는, 저면(S1)의 만곡량 D가 보다 커진다.
또한, 전자 부품(10a)에서는, 더미 인출 도체(20c 내지 20e, 24c 내지 24e) 및 인출 도체(22, 26)의 두께 T1은, 코일 도체(18a 내지 18d)의 두께 T1과 동등하다. 그로 인해, 동일한 절연체층(16) 위에 형성되어야 할 더미 인출 도체(20c 내지 20e, 24c 내지 24e), 인출 도체(22, 26) 및 코일 도체(18a 내지 18d)를 스크린 인쇄에 의해 동시에 형성할 수 있다. 그 결과, 전자 부품(10a)의 제조 공정수가 삭감된다.
(제2 변형예)
이하에, 제2 변형예에 따른 전자 부품(10b)에 대하여 도면을 참조하면서 설명한다. 도 8은, 제2 변형예에 따른 전자 부품(10b)의 단면 구조도이다. 전자 부품(10b)의 외관 사시도에 대해서는, 도 3을 원용한다.
전자 부품(10b)에서는, y축 방향에 있어서 코일(L)의 단부(t1, t2)보다 외측에 형성되어 있는 절연체층(16a 내지 16c, 16g 내지 16j)의 두께 T4는, y축 방향에 있어서 코일(L)의 단부(t1, t2)보다 내측에 형성되어 있는 절연체층(16d 내지 16f)의 두께 T3보다 작다.
이상의 전자 부품(10b)에 의하면, 절연체층(16a 내지 16c, 16g 내지 16j)의 두께 T4가 얇아지고 있으므로, 단면 영역(E1)의 코일(L)의 단부(t1, t2)보다 외측 부분에 차지하는 더미 인출 도체(20a, 20b, 20e, 20f, 24a, 24b, 24e, 24f)의 면적비가 보다 커진다. 그로 인해, 단면 영역(E1)의 코일(L)의 단부(t1, t2)보다 외측 부분이 보다 수축하기 어려워진다. 그 결과, 전자 부품(10b)에서는, 저면(S1)의 만곡량 D가 보다 커진다.
(제3 변형예)
이하에, 제3 변형예에 따른 전자 부품(10c)에 대하여 도면을 참조하면서 설명한다. 도 9는, 제3 변형예에 따른 전자 부품(10c)의 단면 구조도이다. 전자 부품(10c)의 외관 사시도에 대해서는, 도 3을 원용한다.
전자 부품(10c)에서는, y축 방향에 있어서 코일(L)의 단부(t1, t2)보다 외측에 설치되어 있는 더미 인출 도체(20a, 20b, 20f, 20g, 24a, 24b, 24f, 24g)의 저면(S1)으로부터의 높이는, y축 방향에 있어서 코일(L)의 단부(t1, t2)보다 내측에 설치되어 있는 더미 인출 도체(20c 내지 20e, 24c 내지 24e) 및 인출 도체(22, 26)의 저면(S1)으로부터의 높이보다 높다.
이상의 전자 부품(10c)에 의해서도, 단면 영역(E1)의 코일(L)의 단부(t1, t2)보다 외측 부분에 차지하는 더미 인출 도체(20a, 20b, 20e, 20f, 24a, 24b, 24e, 24f)의 면적비가 보다 커진다. 그로 인해, 단면 영역(E1)의 코일(L)의 단부(t1, t2)보다 외측 부분이 보다 수축하기 어려워진다. 그 결과, 전자 부품(10c)에서는, 저면(S1)의 만곡량 D가 보다 커진다.
(제4 변형예)
이하에, 제4 변형예에 따른 전자 부품(10d)에 대하여 도면을 참조하면서 설명한다. 도 10의 (a)는 제4 변형예에 따른 전자 부품(10d)의 적층체(12)의 외관 사시도이다. 도 10의 (b)는 제4 변형예에 따른 전자 부품(10d)의 외관 사시도이다.
전자 부품(10d)에서는, 인출 도체(22), 더미 인출 도체(20a 내지 20g)는 단부면(S6)에 노출되어 있다. 이에 의해, 외부 전극(14a)은 저면(S1)과 단부면(S6)에 걸쳐 형성되어 있으며, L자형을 이루고 있다.
또한, 인출 도체(26), 더미 인출 도체(24a 내지 24g)는 단부면(S5)에 노출되어 있다. 이에 의해, 외부 전극(14b)은 저면(S1)과 단부면(S5)에 걸쳐 형성되어 있으며, L자형을 이루고 있다.
이상의 전자 부품(10d)에서는, 땜납은, 외부 전극(14a)의 측면(S6)에 설치되어 있는 부분 및 외부 전극(14b)의 측면(S5)에 설치되어 있는 부분에 부착되도록 된다. 이에 의해, 땜납이 전자 부품(10d)을 회로 기판으로 끌어당기는 표면 장력은, 땜납이 전자 부품(10)을 회로 기판으로 끌어당기는 표면 장력보다 커진다. 그 결과, 전자 부품(10d)에서는, 회로 기판에 의해 견고하게 실장되도록 된다.
또한, 외부 전극(14a, 14b)은 측면(S3, S4)에 형성되어도 된다.
(제5 변형예)
이하에, 제5 변형예에 따른 전자 부품(10e)에 대하여 도면을 참조하면서 설명한다. 도 11은, 제5 변형예에 따른 전자 부품(10e)의 평면도이다. 도 12는, 제5 변형예에 따른 전자 부품(10e)의 적층체(12)의 분해도이다. 도 13의 (a)는 제5 변형예에 따른 전자 부품(10e)의 적층체(12)의 외관 사시도이다. 도 13의 (b)는 제5 변형예에 따른 전자 부품(10e)의 외관 사시도이다. 도 14는, 도 13의 (a)의 X-X에서의 단면 구조도이다. 도 14에서는, 외부 전극(14a, 14b)은 생략하고 있다. 이하, 전자 부품(10e)의 적층 방향을 x축 방향이라 정의하고, x축 방향에서 평면에서 보았을 때의 상하 방향을 z축 방향이라 정의하고, x축 방향에서 평면에서 보았을 때의 좌우 방향을 y축 방향이라 정의한다. x축, y축 및 z축은 서로 직교하고 있다.
전자 부품(10e)은 도 11 및 도 12에 도시한 바와 같이, 적층체(12), 외부 전극(14a, 14b), 더미 인출 도체(20a, 20b, 24a, 24b), 인출 도체(22, 26), 코일(L) 및 비아 홀 도체(v4 내지 v9)를 구비하고 있다.
적층체(12)는 직육면체 형상을 이루고 있으며, 코일(L)을 내장하고 있다. 적층체(12)는 저면(S1), 상면(S2), 측면(S3, S4) 및 단부면(S5, S6)을 갖고 있다. 저면(S1)은, 적층체(12)의 y축 방향의 부방향측 면이며, 전자 부품(10e)이 회로 기판에 실장될 때, 상기 회로 기판과 대향하는 실장면이다. 상면(S2)은, 적층체(12)의 z축 방향의 정방향측 면이다. 측면(S3)은, 적층체(12)의 x축 방향의 부방향측 면이다. 측면(S4)은, 적층체(12)의 x축 방향의 정방향측 면이다. 단부면(S5)은, 적층체(12)의 y축 방향의 부방향측 면이다. 단부면(S6)은, 적층체(12)의 y축 방향의 정방향측 면이다.
적층체(12)는 도 12에 도시한 바와 같이, 절연체층(16a 내지 16l)이 x축 방향의 정방향측으로부터 부방향측으로 이 순서로 배열되도록 적층됨으로써 구성되어 있다. 절연체층(16a 내지 16l)은 각각, 정사각형 형상을 이루고 있으며, 예를 들어 Ni-Cu-Zn계 페라이트로 이루어지는 자성체 재료에 의해 제작되어 있다. 이하에서는, 절연체층(16a 내지 16l)의 x축 방향의 정방향측 면을 '표면'이라 칭하고, 절연체층(16a 내지 16l)의 x축 방향의 부방향측 면을 '이면'이라 칭한다.
저면(S1)은, 절연체층(16a 내지 16l)의 z축 방향의 부방향측 변이 연속해 있음으로써 구성되어 있다. 상면(S2)은, 절연체층(16a 내지 16l)의 z축 방향의 정방향측 변이 연속해 있음으로써 구성되어 있다. 측면(S3)은, 절연체층(16l)의 이면에 의해 구성되어 있다. 측면(S4)은, 절연체층(16a)의 표면에 의해 구성되어 있다. 단부면(S5)은, 절연체층(16a 내지 16l)의 y축 방향의 부방향측 변이 연속해 있음으로써 구성되어 있다. 단부면(S6)은, 절연체층(16a 내지 16l)의 y축 방향의 정방향측 변이 연속해 있음으로써 구성되어 있다.
코일(L)은, 도 12에 도시한 바와 같이, 코일 도체(18a 내지 18d) 및 비아 홀 도체(v1 내지 v3)를 포함하고 있다. 코일(L)은, 코일 도체(18a 내지 18d)가 비아 홀 도체(v1 내지 v3)에 의해 접속됨으로써 구성되어 있는 헬리컬 코일이다. 코일(L)은, x축 방향으로 연장하는 코일 축을 가지며, x축 방향의 정방향측에서 평면에서 보았을 때, 반시계 방향으로 선회하면서 x축 방향의 부방향측을 향하여 진행하는 나선 형상을 이루고 있다. 또한, 코일(L)은, 단부(t1, t2)를 갖고 있다. 코일(L)의 단부(t1)는, 코일(L)의 단부(t2)보다 x축 방향의 정방향측에 위치하고 있다.
코일 도체(18a 내지 18d)는 각각, 도 12에 도시한 바와 같이, 절연체층(16e 내지 16h) 위에 설치되어 있다. 코일 도체(18a 내지 18d)는 각각, Ag으로 이루어지는 도전성 재료에 의해 구성되며, 선상 도체가 절곡됨으로써 '역ㄷ자'형을 구성하고 있다. 그리고, 코일 도체(18a 내지 18d)는 x축 방향에서 평면에서 보았을 때, 서로 중첩되어 정사각형 형상을 이루고 있다. 이하에서는, 코일 도체(18a 내지 18d)의 반시계 방향의 상류측 단부를 단순히 '상류단'이라 칭하고, 코일 도체(18a 내지 18d)의 반시계 방향의 하류측 단부를 단순히 '하류단'이라 칭한다. 코일(L)의 단부(t1)는, 코일 도체(18a)의 상류단이며, 코일(L)의 단부(t2)는, 코일 도체(18d)의 하류단이다.
비아 홀 도체(v1 내지 v3)는, 코일 도체(18a 내지 18d)를 접속하고 있다. 보다 상세하게는, 비아 홀 도체(v1)는, 코일 도체(18a)의 하류단과 코일 도체(18b)의 상류단을 접속하고 있다. 비아 홀 도체(v2)는, 코일 도체(18b)의 하류단과 코일 도체(18c)의 상류단을 접속하고 있다. 비아 홀 도체(v3)는, 코일 도체(18c)의 하류단과 코일 도체(18d)의 상류단을 접속하고 있다.
인출 도체(22)는 절연체층(16d)의 표면에 설치되어 있으며, 저면(S1) 및 단부면(S5, S6)에 있어서 절연체층(16c, 16d) 사이로부터 노출되어 있다. 보다 상세하게는, 인출 도체(22)는 y축 방향으로 연장되는 직사각 형상을 이루고 있으며, 절연체층(16d)의 z축 방향의 부방향측 변을 따라 설치되어 있으며, 절연체층(16d)의 y축 방향의 양측 변에 접하고 있다. 이에 의해, 인출 도체(22)는 저면(S1)에 있어서 y축 방향으로 연장되는 선 형상으로 노출되어 있음과 함께, 단부면(S5, S6)에 있어서 z축 방향으로 연장되도록 선 형상으로 노출되어 있다.
더미 인출 도체(20a, 20b)는 각각, 절연체층(16b, 16c)의 표면에 설치되어 있으며, 저면(S1)에 있어서 절연체층(16a 내지 16c) 사이로부터 노출되어 있다. 더미 인출 도체(20a, 20b)는, 인출 도체(22)와 동일한 형상을 이루고 있으며, y축 방향에서 평면에서 보았을 때, 일치한 상태로 중첩되어 있다. 이에 의해, 인출 도체(22) 및 더미 인출 도체(20a, 20b)는, 도 13의 (a)에 도시한 바와 같이, 직사각 형상의 형성 영역(A1) 내에서 저면(S1)으로부터 노출되어 있다.
인출 도체(26)는 절연체층(16i)의 표면에 설치되어 있으며, 저면(S1) 및 단부면(S5, S6)에 있어서 절연체층(16h, 16i) 사이에서 노출되어 있다. 보다 상세하게는, 인출 도체(26)는 y축 방향으로 연장되는 직사각 형상을 이루고 있으며, 절연체층(16i)의 z축 방향의 부방향측 변을 따라 설치되어 있고, 절연체층(16i)의 y축 방향의 양측 변에 접하고 있다. 이에 의해, 인출 도체(26)는 저면(S1)에 있어서 y축 방향으로 연장되는 선 형상으로 노출되어 있음과 함께, 단부면(S5, S6)에 있어서 z축 방향으로 연장되도록 선 형상으로 노출되어 있다.
더미 인출 도체(24a, 24b)는 각각, 절연체층(16j, 16k)의 표면에 설치되어 있으며, 저면(S1)에 있어서 절연체층(16i 내지 16k) 사이로부터 노출되어 있다. 더미 인출 도체(24a, 24b)는, 인출 도체(26)와 동일한 형상을 이루고 있으며, y축 방향에서 평면에서 보았을 때, 일치한 상태로 중첩되어 있다. 이에 의해, 인출 도체(26) 및 더미 인출 도체(24a, 24b)는, 도 13의 (a)에 도시한 바와 같이, 직사각 형상의 형성 영역(A2) 내에서 저면(S1)으로부터 노출되어 있다.
비아 홀 도체(v4 내지 v6)는 각각, 절연체층(16b 내지 16d)을 x축 방향으로 관통하고 있으며, x축 방향에서 평면에서 보았을 때 서로 중첩되어 있다. 비아 홀 도체(v4)는, 더미 인출 도체(20a)와 더미 인출 도체(20b)를 접속하고 있다. 비아 홀 도체(v5)는, 더미 인출 도체(20b)와 인출 도체(22)를 접속하고 있다. 비아 홀 도체(v6)는, 인출 도체(22)와 코일 도체(18a)의 상류단을 접속하고 있다.
비아 홀 도체(v7 내지 v9)는 각각, 절연체층(16h 내지 16j)을 x축 방향으로 관통하고 있으며, x축 방향에서 평면에서 보았을 때 서로 중첩되어 있다. 비아 홀 도체(v7)는, 코일 도체(18d)의 하류단과 인출 도체(26)를 접속하고 있다. 비아 홀 도체(v8)는, 인출 도체(26)와 더미 인출 도체(24a)를 접속하고 있다. 비아 홀 도체(v9)는, 더미 인출 도체(24a)와 더미 인출 도체(24b)를 접속하고 있다.
외부 전극(14a)은 도 13의 (b)에 도시한 바와 같이, 저면(S1) 및 단부면(S5, S6)에 있어서 더미 인출 도체(20a, 20b) 및 인출 도체(22)를 덮도록 직접 도금에 의해 형성되어 있다. 이에 의해, 외부 전극(14a)은 적층체(12)의 저면(S1)의 형성 영역(A1)에 형성되어 있다. 외부 전극(14b)은 도 13의 (b)에 도시한 바와 같이, 저면(S1) 및 단부면(S5, S6)에 있어서 더미 인출 도체(24a, 24b) 및 인출 도체(26)를 덮도록 직접 도금에 의해 형성되어 있다. 이에 의해, 외부 전극(14b)은 적층체(12)의 저면(S1)의 형성 영역(A2)에 형성되어 있다. 또한, 외부 전극(14a)은 외부 전극(14b)보다 x축 방향의 정방향측에 위치하고 있다. 외부 전극(14a, 14b)의 재료로서는, 예를 들어 Cu, Ni, Sn 등을 들 수 있다.
이상과 같이 구성된 전자 부품(10e)에서는, 인출 도체(22), 더미 인출 도체(20a, 20b) 및 코일 도체(18a 내지 18d)를 포함하는 y축 방향에 수직인 도 14에 도시한 단면에 있어서 이하에 설명하는 구성을 갖는다. 우선, 인출 도체(22) 및 더미 인출 도체(20a, 20b)를 포함하는 영역을 단면 영역(E1)이라 한다. 코일 도체(18a 내지 18d)를 포함하면서, 단면 영역(E1)을 제외한 잔여 영역을 단면 영역(E2)이라 한다. 단면 영역(E1)은, 코일 도체(18a 내지 18d)와 더미 인출 도체(20a, 20b) 사이를 통과하는 x축에 평행한 선(L2)과 저면(S1)에 끼워져 있는 영역이다. 단면 영역(E2)은, 코일 도체(18a 내지 18d)와 더미 인출 도체(20a, 20b) 사이를 통과하는 x축에 평행한 선(L2)과 상면(S2)에 끼워져 있는 영역이다.
도 14에 도시한 바와 같이, 단면 영역(E1)에 차지하는 인출 도체(22) 및 더미 인출 도체(20a, 20b)의 면적비는, 단면 영역(E2)에 차지하는 코일 도체(18a 내지 18d)의 면적비보다 크다.
또한, 인출 도체(26), 더미 인출 도체(24a, 24b) 및 코일 도체(18a 내지 18d)를 포함하는 y축 방향에 수직인 단면에 있어서 이하에 설명하는 구성을 갖는다. 우선, 인출 도체(26) 및 더미 인출 도체(24a, 24b)를 포함하는 영역을 단면 영역(E1)이라 한다. 코일 도체(18a 내지 18d)를 포함하면서, 단면 영역(E1)을 제외한 잔여 영역을 단면 영역(E2)이라 한다. 단면 영역(E1)은, 코일 도체(18a 내지 18d)와 더미 인출 도체(24a, 24b) 사이를 통과하는 x축에 평행한 선(L2)과 저면(S1)에 끼워져 있는 영역이다. 단면 영역(E2)은, 코일 도체(18a 내지 18d)와 더미 인출 도체(24a, 24b) 사이를 통과하는 x축에 평행한 선(L2)과 상면(S2)에 끼워져 있는 영역이다.
단면 영역(E1)에 차지하는 인출 도체(26) 및 더미 인출 도체(24a, 24b)의 면적비는, 단면 영역(E2)에 차지하는 코일 도체(18a 내지 18d)의 면적비보다 크다.
또한, 전자 부품(10e)에서는, 도 14에 도시한 바와 같이, 형성 영역(A1, A2)은, 저면(S1)을 구성하고 있는 절연체층(16a 내지 16l)의 변이 연장되어 있는 연장 방향(y축 방향)에서 평면에서 보았을 때, 형성 영역(A1, A2)의 중앙이 형성 영역(A1, A2)의 양단보다 z축 방향의 부방향측으로 돌출되도록 만곡되어 있다.
또한, 외부 전극(14a, 14b)은, 형성 영역(A1, A2)에 설치되어 있다. 따라서, 외부 전극(14a, 14b)도, y축 방향에서 평면에서 보았을 때, 외부 전극(14a, 14b)의 중앙이 외부 전극(14a, 14b)의 양단보다 z축 방향의 부방향측으로 돌출되도록 만곡되어 있다.
이상과 같이 구성된 전자 부품(10e)에 의하면, 전자 부품(10)과 마찬가지로, 회로 기판의 랜드와 외부 전극(14a, 14b)을 접속하는 땜납 내에 공기가 잔류하는 것을 억제할 수 있다.
또한, 전자 부품(10e)에서는, 땜납은, 외부 전극(14a)의 단부면(S5, S6)에 설치되어 있는 부분 및 외부 전극(14b)의 단부면(S5, S6)에 설치되어 있는 부분에 부착되도록 된다. 이에 의해, 땜납이 전자 부품(10e)을 회로 기판으로 끌어당기는 표면 장력은, 땜납이 전자 부품(10)을 회로 기판으로 끌어당기는 표면 장력보다 커진다. 그 결과, 전자 부품(10e)에서는, 회로 기판에 의해 견고하게 실장되도록 된다.
또한, 전자 부품(10e)에서는, 외부 전극(14a, 14b)은, 측면(S3, S4)에 설치되어 있지 않다. 그로 인해, 코일(L)이 발생한 자속이 통과함으로써 발생하는 와전류 손실이 억제되어, 코일(L)의 Q값이 저하되는 것이 억제된다.
또한, 코일(L)의 코일 축은, 측면(S3, S4)과 직교하면서, 외부 전극(14a, 14b)은, 측면(S3, S4)에 설치되어 있지 않다. 따라서, 코일(L)과 외부 전극(14a, 14b) 사이의 부유 용량이 작아진다. 그 결과, 코일(L)의 고주파 특성이 향상된다.
(그 밖의 실시 형태)
본 발명에 따른 전자 부품은, 전자 부품(10, 10a 내지 10e)에 한정되지 않고, 그 요지의 범위 내에 있어서 변경 가능하다.
또한, 더미 인출 도체(20, 24)끼리는, 비아 홀 도체에 의해 접속되어 있지 않아도 된다.
또한, 전자 부품(10)에 있어서, 코일 도체(18a 내지 18d), 더미 인출 도체(20a 내지 20g, 24a 내지 24g) 및 인출 도체(22, 26)는, 모두 동등한 두께를 가져도 된다.
또한, 전자 부품(10, 10a 내지 10e)이 구비하고 있는 회로 소자는 코일(L)에 한정되지 않는다. 따라서, 회로 소자는, 콘덴서 등이어도 된다.
또한, 전자 부품(10, 10a 내지 10e)의 구성을 조합하여도 된다.
본 출원은, 2011년 6월 15일에 출원된 일본 출원 제2011-133196호에 기초하는 우선권을 주장하는 것이며, 그 전체의 개시 내용이 본 명세서에 참조에 의해 포함된다.
본 발명은 전자 부품 및 그 제조 방법에 유용하며, 특히 회로 기판의 랜드와 외부 전극을 접속하는 땜납 내에 공기가 잔류하는 것을 억제할 수 있다는 점에서 우수하다.
A1, A2: 형성 영역
L: 코일
S1: 저면
S2: 상면
S3, S4: 측면
S5, S6: 단부면
t1, t2: 단부
10, 10a 내지 10e: 전자 부품
12: 적층체
14a, 14b: 외부 전극
16a 내지 16l: 절연체층
18a 내지 18d: 코일 도체
20a 내지 20g, 24a 내지 24g: 더미 인출 도체
22, 26: 인출 도체
E1, E2: 단면 영역

Claims (13)

  1. 삭제
  2. 삭제
  3. 전자 부품으로서,
    직사각 형상의 복수의 절연체층이 적층되어 구성되며, 상기 복수의 절연체층의 변이 연속해 있음으로써 구성되어 있는 실장면(實裝面)을 갖는 적층체와 - 상기 실장면은 상기 전자 부품이 실장되는 기판에 대향함 - ,
    상기 실장면에서 상기 절연체층 사이에서 노출되어 있는 복수의 제1 인출 도체와,
    상기 실장면에서 상기 복수의 제1 인출 도체를 덮고 있는 제1 외부 전극
    을 구비하고 있으며,
    상기 실장면에서 상기 제1 외부 전극이 설치되어 있는 제1 형성 영역은, 상기 실장면을 구성하고 있는 상기 절연체층의 변이 연장되어 있는 연장 방향에서 평면에서 보았을 때, 상기 제1 형성 영역의 중앙이 상기 제1 형성 영역의 양단보다 돌출되도록 만곡되어 있고,
    복수의 소자 도체에 의해 구성되어 있는 회로 소자를 더 구비하고 있고,
    상기 제1 인출 도체 및 상기 소자 도체를 포함하는 상기 연장 방향에 수직인 단면에서, 상기 제1 인출 도체 및 상기 실장면을 포함하는 영역을 제1 단면 영역으로 하고, 상기 소자 도체를 포함하면서, 상기 제1 단면 영역을 제외한 잔여 영역을 제2 단면 영역이라 하였을 때, 상기 제1 단면 영역에 차지하는 상기 제1 인출 도체의 면적비는, 상기 제2 단면 영역에 차지하는 상기 소자 도체의 면적비보다 큰 것을 특징으로 하는 전자 부품.
  4. 제3항에 있어서,
    일부의 상기 제1 인출 도체는, 적층 방향에서 상기 회로 소자의 양단보다 외측에 설치되어 있는 것을 특징으로 하는 전자 부품.
  5. 제4항에 있어서,
    적층 방향에서 상기 회로 소자의 양단보다 외측에 설치되어 있는 상기 제1 인출 도체의 두께는, 적층 방향에서 상기 회로 소자의 양단보다 내측에 설치되어 있는 상기 제1 인출 도체의 두께보다 큰 것을 특징으로 하는 전자 부품.
  6. 제3항에 있어서,
    상기 제1 인출 도체의 두께는, 상기 소자 도체의 두께보다 큰 것을 특징으로 하는 전자 부품.
  7. 제3항에 있어서,
    적층 방향에서 상기 회로 소자의 양단보다 외측에 설치되어 있는 상기 절연체층의 두께는, 적층 방향에서 상기 회로 소자의 양단보다 내측에 설치되어 있는 상기 절연체층의 두께보다 작은 것을 특징으로 하는 전자 부품.
  8. 제4항에 있어서,
    적층 방향에서 상기 회로 소자의 양단보다 외측에 설치되어 있는 상기 제1 인출 도체의 상기 실장면으로부터의 높이는, 적층 방향에서 상기 회로 소자의 양단보다 내측에 설치되어 있는 상기 제1 인출 도체의 상기 실장면으로부터의 높이보다 높은 것을 특징으로 하는 전자 부품.
  9. 제3항에 있어서,
    상기 실장면에서 상기 절연체층 사이에서 노출되어 있는 복수의 제2 인출 도체와,
    상기 실장면에서 상기 복수의 제2 인출 도체를 덮고 있는 제2 외부 전극
    을 구비하고 있으며,
    상기 제1 외부 전극과 상기 제2 외부 전극은, 상기 연장 방향으로 배열되어 있고,
    상기 실장면에서 상기 제2 외부 전극이 설치되어 있는 제2 형성 영역은, 상기 연장 방향에서 평면에서 보았을 때, 상기 제2 형성 영역의 중앙이 상기 제2 형성 영역의 양단보다 돌출되도록 만곡되어 있는 것을 특징으로 하는 전자 부품.
  10. 제9항에 있어서,
    상기 연장 방향에서 평면에서 보았을 때에 있어서, 상기 실장면이 가장 돌출되어 있는 부분과 상기 실장면의 양단과의 상기 실장면의 법선 방향의 거리는, 0.15㎛ 이상 12.5㎛ 이하인 것을 특징으로 하는 전자 부품.
  11. 제3항에 있어서,
    상기 제1 외부 전극은, 도금에 의해 형성되어 있는 것을 특징으로 하는 전자 부품.
  12. 제3항에 있어서,
    상기 적층체는, 소성(燒成)되어 있는 것을 특징으로 하는 전자 부품.
  13. 제3항에 기재된 전자 부품의 제조 방법으로서,
    상기 제1 인출 도체 및 상기 소자 도체가 설치되어 있는 미소성(未燒成)의 상기 적층체를 얻는 제1 공정과,
    상기 적층체를 소성하는 제2 공정
    을 구비하고 있는 것을 특징으로 하는 전자 부품의 제조 방법.
KR1020137031620A 2011-06-15 2012-05-23 전자 부품 및 그 제조 방법 KR101522490B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-133196 2011-06-15
JP2011133196 2011-06-15
PCT/JP2012/063128 WO2012172939A1 (ja) 2011-06-15 2012-05-23 電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
KR20140003649A KR20140003649A (ko) 2014-01-09
KR101522490B1 true KR101522490B1 (ko) 2015-05-21

Family

ID=47356933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137031620A KR101522490B1 (ko) 2011-06-15 2012-05-23 전자 부품 및 그 제조 방법

Country Status (6)

Country Link
US (1) US9502170B2 (ko)
JP (2) JP5668849B2 (ko)
KR (1) KR101522490B1 (ko)
CN (1) CN103608875B (ko)
TW (1) TWI503852B (ko)
WO (1) WO2012172939A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103608875B (zh) * 2011-06-15 2016-06-29 株式会社村田制作所 电子部件及其制造方法
KR102004787B1 (ko) * 2014-04-02 2019-07-29 삼성전기주식회사 적층형 전자부품 및 그 제조방법
JP6409328B2 (ja) * 2014-05-15 2018-10-24 Tdk株式会社 コイル部品
KR20160019265A (ko) * 2014-08-11 2016-02-19 삼성전기주식회사 칩형 코일 부품 및 그 제조방법
KR20160098780A (ko) * 2015-02-11 2016-08-19 삼성전기주식회사 전자부품 및 전자부품의 실장 기판
JP6520433B2 (ja) * 2015-06-10 2019-05-29 Tdk株式会社 積層コイル部品
JP6269591B2 (ja) * 2015-06-19 2018-01-31 株式会社村田製作所 コイル部品
JP6544080B2 (ja) * 2015-06-30 2019-07-17 株式会社村田製作所 コイル部品
JP6534880B2 (ja) * 2015-07-14 2019-06-26 太陽誘電株式会社 インダクタ及びプリント基板
JP6569457B2 (ja) 2015-10-16 2019-09-04 Tdk株式会社 コイル部品及びその製造方法、並びに、コイル部品が実装された回路基板
JP6465046B2 (ja) * 2016-02-09 2019-02-06 株式会社村田製作所 電子部品
KR101883046B1 (ko) * 2016-04-15 2018-08-24 삼성전기주식회사 코일 전자 부품
WO2017199747A1 (ja) 2016-05-19 2017-11-23 株式会社村田製作所 多層基板及び多層基板の製造方法
JP6797676B2 (ja) * 2016-05-31 2020-12-09 太陽誘電株式会社 コイル部品
CN107452463B (zh) * 2016-05-31 2021-04-02 太阳诱电株式会社 线圈部件
US10490349B2 (en) * 2016-07-07 2019-11-26 Samsung Electro-Mechanics Co., Ltd. Coil component and method for manufacturing the same
JP6489097B2 (ja) * 2016-10-31 2019-03-27 株式会社村田製作所 電子部品
JP6579118B2 (ja) * 2017-01-10 2019-09-25 株式会社村田製作所 インダクタ部品
JP6946721B2 (ja) * 2017-05-03 2021-10-06 Tdk株式会社 コイル部品
JP6677228B2 (ja) * 2017-08-31 2020-04-08 株式会社村田製作所 コイル部品
JP2019057687A (ja) 2017-09-22 2019-04-11 株式会社村田製作所 電子部品
JP6780629B2 (ja) * 2017-11-27 2020-11-04 株式会社村田製作所 積層型コイル部品
JP6753422B2 (ja) 2018-01-11 2020-09-09 株式会社村田製作所 積層コイル部品
JP6753421B2 (ja) * 2018-01-11 2020-09-09 株式会社村田製作所 積層コイル部品
JP6753423B2 (ja) 2018-01-11 2020-09-09 株式会社村田製作所 積層コイル部品
KR102679993B1 (ko) * 2019-07-24 2024-07-02 삼성전기주식회사 코일 부품
JP7358847B2 (ja) * 2019-08-28 2023-10-11 Tdk株式会社 積層コイル部品の製造方法及び積層コイル部品
JP7306923B2 (ja) * 2019-08-30 2023-07-11 太陽誘電株式会社 コイル部品
JP2021052181A (ja) * 2019-09-20 2021-04-01 太陽誘電株式会社 インダクタ
JP7268611B2 (ja) 2020-01-15 2023-05-08 株式会社村田製作所 インダクタ部品
JP7363585B2 (ja) * 2020-03-04 2023-10-18 Tdk株式会社 積層コイル部品
JP7167971B2 (ja) * 2020-10-14 2022-11-09 株式会社村田製作所 積層型コイル部品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200373A (ja) * 2002-12-18 2004-07-15 Matsushita Electric Ind Co Ltd 電子部品および製造方法
JP2005322743A (ja) * 2004-05-07 2005-11-17 Murata Mfg Co Ltd 積層コイル部品の製造方法
JP2007096215A (ja) * 2005-09-30 2007-04-12 Murata Mfg Co Ltd 積層電子部品
JP2010080703A (ja) * 2008-09-26 2010-04-08 Tdk Corp セラミック積層電子部品およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093745A (ja) * 1999-09-27 2001-04-06 Tdk Corp 積層チップ部品
JP3610881B2 (ja) * 2000-05-22 2005-01-19 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2002305111A (ja) * 2001-04-05 2002-10-18 Fdk Corp 積層インダクタ
JP2002367833A (ja) 2001-06-13 2002-12-20 Fdk Corp 積層チップインダクタ
US7075775B2 (en) * 2004-05-27 2006-07-11 Kyocera Corporation Chip-type electronic component
JP5118291B2 (ja) * 2004-05-27 2013-01-16 京セラ株式会社 チップ型電子部品
JP4220453B2 (ja) 2004-10-13 2009-02-04 Ｔｄｋ株式会社 積層型インダクタの製造方法
JP2006237078A (ja) 2005-02-22 2006-09-07 Kyocera Corp 積層電子部品及び積層セラミックコンデンサ
US7633739B2 (en) * 2007-05-24 2009-12-15 Daniel Devoe Stacked multilayer capacitor
JP4905324B2 (ja) * 2007-11-01 2012-03-28 パナソニック株式会社 コイル部品
JP2009170752A (ja) * 2008-01-18 2009-07-30 Murata Mfg Co Ltd 電子部品
JP2009295683A (ja) * 2008-06-03 2009-12-17 Tdk Corp チップ型電子部品
JP5332475B2 (ja) * 2008-10-03 2013-11-06 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2010165975A (ja) * 2009-01-19 2010-07-29 Murata Mfg Co Ltd 積層インダクタ
JP2012199353A (ja) * 2011-03-22 2012-10-18 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
CN103608875B (zh) 2011-06-15 2016-06-29 株式会社村田制作所 电子部件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200373A (ja) * 2002-12-18 2004-07-15 Matsushita Electric Ind Co Ltd 電子部品および製造方法
JP2005322743A (ja) * 2004-05-07 2005-11-17 Murata Mfg Co Ltd 積層コイル部品の製造方法
JP2007096215A (ja) * 2005-09-30 2007-04-12 Murata Mfg Co Ltd 積層電子部品
JP2010080703A (ja) * 2008-09-26 2010-04-08 Tdk Corp セラミック積層電子部品およびその製造方法

Also Published As

Publication number Publication date
KR20140003649A (ko) 2014-01-09
TW201312608A (zh) 2013-03-16
JP6064973B2 (ja) 2017-01-25
JP5668849B2 (ja) 2015-02-12
JP2015039026A (ja) 2015-02-26
CN103608875B (zh) 2016-06-29
CN103608875A (zh) 2014-02-26
JPWO2012172939A1 (ja) 2015-02-23
US9502170B2 (en) 2016-11-22
WO2012172939A1 (ja) 2012-12-20
TWI503852B (zh) 2015-10-11
US20140078643A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
KR101522490B1 (ko) 전자 부품 및 그 제조 방법
KR101463675B1 (ko) 전자 부품 및 그 제조 방법
US20150028988A1 (en) Laminated coil
KR101771731B1 (ko) 적층 칩 전자부품
JP5598452B2 (ja) 電子部品及びその製造方法
US20130147593A1 (en) Electronic component and method for producing the same
US20140253276A1 (en) Laminated inductor
US9349512B2 (en) Multi-layered chip electronic component
KR101523872B1 (ko) 전자 부품
KR101514912B1 (ko) 전자 부품
JP6583408B2 (ja) 積層セラミック電子部品
CN108987036B (zh) 线圈部件
JP6091838B2 (ja) 積層チップ電子部品
JP4780232B2 (ja) 積層型電子部品
JP2011192737A (ja) 電子部品及びその製造方法
WO2010010799A1 (ja) 電子部品及びその製造方法
JP2010205750A (ja) 電子部品
JP2009176829A (ja) 電子部品
JP2010199210A (ja) 電子部品
JP2010062501A (ja) 電子部品

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190503

Year of fee payment: 5