JP6583408B2 - 積層セラミック電子部品 - Google Patents

Description

この発明は、電子部品素体と外部電極とを共焼成することにより設けてなる積層セラミック電子部品に関するものである。

積層コンデンサ、積層コイル、積層ＬＣフィルタ、および積層バランなどの積層セラミック電子部品は、セラミック層と内部導体とを含む電子部品素体の表面に外部電極を設けてなる。特開２００２−２６０９３１号公報（特許文献１）には、そのようなセラミック電子部品である積層バランの一例が提案されている。

図８は、特許文献１に記載されている積層バラン２００の斜視図である。図８に記載の積層バラン２００は、バラン素体２０１と、バラン素体２０１の表面に設けられた外部電極２０２Ａないし２０２Ｆとを含む。

バラン素体２０１は、誘電体セラミック層と、平衡コイルパターンおよび不平衡コイルパターンをなす内部導体とを含む。また、バラン素体２０１は、互いに対向する長方形状の第１面および第２面と、第１面および第２面に直交して互いに対向し、第１面および第２面の長手方向に沿う第３面および第４面と、第１面から第４面に直交して互いに対向する第５面および第６面とを有する直方体形状をなしている。外部電極２０２Ａないし２０２Ｆは、バラン素体２０１の第１面と第３面と第２面とに亘って、および第１面と第４面と第２面とに亘って、図面上で角括弧状に設けられている。

このような積層バラン２００は、不平衡コイルパターンを挟むように上下に平衡コイルパターンを配置し、バラン素体２０１中に埋設した構造となっている。そのため、より一層の小型化を図ることができ、また大量にかつ安価に製造できるという利点を有する。

特開２００２−２６０９３１号公報

上記の積層バラン２００は、焼成前のバラン素体と、焼成後に外部電極２０２Ａないし２０２Ｆとなるように塗布された導体ペーストとを共焼成して得ることができる。その共焼成の際に、誘電体セラミック層および導体ペーストは、それぞれ焼結収縮する。両者の収縮差が大きい場合、外部電極２０２Ａないし２０２Ｆのうち少なくとも１つが、両者の界面に発生する剪断応力に耐えられず、焼成後のバラン素体２０１から剥がれてしまう虞がある。

そこで、この発明の目的は、電子部品素体からの外部電極の剥がれが抑えられた積層セラミック電子部品を提供することである。

この発明では、電子部品素体からの外部電極の剥がれが抑えられた積層セラミック電子部品を得るため、外部電極の構造についての改良が図られる。

この発明に係る積層セラミック電子部品は、セラミック層と内部導体とを含む電子部品素体と、電子部品素体の表面に設けられた外部電極とを含む。外部電極は、電子部品素体の表面に設けられた第１層と、第１層を覆うように設けられた第２層とを含んでなる。そして、第１層は、セラミック層を構成する元素のうち、少なくとも１種類の元素の酸化物を含んでおり、第２層は、セラミック層を構成する元素の酸化物を含まない。

上記の積層セラミック電子部品では、外部電極が電子部品素体の表面に設けられた第１層と、第１層を覆うように設けられた第２層とを含んでなる。そして、第１層はセラミック層を構成する元素のうち、少なくとも１種類の元素の酸化物を含んでいる。この場合、電子部品素体と外部電極とを共焼成した際に、電子部品素体と第１層との収縮差が小さくなっている。その結果、両者の界面に発生する剪断応力が小さくなっている。したがって、焼成後の電子部品素体からの外部電極の剥がれが抑えられている。

また、外部電極が、セラミック層を構成する元素の酸化物を含まず第１層よりも電気抵抗の低い第２層を含んでいるため、外部電極全体がセラミック層を構成する元素の酸化物を含む場合よりも、電気抵抗の増大が抑えられている。

この発明に係る積層セラミック電子部品は、以下の特徴を備えることが好ましい。すなわち、第１層は、セラミック層を構成する酸化物と同一の酸化物を含んでいる。

上記の積層セラミック電子部品では、第１層は、セラミック層を構成する酸化物と同一の酸化物、いわゆる共素地を含んでいる。この場合、電子部品素体と外部電極とを共焼成した際の電子部品素体と第１層との収縮差がより小さくなっている。したがって、焼成後の電子部品素体からの外部電極の剥がれが確実に抑えられている。

この発明に係る積層セラミック電子部品、およびその好ましい実施形態は、以下の特徴を備えることがさらに好ましい。すなわち、第１層に含まれる酸化物の少なくとも一部は、焼結して電子部品素体と接合している。

上記の積層セラミック電子部品では、第１層に含まれる酸化物の少なくとも一部は、焼結して電子部品素体と接合している。この場合、電子部品素体と接合した酸化物が、外部電極に食い込んだ形となっているため（後述の図４参照）、いわゆるアンカー効果が生じている。その結果、外部電極が電子部品素体に強固に接合される。したがって、焼成後の電子部品素体からの外部電極の剥がれがさらに確実に抑えられている。

この発明に係る積層セラミック電子部品、およびその好ましい種々の実施形態は、以下の特徴を備えることがさらに好ましい。すなわち、電子部品素体は、互いに対向する長方形状の第１面および第２面と、第１面および第２面に直交して互いに対向し、第１面および第２面の長手方向に沿う第３面および第４面と、第１面から第４面に直交して互いに対向する第５面および第６面とを有する直方体形状をなしている。そして、外部電極は、第１面と第３面と第２面に亘って、および第１面と第４面と第２面に亘って設けられている。

上記の積層セラミック電子部品では、外部電極は、第１面と第３面と第２面に亘って、および第１面と第４面と第２面に亘って設けられている。ここで、第１面は積層セラミック電子部品の上面、第２面は下面、第３面および第４面は対向する側面に相当する。この場合、特に小型化された積層セラミック電子部品において、十分な接合面積が確保できない虞のある上面、側面および下面に亘って細く設けられている外部電極であっても（後述の図１参照）、前述の効果を得ることができる。したがって、そのような外部電極であっても、焼成後の電子部品素体からの剥がれが抑えられている。

この発明に係る積層セラミック電子部品、およびその好ましい種々の実施形態の、さらに好ましい実施形態は、以下の特徴を備えることがさらに好ましい。すなわち、第１層は、第１面および第２面に設けられており、第２層は、第１面と第３面と第２面に亘って、および第１面と第４面と第２面に亘って設けられている。

上記の積層セラミック電子部品では、第１層は、第１面および第２面に設けられている。焼成後の電子部品素体からの外部電極の剥がれは、外部電極の端部である第１面および第２面に設けられた部分に発生しやすく、第３面および第４面における剥がれの発生はほとんどない。したがって、第１面および第２面に剥がれを抑える第１層が設けられていることにより、焼成後の電子部品素体からの外部電極の剥がれが確実に抑えられている。

この発明に係る積層セラミック電子部品では、外部電極が電子部品素体の表面に設けられた第１層と、第１層を覆うように設けられた第２層とを含んでなる。そして、第１層はセラミック層を構成する元素のうち、少なくとも１種類の元素の酸化物を含んでいる。この場合、電子部品素体と外部電極とを共焼成した際に、電子部品素体と第１層との収縮差が小さくなっている。その結果、両者の界面に発生する剪断応力が小さくなっている。したがって、焼成後の電子部品素体からの外部電極の剥がれが抑えられている。

また、外部電極が、セラミック層を構成する元素の酸化物を含まず第１層よりも電気抵抗の低い第２層を含んでいるため、外部電極全体がセラミック層を構成する元素の酸化物を含む場合よりも、電気抵抗の増大が抑えられている。

この発明に係る積層セラミック電子部品の第１の実施形態である積層セラミック電子部品１００の斜視図である。 図１に示した積層セラミック電子部品１００の上面図（電子部品素子の第１面）、下面図（電子部品素子の第２面）、一方の側面図（電子部品素子の第３面）、および他方の側面図（電子部品素子の第４面）である。 図１に示した積層セラミック電子部品１００の、Ｘ１−Ｘ１線を含む面の矢視断面図である。 図１に示した積層セラミック電子部品１００に相当する積層セラミック電子部品の断面ＳＥＭ観察写真、断面ＳＥＭ観察写真と同じ領域におけるＣｕマッピング分析結果、およびＳｉマッピング分析結果である。 図１に示した積層セラミック電子部品１００の製造方法の一例を説明するためのもので、未焼成電子部品素体作製工程、第１層用外部電極ペースト塗布工程、切断工程、第２層用外部電極ペースト塗布工程、および焼成工程における、積層セラミック電子部品の状態をそれぞれ模式的に示す斜視図である。 この発明に係る積層セラミック電子部品の第２ないし第４の実施形態である積層セラミック電子部品１００Ａないし１００Ｃの、図１のＸ１−Ｘ１線を含む面の矢視断面図に相当する断面図である。 この発明に係る積層セラミック電子部品の第５ないし第７の実施形態である積層セラミック電子部品１００Ｄないし１００Ｆの、図２の上面図に相当する上面図である。 背景技術の積層バラン（積層セラミック電子部品）２００の斜視図である。

以下にこの発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。

（積層セラミック電子部品の第１の実施形態）
この発明に係る積層セラミック電子部品の第１の実施形態である積層セラミック電子部品１００について、図１ないし図３を用いて説明する。

＜積層セラミック電子部品の構造＞
図１は、積層セラミック電子部品１００の斜視図である。図２（Ａ）は、積層セラミック電子部品１００の上面図であり、図２（Ｂ）は下面図であり、図２（Ｃ）は一方の側面図であり、図２（Ｄ）は他方の側面図である。図３は、積層セラミック電子部品１００の、図１および図２に示したＸ１−Ｘ１線を含む面（一点鎖線により図示）の矢視断面図である。

積層セラミック電子部品１００は、電子部品素体１と、電子部品素体の表面に設けられた外部電極２Ａないし２Ｆとを含む。電子部品素体１は、図３に示すように、セラミック層６と、内部導体としてのパターン導体７およびビア導体８とを含む。

セラミック層６は、例えばＢａ−Ａｌ−Ｓｉ系酸化物であるセラミック材料を含んでなる。内部導体は、例えばＣｕを用いて形成される。なお、図３では電子部品素体１の内部に点線が付されているが、これは電子部品素体１がセラミックグリーンシートを積層して焼結させたものであることを示すものであり、実際の素体中にこのような界面があることを示すものではない。

また、内部導体としてのパターン導体７およびビア導体８と、セラミック層６とを適宜組み合わせることにより、例えばインダクタおよびコンデンサが電子部品素体１の内部に形成される。そのようなインダクタおよびコンデンサを所定の個数および配置で作り込むことにより、積層セラミック電子部品１００を、例えば積層ＬＣフィルタ、および積層バランなどとすることができる。

また、電子部品素体１は、第１の実施形態においては、互いに対向する長方形状の第１面および第２面と、第１面および第２面に直交して互いに対向し、第１面および第２面の長手方向に沿う第３面および第４面と、第１面から第４面に直交して互いに対向する第５面および第６面とを有する直方体形状をなしている。ここで、第１面は電子部品素体１の上面に相当し、第２面は下面に相当する。また、第３面は電子部品素体１の一方の側面に相当し、第４面は他方の側面に相当する。そして、第５面は電子部品素体１の一方の端面に相当し、第６面は他方の端面に相当する。

なお、実際の電子部品素体は、例えばバレル処理により稜線および角部が面取りされている場合が多い。また、その結果、外部電極も丸みを帯びた形状となっている。一方、図１ないし図３では、電子部品素体１を稜線および角部を有する直方体形状として図示している。これらは実際の積層セラミック電子部品の電子部品素体を模式的に表したものであって、実際の積層セラミック電子部品が稜線および角部を有していることを意味しない。

外部電極２Ａは、電子部品素体１の第１面および第２面に設けられた第１層３Ａおよび４Ａと、第１層３Ａおよび４Ａを覆うように、第１面と第３面と第２面に亘って設けられた第２層５Ａとを含んでなる（図２（Ａ）、（Ｂ）、（Ｄ）および図３参照）。外部電極２Ｄは、電子部品素体１の第１面および第２面に設けられた第１層３Ｄおよび４Ｄと、第１層３Ｄおよび４Ｄを覆うように、第１面と第４面と第２面に亘って設けられた第２層５Ｄとを含んでなる（図２（Ａ）、（Ｂ）、（Ｃ）および図３参照）。

すなわち、外部電極２Ａおよび２Ｄは、電子部品素体１の第１面と第３面と第２面とに亘って、および第１面と第４面と第２面とに亘って、図面上で角括弧状に設けられている。外部電極２Ｂ、２Ｃ、２Ｅおよび２Ｆも、図２および図３に図示されているように、外部電極２Ａおよび２Ｄと同様の構造を有している。なお、外部電極２Ａないし２Ｆも、前述したように、実際の積層セラミック電子部品の丸みを帯びた外部電極を模式的に表したものと見なす。

外部電極２Ａの第１層３Ａおよび４Ａは、第１の実施形態においては、導電成分としてＣｕを含み、さらにセラミック層６を構成するＢａ−Ａｌ−Ｓｉ系酸化物と同一の酸化物を、いわゆる共素地として含んでいる。外部電極２Ｂないし２Ｆも、外部電極２Ａと同様に、その第１層３Ｂないし３Ｆおよび４Ｂないし４Ｆは、セラミック層６を構成するＢａ−Ａｌ−Ｓｉ系酸化物と同一の酸化物を共素地として含んでいる。なお、第１層に含まれる酸化物は、セラミック層６の共素地でなくてもよく、セラミック層６を構成する元素のうち、少なくとも１種類の元素の酸化物を含んでいればよい。

一方、外部電極２Ａの第２層５Ａは、セラミック層６を構成する元素の酸化物を含んでおらず、この実施形態においては、実質的には導電成分のＣｕを含んでなる。外部電極２Ｂないし２Ｆも、外部電極２Ａと同様に、その第２層５Ｂないし５Ｆは、セラミック層６を構成する元素の酸化物を含んでおらず、実質的には導電成分のＣｕを含んでなる。第２層５Ａないし５Ｆは、セラミック層６を構成する元素の酸化物を含んでいないため、電気抵抗が第１層３Ａないし３Ｆおよび４Ａないし４Ｆより低くなる。

なお、第２層５Ａないし５Ｆは、Ｃｕ以外の単体金属または合金でもよく、電気抵抗が第１層より低くなっていれば、セラミック層６を構成する元素以外の元素の酸化物を含んでいてもよい。また、第２層５Ａないし５Ｆは、Ｃｕ層の上に形成されたＮｉおよびＳｎなどのめっき層を含んでいてもよい（図４（Ａ）、（Ｂ）参照）。

上記の積層セラミック電子部品１００では、第１層３Ａないし３Ｆおよび４Ａないし４Ｆがセラミック層６の共素地を含んでいる。そのため、後述するように電子部品素体１と外部電極２Ａないし２Ｆとを共焼成した際に、電子部品素体と第１層３Ａないし３Ｆおよび４Ａないし４Ｆとの収縮差が小さくなっている。その結果、電子部品素体と第１層との界面に発生する剪断応力が小さくなっている。したがって、焼成後の電子部品素体１からの外部電極２Ａないし２Ｆの剥がれが抑えられている。

また、外部電極２Ａないし２Ｆは、セラミック層６を構成する元素の酸化物を含まず第１層３Ｂないし３Ｆおよび４Ｂないし４Ｆよりも電気抵抗の低い第２層５Ａないし５Ｆを含んでいる。そのため、外部電極全体がセラミック層６を構成する元素の酸化物を含む場合よりも、電気抵抗の増大が抑えられている。

上記の剥がれが抑えられるメカニズムについて、図４を用いてさらに詳細に説明する。
図４（Ａ）は、積層セラミック電子部品１００に相当する積層セラミック電子部品の断面ＳＥＭ観察写真である。図４（Ｂ）は断面ＳＥＭ観察写真と同じ領域におけるＣｕマッピング分析結果であり、図４（Ｃ）はＳｉマッピング分析結果である。

図４（Ａ）ないし（Ｃ）から分かるように、この発明に係る積層セラミック電子部品では、Ｂａ−Ａｌ−Ｓｉ系のセラミック層を含む電子部品素体の表面に、Ｃｕとセラミック層の共素地とを含む第１層が設けられている。また、第１層を覆うように、焼き付けによるＣｕ層と、ＮｉおよびＳｎのめっき層とを含む第２層が設けられている。

第１層が共素地を含む場合、電子部品素体と外部電極とを共焼成した際の電子部品素体と第１層との収縮差が小さくなっている。さらに、第１層に含まれる共素地の少なくとも一部は、焼結して電子部品素体と接合し、外部電極に食い込んだ形となることにより、いわゆるアンカー効果をもたらしている。すなわち、電子部品素体と外部電極との界面に発生する剪断応力が小さく抑えられ、かつ外部電極が電子部品素体に強固に接合されているため、焼成後の電子部品素体からの外部電極の剥がれが確実に抑えられている。

なお、前述したように、第１層に含まれる酸化物がセラミック層を構成する元素のうち、少なくとも１種類の元素の酸化物であれば、電子部品素体と外部電極とを共焼成した際の電子部品素体と第１層との収縮差は小さくなる。すなわち、焼成後の電子部品素体からの外部電極の剥がれが抑えられている。

＜積層セラミック電子部品の製造方法＞
図１ないし図３に示した積層セラミック電子部品１００の製造方法の一例について、図５を用いて説明する。

＜未焼成電子部品素体作製工程＞
図５（Ａ）は、積層セラミック電子部品１００の製造方法における未焼成電子部品素体作製工程における、積層セラミック電子部品の状態を模式的に示す斜視図である。この実施形態における未焼成電子部品素体作製工程では、未焼成の電子部品素体１Ｒを集合体として作製している。なお、未焼成電子部品素体作製工程において、未焼成の電子部品素体１Ｒの集合体を切断して、個片化してもよい。

この工程では、まず、セラミック材料粉末を用いてセラミックグリーンシートを作製する。次に、セラミックグリーンシートにパターン導体およびビア導体を、導体ペーストを用いて形成する。そして、所定の経路を有する内部導体が形成されるように、パターン導体およびビア導体が形成されたものを含むセラミックグリーンシートを積層圧着し、未焼成の電子部品素体１Ｒの集合体を作製する。なお、図５（Ａ）では、未焼成の電子部品素体１Ｒの集合体上に点線が付されているが、これは後述の切断工程での切断位置を示すものであり、実際の集合体上にこのような界面があることを示すものではない。

＜第１層用外部電極ペースト塗布工程＞
図５（Ｂ）は、積層セラミック電子部品１００の製造方法における第１層用外部電極ペースト塗布工程における、積層セラミック電子部品の状態を模式的に示す斜視図である。第１層用外部電極ペーストは、固形分として金属導体とセラミック層６の共素地とを含む。この実施形態における第１層用外部電極ペースト塗布工程では、未焼成の電子部品素体１Ｒの集合体上に第１層用外部電極ペーストを塗布している。なお、個片化した未焼成の電子部品素体１Ｒに第１層用外部電極ペーストを塗布してもよい。

この工程では、未焼成の電子部品素体１Ｒの集合体上の上面および下面に第１層用外部電極ペーストを塗布し、上面側に未焼成の第１層３ＡＲないし３ＦＲを設け、下面側に不図示の未焼成の第１層４ＡＲないし４ＦＲを設ける。第１層用外部電極ペーストの塗布は、スクリーン印刷など平面印刷に通常用いられる印刷装置を用いて行なうことができる。この場合、未焼成の第１層３ＡＲないし３ＦＲ、および４ＡＲないし４ＦＲは、後述の切断工程で集合体を切断し、個片化された未焼成の電子部品素体１Ｒとなった状態で所定の形状となるように、一部つながった状態で設けられる。なお、図５（Ｂ）においても、切断予定位置が点線で表されている。

＜切断工程＞
図５（Ｃ）は、積層セラミック電子部品１００の製造方法における切断工程における、積層セラミック電子部品の状態を模式的に示す斜視図である。なお、前述のように、未焼成電子部品素体作製工程に切断工程を含めるようにしてもよい。

この工程では、未焼成の電子部品素体１Ｒの集合体を切断して、個片化された未焼成の電子部品素体１Ｒとする。集合体の切断は、ダイシングソーなどの通常用いられる切断装置を用いて行なうことができる。また、切断工程後に、必要に応じてバレル処理を行ない、稜線および角部の面取りを行なってもよい。

＜第２層用外部電極ペースト塗布工程＞
図５（Ｄ）は、積層セラミック電子部品１００の製造方法における第２層用外部電極ペースト塗布工程における、積層セラミック電子部品の状態を模式的に示す斜視図である。第２層用外部電極ペーストは、固形分として金属導体を含み、第１層用外部電極ペーストには含まれていたセラミック層６の共素地を含まない。

この工程では、未焼成の第１層３ＡＲないし３ＦＲ、および不図示の４ＡＲないし４ＦＲを覆うように未焼成の第２層５ＡＲないし５ＦＲを設ける。すなわち、未焼成の第２層５ＡＲないし５ＦＲは、未焼成の電子部品素体１Ｒの第１面（上面）と第３面（一方の側面）と第２面（下面）に亘って、および第１面と第４面（他方の側面）と第２面に亘って、図面上で角括弧状に設けられる。第２層用外部電極ペーストの塗布は、ディッピング装置など多面塗布に通常用いられる塗布装置を用いて行なうことができる。

＜焼成工程＞
図５（Ｅ）は、積層セラミック電子部品１００の製造方法における焼成工程における、積層セラミック電子部品の状態を模式的に示す斜視図である。

この工程では、未焼成の外部電極が設けられた未焼成の電子部品素体１Ｒを焼成する。すなわち、電子部品素体と外部電極とは、共焼成される。焼成条件は、セラミック層６に含まれるセラミック材料の材質と、内部導体の材質と、外部電極の材質とに応じて適宜設定される。

以上で説明した製造方法により、この発明に係る積層セラミック電子部品１００を効率的に製造することができる。

（積層セラミック電子部品の第２ないし第７の実施形態）
この発明に係る積層セラミック電子部品の第２ないし第７の実施形態である積層セラミック電子部品１００Ａないし１００Ｆについて、図６および図７を用いて説明する。

図６（Ａ）は、この発明に係る積層セラミック電子部品の第２の実施形態である積層セラミック電子部品１００Ａの断面図である。積層セラミック電子部品１００では、外部電極２Ａないし２Ｆの第１層は、電子部品素体１の第３面および第４面まで到達するように、第１面および第２面に設けられていた。一方、積層セラミック電子部品１００Ａでは、外部電極２Ａないし２Ｆの第１層は、電子部品素体１の第３面および第４面まで到達せず、第１面および第２面のみに設けられている。

焼成後の電子部品素体からの外部電極の剥がれは、外部電極の第１面および第２面に設けられた部分の、特に先端部に発生しやすい。積層セラミック電子部品１００Ａでは、外部電極の少なくとも先端部を、前述のように酸化物を含む第１層と、酸化物を含まない第２層とを含むようにしてあるので、外部電極の剥がれが抑えられている。

図６（Ｂ）は、この発明に係る積層セラミック電子部品の第３の実施形態である積層セラミック電子部品１００Ｂの断面図である。積層セラミック電子部品１００では、外部電極２Ａないし２Ｆの第２層は、第１層を全て覆うように設けられていた。一方、積層セラミック電子部品１００Ｂでは、第１層の先端部は、第２層によって覆われていない。

例えば積層セラミック電子部品１００において第２層を焼き付けＣｕ層と、ＮｉおよびＳｎめっき層とを含むようにした場合、焼成後の外部電極２Ａないし２Ｆの電子部品素体１からの剥がれは抑えられるものの、めっき液が電子部品素体１と第２層との界面に浸入し、剥がれが生じる虞がある。積層セラミック電子部品１００Ｂでは、外部電極２Ａないし２Ｆの先端部は電子部品素体１と密着性のよい第１層となっているので、めっき液の浸入、およびそれによる剥がれが抑えられている。

図６（Ｃ）は、この発明に係る積層セラミック電子部品の第４の実施形態である積層セラミック電子部品１００Ｃの断面図である。積層セラミック電子部品１００では、外部電極２Ａないし２Ｆの第１層は、電子部品素体１の第３面および第４面まで到達してはいるが、第１面および第２面のみに設けられていた。一方、積層セラミック電子部品１００Ｃでは、外部電極２Ａないし２Ｆの第１層は、電子部品素体１の第１面および第３面、第２面および第３面、第１面および第４面、ならびに第２面および第４面に跨って、鉤括弧状に設けられている。

外部電極の面積が小さい場合、外部電極と電子部品素体との密着強度が低くなる虞がある。積層セラミック電子部品１００Ｃでは、第１層を第３層および第４層に至るまで設けるようにしてあるので、外部電極２Ａないし２Ｆと電子部品素体１との密着強度が向上し、外部電極の面積が小さい場合でも外部電極の剥がれが抑えられている。

図７（Ａ）は、この発明に係る積層セラミック電子部品の第５の実施形態である積層セラミック電子部品１００Ｄの上面図である。積層セラミック電子部品１００では、第１面および第２面に設けられている外部電極２Ａないし２Ｆの第１層および第２層は、共に矩形状となっていた。図７（Ａ）に示すように、第１面および第２面に設けられている外部電極２Ａないし２Ｆの第１層および第２層は、共に矩形状以外の形状、例えば半円状でもよい。この場合、積層セラミック電子部品１００と同等の効果が得られる。

図７（Ｂ）は、この発明に係る積層セラミック電子部品の第６の実施形態である積層セラミック電子部品１００Ｅの上面図である。積層セラミック電子部品１００では、第１面および第２面に設けられている外部電極２Ａないし２Ｆの第１層および第２層は、共に矩形状となっていた。図７（Ｂ）に示すように、第１面および第２面に設けられている外部電極２Ａないし２Ｆの第１層および第２層は、両者が異なる形状、例えば第１層が矩形状、第２層が半円状でもよい。この場合、第１層の角部が第２層から露出することになる。この場合、第２層には角部がないので、めっきによる剥がれがさらに抑えられる。

図７（Ｃ）は、この発明に係る積層セラミック電子部品の第７の実施形態である積層セラミック電子部品１００Ｆの上面図である。図７（Ｃ）も、図７（Ｂ）と同様に、第１面および第２面に設けられている外部電極２Ａないし２Ｆの第１層および第２層は、両者が異なる形状となっている。図７（Ｃ）の場合は、第１層が半楕円状、第２層が半円状となっている。この場合、第２層には角部がないので、めっきによる剥がれがさらに抑えられる。さらに、第２層の先端から第１層が露出するようにしてあるため、焼成時の剥がれもさらに抑えられる。

なお、この発明は上記の実施形態に限定されるものではなく、この発明の範囲内において、種々の応用、変形を加えることができる。すなわち、セラミック層と内部導体とを含む電子部品素体と、前記電子部品素体の表面に設けられた外部電極とを含む積層セラミック電子部品であれば、この発明を適用することができる。例えば、セラミック層を構成する酸化物、内部導体の形成位置およびそれによる回路構成、外部電極の材質、個数および形成位置、ならびに第１層に含まれる酸化物と導電成分との比率などは、積層セラミック電子部品に必要とされる機能に合わせて適宜に変更することができる。

また、この明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。

１００，１００Ａ〜１００Ｆ 積層セラミック電子部品、１ 電子部品素体、２Ａ〜２Ｆ 外部電極、３Ａ〜３Ｆ，４Ａ〜４Ｆ 第１層、５Ａ〜５Ｆ 第２層、６ セラミック層、７ パターン導体（内部導体）、８ ビア導体（内部導体）。

Claims (7)

1. セラミック層と内部導体とを含む電子部品素体と、前記電子部品素体の表面に設けられた外部電極とを含む積層セラミック電子部品であって、
   前記外部電極は、前記電子部品素体の表面に設けられた第１層と、前記第１層を覆うように設けられた第２層とを含んでなり、
   前記第１層は、前記セラミック層を構成する元素のうち、少なくとも１種類の元素の酸化物を含んでおり、
   前記第２層は、前記セラミック層を構成する元素の酸化物を含んでおらず、
   前記第１層の縁部の少なくとも一部は、前記第２層によって覆われずに露出しており、
   前記電子部品素体は、互いに対向する長方形状の第１面および第２面と、前記第１面および前記第２面に直交して互いに対向し、前記第１面および前記第２面の長手方向に沿う第３面および第４面と、前記第１面から前記第４面に直交して互いに対向する第５面および第６面とを有する直方体形状をなし、
   前記外部電極は、前記第１面と前記第３面と前記第２面に亘って、および前記第１面と前記第４面と前記第２面に亘って設けられており、
   前記第１層は、前記第１面および前記第２面に設けられており、
   前記第２層は、前記第１面と前記第３面と前記第２面に亘って、および前記第１面と前記第４面と前記第２面に亘って設けられており、
   前記外部電極のうちの前記第１面に設けられた部分を平面視した場合に、当該部分における前記第１層の先端部は、前記第２層によって覆われずに露出している、積層セラミック電子部品。
2. 前記外部電極のうちの前記第１面に設けられた部分を平面視した場合に、当該部分における前記第１層は半楕円状であり、当該部分における前記第２層は半円状である、請求項１に記載の積層セラミック電子部品。
3. セラミック層と内部導体とを含む電子部品素体と、前記電子部品素体の表面に設けられた外部電極とを含む積層セラミック電子部品であって、
   前記外部電極は、前記電子部品素体の表面に設けられた第１層と、前記第１層を覆うように設けられた第２層とを含んでなり、
   前記第１層は、前記セラミック層を構成する元素のうち、少なくとも１種類の元素の酸化物を含んでおり、
   前記第２層は、前記セラミック層を構成する元素の酸化物を含んでおらず、
   前記第１層の縁部の少なくとも一部は、前記第２層によって覆われずに露出しており、
   前記電子部品素体は、互いに対向する長方形状の第１面および第２面と、前記第１面および前記第２面に直交して互いに対向し、前記第１面および前記第２面の長手方向に沿う第３面および第４面と、前記第１面から前記第４面に直交して互いに対向する第５面および第６面とを有する直方体形状をなし、
   前記外部電極は、前記第１面と前記第３面と前記第２面に亘って、および前記第１面と前記第４面と前記第２面に亘って設けられており、
   前記第１層は、前記第１面および前記第２面に設けられており、
   前記第２層は、前記第１面と前記第３面と前記第２面に亘って、および前記第１面と前記第４面と前記第２面に亘って設けられており、
   前記外部電極のうちの前記第１面に設けられた部分を平面視した場合に、当該部分における前記第１層の角部は、前記第２層によって覆われずに露出している、積層セラミック電子部品。
4. 前記外部電極のうちの前記第１面に設けられた部分を平面視した場合に、当該部分における前記第１層は矩形状であり、当該部分における前記第２層は半円状である、請求項３に記載の積層セラミック電子部品。
5. セラミック層と内部導体とを含む電子部品素体と、前記電子部品素体の表面に設けられた外部電極とを含む積層セラミック電子部品であって、
   前記外部電極は、前記電子部品素体の表面に設けられた第１層と、前記第１層を覆うように設けられた第２層とを含んでなり、
   前記第１層は、前記セラミック層を構成する元素のうち、少なくとも１種類の元素の酸化物を含んでおり、
   前記第２層は、前記セラミック層を構成する元素の酸化物を含んでおらず、
   前記第１層の縁部の少なくとも一部は、前記第２層によって覆われずに露出しており、
   前記電子部品素体は、互いに対向する長方形状の第１面および第２面と、前記第１面および前記第２面に直交して互いに対向し、前記第１面および前記第２面の長手方向に沿う第３面および第４面と、前記第１面から前記第４面に直交して互いに対向する第５面および第６面とを有する直方体形状をなし、
   前記外部電極は、前記第１面と前記第３面と前記第２面に亘って、および前記第１面と前記第４面と前記第２面に亘って設けられており、
   前記第１層は、前記第１面および前記第２面に設けられており、
   前記第２層は、前記第１面と前記第３面と前記第２面に亘って、および前記第１面と前記第４面と前記第２面に亘って設けられており、
   前記外部電極のうちの前記第１面に設けられた部分を平面視した場合に、当該部分における前記第１層および前記第２層の形状は、互いに異なっている、積層セラミック電子部品。
6. 前記第１層は、前記セラミック層を構成する酸化物と同一の酸化物を含んでいる、請求項１から５のいずれかに記載の積層セラミック電子部品。
7. 前記第１層に含まれる酸化物の少なくとも一部は、焼結して前記電子部品素体と接合している、請求項１から６のいずれかに記載の積層セラミック電子部品。