WO2023002894A1 - セラミック電子部品 - Google Patents

セラミック電子部品 Download PDF

Info

Publication number
WO2023002894A1
WO2023002894A1 PCT/JP2022/027528 JP2022027528W WO2023002894A1 WO 2023002894 A1 WO2023002894 A1 WO 2023002894A1 JP 2022027528 W JP2022027528 W JP 2022027528W WO 2023002894 A1 WO2023002894 A1 WO 2023002894A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic
electronic component
line segment
ceramic electronic
base electrode
Prior art date
Application number
PCT/JP2022/027528
Other languages
English (en)
French (fr)
Inventor
裕史 大家
清弘 樫内
徹 八十
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023002894A1 publication Critical patent/WO2023002894A1/ja
Priority to US18/413,380 priority Critical patent/US20240153709A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Definitions

  • the present invention relates to ceramic electronic components.
  • a multilayer ceramic substrate having a structure in which external terminal electrodes are provided along the main surface of a component body including a plurality of laminated ceramic layers is known. .
  • Patent Document 1 discloses a laminated ceramic electronic component mounted on a mounting substrate, which includes a component body including a plurality of laminated ceramic layers, an internal conductor provided inside the component body, an external terminal electrode provided on the first main surface of the component body extending in the extending direction of the ceramic layer and used to be electrically connected to the mounting board, wherein the external terminal electrode is conductive It is obtained by baking a paste, and has an exposed portion exposed on the first main surface and an embedded portion extending to be embedded in the component body at least part of the peripheral edge portion.
  • a laminated ceramic electronic component comprising: a covering ceramic layer (insulating covering layer) covering the embedded portion and exposed on the first main surface;
  • a laminated ceramic electronic component is disclosed in which the composition of the ceramic is different from that of the base ceramic layer constituting the component body.
  • the present invention has been made to solve the above problems, and the present invention prevents the external electrodes from peeling off from the surface of the ceramic electronic component even when stress is concentrated on the external electrodes formed on the ceramic electronic component. It is an object of the present invention to provide a ceramic electronic component capable of preventing external electrodes from cracking.
  • a ceramic electronic component of the present invention has a first surface, a second surface facing the first surface, and a side surface connecting the first surface and the second surface.
  • a base electrode is formed, and a side electrode connected to the first base electrode is formed on the side surface.
  • the first base electrode and the side electrode constitute an external electrode.
  • a ceramic protective layer is formed over at least a portion of the contour of the electrode.
  • the ceramic electronic component of the present invention can prevent the external electrodes from peeling off from the surface of the ceramic electronic component and the external electrodes from cracking even when stress is concentrated on the external electrodes formed on the ceramic electronic component. can.
  • FIG. 1 is a perspective view schematically showing an example of a ceramic electronic component according to a first embodiment of the invention.
  • FIG. 2 is a schematic diagram of an example of the ceramic electronic component according to the first embodiment of the present invention, viewed from a direction perpendicular to the first surface.
  • FIG. 3 is a schematic diagram of an example of the ceramic electronic component according to the first embodiment of the present invention viewed from a direction perpendicular to the side surface.
  • FIG. 4 is a schematic diagram of an example of the ceramic electronic component according to the first embodiment of the present invention, viewed from a direction perpendicular to the second surface.
  • FIG. 5 is an enlarged view of the portion enclosed by the dashed line in FIG.
  • FIG. 6A is a plan view schematically showing an example of the shape of one end of a side electrode formed on a first base electrode of the ceramic electronic component according to the first embodiment of the present invention
  • FIG. 6B is a plan view schematically showing an example of another shape of one end of the side electrode formed on the first base electrode of the ceramic electronic component according to the first embodiment of the present invention
  • FIG. 6C is a plan view schematically showing an example in which a protective layer is not provided on the first base electrode of the ceramic electronic component and one end of the side electrode protrudes from the outline of the first base electrode; is.
  • 7A is a cross-sectional view taken along the line AA of FIG. 2.
  • FIG. FIG. 7B is a modification of FIG. 7A.
  • FIG. 8A is a schematic diagram of another example of the ceramic electronic component according to the first embodiment of the present invention, viewed from a direction perpendicular to the first surface.
  • FIG. 8B is a cross-sectional view taken along line BB of FIG. 8A.
  • FIG. 8C is a schematic diagram of another example of the ceramic electronic component according to the first embodiment of the present invention, viewed from a direction perpendicular to the side surface;
  • FIG. 9A is a schematic diagram of an example of the formation position of the ceramic protective layer when viewed from the direction perpendicular to the first surface of the ceramic electronic component according to the first embodiment of the present invention.
  • FIG. 8A is a schematic diagram of another example of the ceramic electronic component according to the first embodiment of the present invention, viewed from a direction perpendicular to the first surface.
  • FIG. 8B is a cross-sectional view taken along line BB of FIG. 8A.
  • FIG. 8C is a schematic diagram of another example of the ceramic electronic component according to the
  • FIG. 9B is a schematic diagram of an example of the formation position of the ceramic protective layer when viewing the ceramic electronic component according to the first embodiment of the present invention from a direction perpendicular to the first surface.
  • FIG. 9C is a schematic diagram of an example of the formation position of the ceramic protective layer when viewing the ceramic electronic component according to the first embodiment of the present invention from a direction perpendicular to the first surface.
  • FIG. 9D is a schematic diagram of an example of the formation position of the ceramic protective layer when viewing the ceramic electronic component according to the first embodiment of the present invention from a direction perpendicular to the first surface.
  • FIG. 9E is a schematic diagram of an example of the formation position of the ceramic protective layer when viewing the ceramic electronic component according to the first embodiment of the present invention from a direction perpendicular to the first surface.
  • FIG. 9F is a schematic diagram of an example of the formation position of the ceramic protective layer when viewing the ceramic electronic component according to the first embodiment of the present invention from a direction perpendicular to the first surface.
  • FIG. 10A is a cross-sectional view schematically showing an example of a base electrode forming process when manufacturing the ceramic electronic component according to the first embodiment of the present invention.
  • FIG. 10B is a cross-sectional view schematically showing an example of a ceramic protective layer forming step when manufacturing the ceramic electronic component according to the first embodiment of the present invention.
  • FIG. 10A is a cross-sectional view schematically showing an example of a base electrode forming process when manufacturing the ceramic electronic component according to the first embodiment of the present invention.
  • FIG. 10B is a cross-sectional view schematically showing an example of a ceramic protective
  • FIG. 10C is a cross-sectional view schematically showing an example of the lamination process when manufacturing the ceramic electronic component according to the first embodiment of the present invention.
  • FIG. 10D is a cross-sectional view schematically showing an example of a pressing process when manufacturing the ceramic electronic component according to the first embodiment of the present invention.
  • 10E is a cross-sectional view schematically showing an example of a cutting process when manufacturing the ceramic electronic component according to the first embodiment of the present invention;
  • FIG. 10F is a cross-sectional view schematically showing an example of a side electrode forming process when manufacturing the ceramic electronic component according to the first embodiment of the present invention.
  • FIG. 10G is a cross-sectional view schematically showing an example of a firing process when manufacturing the ceramic electronic component according to the first embodiment of the present invention.
  • FIG. 11 is a cross-sectional view schematically showing an example of the ceramic electronic component according to the second embodiment of the invention.
  • FIG. 12 is a schematic diagram of an example of the ceramic electronic component according to the third embodiment of the present invention, viewed from a direction perpendicular to the side surface.
  • FIG. 13 is a schematic diagram of another example of the ceramic electronic component according to the third embodiment of the present invention, viewed from a direction perpendicular to the side surface.
  • the ceramic electronic component of the present invention will be described below.
  • the present invention is not limited to the following configurations, and can be appropriately modified and applied without changing the gist of the present invention. It should be noted that a combination of two or more of the individual preferred configurations of the invention described below is also the invention.
  • a ceramic electronic component of the present invention has a first surface, a second surface facing the first surface, and a side surface connecting the first surface and the second surface.
  • a base electrode is formed, and a side electrode connected to the first base electrode is formed on the side surface.
  • the first base electrode and the side electrode constitute an external electrode.
  • a ceramic protective layer is formed over at least a portion of the contour of the electrode.
  • the ceramic electronic component of the present invention may have any structure as long as it satisfies the above-described structure, as long as the effect of the present invention is exhibited.
  • FIG. 1 is a perspective view schematically showing an example of a ceramic electronic component according to a first embodiment of the invention.
  • FIG. 2 is a schematic diagram of an example of the ceramic electronic component according to the first embodiment of the present invention, viewed from a direction perpendicular to the first surface.
  • FIG. 3 is a schematic diagram of an example of the ceramic electronic component according to the first embodiment of the present invention viewed from a direction perpendicular to the side surface.
  • FIG. 4 is a schematic diagram of an example of the ceramic electronic component according to the first embodiment of the present invention, viewed from a direction perpendicular to the second surface.
  • the ceramic electronic component 1 has a first surface 11, a second surface 12 facing the first surface 11, and a side surface 13 connecting the first surface 11 and the second surface 12.
  • a ceramic substrate 10 having a The first surface 11 and the side surface 13 form a first ridgeline 31 , and the second surface 12 and the side surface form a second ridgeline 32 .
  • a first base electrode 21 is formed on the first surface 11
  • a second base electrode 22 is formed on the second surface 12
  • a first base electrode 21 and a second base electrode 22 are formed on the side surface 13
  • a side electrode 23 is formed to connect the .
  • the first base electrode 21 , the second base electrode 22 , and the side electrode 23 constitute external electrodes in the ceramic electronic component 1 . In the following description, when there is no particular need to distinguish between the first base electrode 21, the second base electrode 22, and the side electrode 23, these are also collectively referred to simply as "external electrodes.”
  • the first base electrodes 21 are rectangular in plan view, and are formed three each along the upper first edge line 31a and the lower first edge line 31b.
  • the second base electrode 22 has a rectangular shape in plan view, and is formed three each along the upper second edge line 32a and the lower second edge line 32b.
  • the number of base electrodes formed on each surface is not particularly limited, and only one may be formed, or a plurality of base electrodes may be formed.
  • first base electrode 21 may be formed on the first surface 11, or two or more may be formed.
  • second base electrode 22 may be formed on the second surface 12, or two or more may be formed.
  • One end portion 23 a of the side electrode 23 is also formed on the first base electrode 21 across the first ridge line 31 .
  • the other end 23 b of the side electrode 23 is also formed on the second base electrode 22 across the second ridge line 32 .
  • a ceramic protective layer 40 is formed on at least part of the outline of the first base electrode 21 .
  • the ceramic base material 10 and the ceramic protective layer 40 are joined together by ceramic-ceramic members. become stronger than Therefore, even if stress concentrates on the first base electrode 21, it is possible to prevent the first base electrode 21 from peeling off from the surface of the ceramic electronic component 1 and to prevent the first base electrode 21 from cracking.
  • the ceramic protective layer is not formed on the outline of the second base electrode 22 and the outline of the side electrode 23 .
  • FIG. 5 is an enlarged view of the portion enclosed by the dashed line in FIG.
  • the first base electrode 21 shown in FIG. 5 has a rectangular planar shape.
  • the contour of the first base electrode 21 is formed by a first line segment 21a, a second line segment 21b, a third line segment 21c and a fourth line segment 21d.
  • the first line segment 21a and the third line segment 21c are parallel, and the second line segment 21b and the fourth line segment 21d are parallel.
  • the first line segment 21a connects with the second line segment 21b and the fourth line segment 21d, and the third line segment 21c connects with the second line segment 21b and the fourth line segment 21d.
  • the first line segment 21 a overlaps the first edge line 31 .
  • the ceramic protective layer 40 is formed to cover the second line segment 21b and the fourth line segment 21d, leaving the third line segment 21c exposed.
  • the side electrodes 23 may be formed by a dipping method.
  • the side electrode 23 may bleed, protrude from the contour of the first base electrode 21 , and be formed on the first surface 11 other than the first base electrode 21 .
  • the ceramic protective layer 40 blocks the bleeding of the side electrode 23 and prevents the side electrode 23 from being formed on the first surface 11 other than the first base electrode 21. be able to.
  • one end portion 23a of the side electrode 23 is also formed on the first base electrode 21 across the first ridgeline 31 .
  • FIG. 6A is a plan view schematically showing an example of the shape of one end of a side electrode formed on a first base electrode of the ceramic electronic component according to the first embodiment of the present invention
  • FIG. 6B is a plan view schematically showing an example of another shape of one end of the side electrode formed on the first base electrode of the ceramic electronic component according to the first embodiment of the present invention
  • one end 23a of the side electrode 23 formed on the first surface 11 is positioned inside the contour of the first base electrode 21. may be formed.
  • the ceramic protective layer 40 is formed so as to partially cover the outline of the first base electrode 21, One end 23 a of 23 may be formed to cover both the first base electrode 21 and the ceramic protective layer 40 . In either mode, one end 23a of the side electrode 23 can contact the first base electrode 21, so that the side electrode 23 connects the first base electrode 21 and the second base electrode 22. can be done.
  • FIG. 6C is a plan view schematically showing an example in which a protective layer is not provided on the first base electrode of the ceramic electronic component and one end of the side electrode protrudes from the outline of the first base electrode; is.
  • the protective layer is not formed on the first base electrode 21 as shown in FIG. 6C and one end 23a of the side electrode 23 protrudes from the outline of the first base electrode 21, the first base electrode 21 is not formed.
  • the end portion 23a of the side electrode 23 is also formed on the first surface 11 beyond the defined range.
  • the width of the end portion 23a of the side electrode 23 (the width indicated by symbol W in FIG. 3) can be adjusted, for example, in the following directions.
  • the width of the end portion 23a of the formed side electrode 23 can be adjusted by adjusting the dip width.
  • the width of the end portion 23a of the side electrode 23 may be adjusted by masking the first base electrode 21 and the like.
  • the width of the end portion 23a of the side electrode 23 can be adjusted by adjusting the width of the opening of the metal mask.
  • FIG. 7A is a cross-sectional view taken along the line AA of FIG. 2.
  • FIG. 7A in the ceramic electronic component 1, the first base electrode 21 and the ceramic protective layer 40 are embedded in the ceramic substrate 10, and the surface of the first base electrode 21 and the surface of the ceramic protective layer 40 are It is formed on the same plane as the first surface 11 .
  • the surface of the first base electrode and the surface of the ceramic protective layer are not formed on the same plane as the first surface. It may protrude from the material to form a convex portion, or may be pressed into the ceramic substrate to form a concave portion.
  • stress from the side surface of the first base electrode 21 is less likely to be received. 21 can be prevented from peeling off, and cracking of the first base electrode 21 can be prevented.
  • internal electrodes 25 and vias 26 are formed inside the ceramic substrate 10 .
  • the internal electrodes 25, the vias 26, and the like are not particularly limited, and it is preferable that the ceramic electronic component 1 has a normal aspect that allows it to function.
  • the first surface 11 is preferably the mounting surface. If the first surface 11 is the mounting surface, stress tends to concentrate on the first base electrode 21 . However, in the ceramic electronic component 1, since the ceramic protective layer 40 is formed so as to cover the second line segment 21b and the fourth line segment 21d of the first base electrode 21, the mechanical strength (flexural strength, drop strength, strength, fixing strength, etc.) are improved. Therefore, even if stress concentrates on the first base electrode 21, it is possible to prevent the first base electrode 21 from peeling off from the first surface 11, which is the mounting surface, and to prevent the first base electrode 21 from cracking. .
  • the second base electrode 22 is embedded in the ceramic substrate 10, and the surface of the second base electrode 22 is formed on the same plane as the second surface.
  • the second base electrode may protrude from the ceramic base material to form a convex portion, or may be pressed into the ceramic base material to form a concave portion.
  • FIG. 7B is a modification of FIG. 7A.
  • the ends of each member may be deformed or rounded.
  • the ceramic electronic component 1 having such an aspect is also the ceramic electronic component according to the first embodiment of the present invention.
  • the ceramic substrate 10 may be a sintered body of a laminate of ceramic green sheets.
  • a ceramic green sheet can be formed, for example, by applying a doctor blade method or the like to a ceramic slurry on a carrier film.
  • the ceramic slurry may contain, for example, ceramic powder, a binder, a plasticizer, and the like.
  • a low temperature co-fired ceramic (LTCC) material can be used as the ceramic material.
  • LTCC low temperature co-fired ceramic
  • a low-temperature sintering ceramic material is a ceramic material that can be sintered at a temperature of 1000° C. or less and can be co-fired with Au, Ag, Cu, or the like having a low specific resistance.
  • low-temperature sintering ceramic materials include glass composite low-temperature sintering ceramic materials obtained by mixing ceramic powders such as alumina, zirconia, magnesia, and forsterite with borosilicate glass, and ZnO—MgO—Al 2 Crystallized glass-based low-temperature sintered ceramic materials using O 3 —SiO 2 -based crystallized glass, BaO—Al 2 O 3 —SiO 2 based ceramic powders and Al 2 O 3 —CaO—SiO 2 —MgO—B 2 Non-glass-based low-temperature sintered ceramic materials using O 3 -based ceramic powder and the like are included.
  • ceramic powders such as alumina, zirconia, magnesia, and forsterite with borosilicate glass
  • ZnO—MgO—Al 2 Crystallized glass-based low-temperature sintered ceramic materials using O 3 —SiO 2 -based crystallized glass BaO—Al 2 O 3 —
  • the thickness of the ceramic green sheet is preferably, for example, 5 ⁇ m or more and 100 ⁇ m or less.
  • External electrodes such as the first base electrode 21, the second base electrode 22, and the side electrodes 23 may be formed by firing a conductive paste.
  • the conductive paste is not particularly limited, but may contain, for example, a conductive metal material, a binder, a plasticizer, and the like.
  • a common base (ceramic powder) for adjusting the shrinkage rate may be added to the conductive paste.
  • conductive metal materials contained in the conductive paste include Ag, Ag—Pt alloys, Ag—Pd alloys, metals containing at least one of Cu, Ni, Pt, Pd, W, Mo and Au as main components. etc. can be used.
  • the conductive paste may or may not contain a glass component.
  • the conductive paste contains a glass component, it is possible to improve the sinterability between the external electrodes and the electronic component body.
  • the conductive paste does not contain a glass component, the purity of the metal contained in the conductive paste increases, and the purity of the metal contained in the formed external electrodes also increases. Therefore, the resistance value of the external electrodes can be reduced.
  • the ratio of the glass component contained in the conductive paste it is possible to obtain external electrodes having desired electrical properties and structures.
  • the ceramic protective layer was obtained by adding an appropriate amount of alumina (Al 2 O 3 ) powder to the ceramic powder for the ceramic slurry and mixing the mixed raw material powder, which was then dispersed and kneaded in an organic vehicle. , the ceramic paste for the ceramic protective layer may be formed by firing.
  • the organic vehicle is a mixture of a binder and a solvent, and there are no particular restrictions on the types of the binder or solvent and their mixing ratio.
  • organic vehicles that can be used include alcohols such as terpineol, isopropylene alcohol, butyl carbitol, and butyl carbitol acetate, in which acrylic resins, alkyd resins, butyral resins, ethyl cellulose, and the like are dissolved.
  • various dispersants, plasticizers and activators may be added as necessary.
  • FIG. 8A is a schematic diagram of another example of the ceramic electronic component according to the first embodiment of the present invention, viewed from a direction perpendicular to the first surface.
  • FIG. 8B is a cross-sectional view taken along line BB of FIG. 8A.
  • FIG. 8C is a schematic diagram of another example of the ceramic electronic component according to the first embodiment of the present invention, viewed from a direction perpendicular to the side surface;
  • a ceramic electronic component 101 shown in FIGS. 8A, 8B, and 8C has the same configuration as the ceramic electronic component 1 except that a plating layer 50 is formed on the surface of the side electrode 23 .
  • the plating layer 50 When the plating layer 50 is formed on the surface of the side electrode 23, the plating layer functions as a barrier layer and can prevent solder erosion.
  • the wettability of the solder can be improved by using a material compatible with the solder as the component of the plated layer 50 .
  • the plating layer 50 is not particularly limited, it is preferably formed by Sn/Ni plating or Au/Ni plating.
  • the formation position of the ceramic protective layer is not particularly limited as long as the ceramic protective layer is formed so as to cover at least part of the outline of the first base electrode.
  • the first base electrode and the ceramic protective layer may be formed at positions shown in the following drawings.
  • 9A to 9F are schematic diagrams of examples of formation positions of ceramic protective layers when viewing the ceramic electronic component according to the first embodiment of the present invention from a direction perpendicular to the first surface.
  • the ceramic protective layer 40 is formed so as to cover the third line segment 21c, and the second line segment 21b and the fourth line segment 21d are exposed. It has the same configuration as the ceramic electronic component 1 described above.
  • a ceramic electronic component 1b shown in FIG. 9B is the same as the ceramic electronic component 1 except that a ceramic protective layer 40 is formed so as to cover the second line segment 21b, the third line segment 21c and the fourth line segment 21d. It has the same configuration as
  • the ceramic protective layer 40 is not formed on the first base electrodes 21 located at both ends of the first base electrodes 21 formed along the first ridgelines 31 (31a, 31b). , the second line segment 21b, the third line segment 21c and the fourth line segment 21d. It has the same configuration as the ceramic electronic component 1 except that the fourth line segment 21d and the fourth line segment 21d are exposed.
  • the ceramic protective layer 40 is the same as the ceramic electronic component 1a except that it is continuously formed so as to cover the third line segment 21c of each first base electrode 21. Configuration.
  • the ceramic electronic component 1e shown in FIG. 9E includes a ceramic protective layer 40 covering the third line segment 21c of the first base electrode 21 formed along the first ridge line 31a on the upper side, and a ceramic protective layer 40 formed along the first ridge line 31b on the lower side.
  • the structure is the same as that of the ceramic electronic component 1d except that it is connected to the ceramic protective layer 40 covering the third line segment 21c of the first base electrode 21 formed in the above manner.
  • first base electrodes 21 are formed along the upper first edge line 31a and the lower first edge line 31b in FIG.
  • One first base electrode 21 is formed along the ridgeline 31c and the first ridgeline 31d on the left side. is covered and the third line segment 21c is exposed.
  • the position where the ceramic protective layer 40 is formed is preferably set as appropriate according to the electronic component mounted on the ceramic electronic component 1 .
  • a method for manufacturing a ceramic electronic component according to the first embodiment of the invention includes a base electrode forming step, a ceramic protective layer forming step, a laminating step, a pressing step, a cutting step, a side electrode forming step, and a firing step. Each step will be described below.
  • FIG. 10A is a cross-sectional view schematically showing an example of a base electrode forming process when manufacturing the ceramic electronic component according to the first embodiment of the present invention.
  • the ceramic green sheet 10a is laminated on the carrier film 61, and then the unfired first base electrode 21 is formed on the surface of the ceramic green sheet 10a.
  • the surface of the ceramic green sheet 10a on which the unsintered first base electrode 21 is formed is the surface that will become the first surface 11 of the ceramic substrate 10 through subsequent steps.
  • the ceramic green sheet 10b is laminated on another carrier film 62, and then the unfired second base electrode 22 is formed on the surface of the ceramic green sheet 10b.
  • the surface of the ceramic green sheet 10b on which the unsintered second base electrode 22 is formed is the surface that becomes the second surface 12 of the ceramic substrate 10 through subsequent steps.
  • the unfired first base electrode 21 and second base electrode 22 can be formed by applying a conductive paste and drying it.
  • FIG. 10B is a cross-sectional view schematically showing an example of a ceramic protective layer forming step when manufacturing the ceramic electronic component according to the first embodiment of the present invention.
  • an unfired ceramic protective layer 40 is formed so as to cover at least part of the outline of the first base electrode 21 .
  • the unfired ceramic protective layer 40 can be formed by screen-printing ceramic paste on desired portions using a metal mask having openings.
  • FIG. 10C is a cross-sectional view schematically showing an example of the lamination process when manufacturing the ceramic electronic component according to the first embodiment of the present invention.
  • a ceramic laminate 70 in which internal electrodes 25 and vias 26 are formed is prepared.
  • the ceramic green sheet 10a is peeled off from the carrier film 61, and the ceramic green sheet 10a is laminated on the lower part of the ceramic laminate so that the unfired first base electrode 21 is positioned outside.
  • the ceramic green sheet 10b is peeled off from the carrier film 62, and laminated on the upper part of the ceramic laminate so that the unfired second base electrode 22 is positioned outside.
  • the ceramic laminate 70 can be produced by a conventionally known method.
  • FIG. 10D is a cross-sectional view schematically showing an example of a pressing process when manufacturing the ceramic electronic component according to the first embodiment of the present invention.
  • the pressing conditions are not particularly limited, but are preferably 50 to 200 MPa, for example.
  • the unfired first base electrode 21, the unfired ceramic protective layer 40, and the unfired second base electrode 22 are formed into the ceramic green sheet 10a and the ceramic green sheet 10a, respectively. It will sink into the ceramic green sheet 10b.
  • FIG. 10E is a cross-sectional view schematically showing an example of a cutting process when manufacturing the ceramic electronic component according to the first embodiment of the present invention.
  • FIG. 10E the laminate composed of the ceramic green sheet 10a, the ceramic laminate 70, and the ceramic green sheet 10b is cut so that the first base electrode 21 and the second base electrode 22 are cut. to produce a chip 2.
  • the tip 2 may be chamfered by barrel processing.
  • FIG. 10F is a cross-sectional view schematically showing an example of a side electrode forming process when manufacturing the ceramic electronic component according to the first embodiment of the present invention.
  • unsintered side electrodes 23 are formed on the side surfaces of the chip 2 by dipping.
  • the unsintered side electrode 23 connects the unsintered first base electrode 21 and the unsintered second base electrode 22 .
  • formation of the side electrode 23 can be prevented by forming a ceramic water-repellent film on the portion where the side electrode 23 is not desired to be formed on the side surface of the chip 2 .
  • the unfired side electrodes 23 may be formed by screen printing.
  • FIG. 10G is a cross-sectional view schematically showing an example of a firing process when manufacturing the ceramic electronic component according to the first embodiment of the present invention.
  • the chip 2 is sintered to form the ceramic electronic component 1 .
  • the ceramic green sheets and the ceramic laminate are fired onto the ceramic substrate.
  • the firing conditions are not particularly limited, it is preferably 900 to 1000°C.
  • the ceramic electronic component 1 can be manufactured through the above steps.
  • FIG. 11 is a cross-sectional view schematically showing an example of the ceramic electronic component according to the second embodiment of the invention.
  • a ceramic electronic component 201 shown in FIG. 11 has the same configuration as the ceramic electronic component 1 shown in FIG. If the ceramic protective layer 40 is formed so as to partially cover the outline of the second base electrode 22 , even if stress concentrates on the second base electrode 22 , the second base electrode 22 is protected from the surface of the ceramic electronic component 201 . can be prevented from peeling off, and cracking of the second base electrode 22 can be prevented.
  • the form of the protective layer formed on the second base electrode may be the same as the form of the ceramic protective layer formed on the first base electrode of the ceramic electronic component according to the first embodiment.
  • FIG. 12 is a schematic diagram of an example of the ceramic electronic component according to the third embodiment of the present invention, viewed from a direction perpendicular to the side surface.
  • the ceramic protective layer 40 is formed so as to cover the contour of the side portion 23s of the side electrode 23.
  • the ceramic protective layer is not formed on part of the outline of the first base electrode (not shown).
  • the ceramic electronic component 301 has the same configuration as the ceramic electronic component 1 shown in FIGS.
  • the side electrodes 23 are not formed by pressing, they are easily peeled off. However, if the ceramic protective layer 40 is formed so as to cover the contour of the side portion 23s of the side electrode 23, the side electrode 23 may be peeled off from the surface of the ceramic electronic component 301 even if the stress concentrates on the side electrode 23. can be prevented, and the side electrode 23 can be prevented from cracking.
  • FIG. 13 is a schematic diagram of another example of the ceramic electronic component according to the third embodiment of the present invention, viewed from a direction perpendicular to the side surface.
  • a ceramic electronic component 401 shown in FIG. 13 has the same configuration as the ceramic electronic component 301 except that a plated layer 50 is formed on the surface of the side electrode 23 .
  • the ceramic protective layer 40 may be formed so as to partially cover the outline of the first base electrode 21 . Also, the ceramic protective layer 40 may or may not be formed so as to partially cover the outline of the second base electrode 22, but is preferably formed.
  • the plan view shape of the first base electrode and the plan view shape of the second base electrode are rectangular.
  • the planar shape of the first base electrode and the second base electrode is not particularly limited, and may be a triangle, a convex polygon, a concave polygon, a circle, a semicircle, an ellipse, or the like. good too.
  • the first line segment of the first base electrode is formed so as to overlap the first ridge line. Then, there may be a gap between the first line segment of the first base electrode and the first ridge line. In this case, a side electrode may be formed on the surface of the gap. In other words, the side electrode may be formed in an L-shape over the side surface and the first main surface of the ceramic substrate.
  • the second base electrode is formed in the ceramic electronic components according to the first to third embodiments described so far, but the second base electrode is not formed in the ceramic electronic component of the present invention. , only the first base electrode and the side electrode may be formed.
  • the side electrodes are formed by the dipping method.
  • side electrodes may be formed by the following method. That is, in the lamination step, the ceramic green sheets and the ceramic laminate are laminated so as to form vias connecting the unfired first base electrode and the unfired second base electrode, and in the cutting step, the ceramic substrate is laminated.
  • a via for connecting the first base electrode and the second base electrode may be formed inside the material, and the via may be vertically cut to form a side electrode (so-called half-cut electrode). In this case, it is not necessary to form the side electrodes by the dipping method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本発明のセラミック電子部品（１）は、第１面（１１）と、上記第１面（１１）に対向する第２面（１２）と、上記第１面（１１）及び上記第２面（１２）を接続する側面（１３）を有し、上記第１面（１１）には第１下地電極（２１）が形成されており、上記側面（１３）には、上記第１下地電極（２１）に接続する側面電極（２３）が形成されており、上記第１下地電極（２１）及び上記側面電極（２３）からなる群から選択される少なくとも１つの外部電極には、上記外部電極の輪郭の少なくとも一部を覆うようにセラミック保護層（４０）が形成されている。

Description

セラミック電子部品
　本発明は、セラミック電子部品に関する。
　実装基板上に実装される積層セラミック電子部品の一例として、積層された複数のセラミック層を含む部品本体の主面に沿って外部端子電極が設けられた構造を有する多層セラミック基板が知られている。
　例えば、特許文献１には、実装基板上に実装される積層セラミック電子部品であって、積層された複数のセラミック層を備えた部品本体と、前記部品本体の内部に設けられた内部導体と、前記セラミック層の延びる方向に延びる前記部品本体の第１主面上に設けられ、前記実装基板に電気的に接続されるように用いられる外部端子電極とを備え、前記外部端子電極は、導電性ペーストを焼き付けることによって得られたものであり、かつ、前記第１主面に露出する露出部と、その周縁部の少なくとも一部において、前記部品本体の内部に埋まるように延びる埋設部とを有している積層型セラミック電子部品であって、前記埋設部を被覆し、かつ、前記第１主面に露出している被覆セラミック層（絶縁性の被覆層）と、前記被覆セラミック層以外の前記部品本体を構成する基材セラミック層とにおいて、セラミックの組成が異なっていることを特徴とする積層セラミック電子部品が開示されている。
特開２０１２－１６４７８４号公報
　特許文献１に記載の積層セラミック電子部品における外部端子電極は輪郭部分に応力が集中すると外部端子電極が第１主面から剥がれやすくなったり、割れやすくなる。
　また、特許文献１に記載されたような積層セラミック電子部品では、第１主面と対向する主面にも外部端子電極が形成されることがあり、第１主面及び第１主面と対向する主面に配置された外部端子電極を接続するために、積層セラミック電子部品の側面に側面電極が形成されることがある。
　このような側面電極について、輪郭部分に応力が集中すると、側面電極が積層セラミック部品の側面から剥がれやすくなったり、割れやすくなる。
　つまり、特許文献１に記載の積層セラミック電子部品では、積層セラミック電子部品の表面に形成された外部電極である外部端子電極及び側面電極が充分な強度を有するといえなかった。
　本発明は上記問題を解決するためになされた発明であり、本発明は、セラミック電子部品に形成された外部電極に応力が集中したとしても、セラミック電子部品の表面から外部電極が剥がれることを防止し、外部電極が割れることを防止することができるセラミック電子部品を提供することを目的とする。
　本発明のセラミック電子部品は、第１面と、上記第１面に対向する第２面と、上記第１面及び上記第２面を接続する側面を有し、上記第１面には第１下地電極が形成されており、上記側面には、上記第１下地電極に接続する側面電極が形成されており、上記第１下地電極と上記側面電極とが外部電極を構成しており、上記外部電極の輪郭の少なくとも一部を覆うようにセラミック保護層が形成されている。
　本発明のセラミック電子部品は、セラミック電子部品に形成された外部電極に応力が集中したとしても、セラミック電子部品の表面から外部電極が剥がれることを防止し、外部電極が割れることを防止することができる。
図１は、本発明の第１実施形態に係るセラミック電子部品の一例を模式的に示す斜視図である。 図２は、本発明の第１実施形態に係るセラミック電子部品の一例を第１面に垂直な方向から見た模式図である。 図３は、本発明の第１実施形態に係るセラミック電子部品の一例を側面に垂直な方向から見た模式図である。 図４は、本発明の第１実施形態に係るセラミック電子部品の一例を第２面に垂直な方向から見た模式図である。 図５は、図２の破線で囲った部分の拡大図である。 図６Ａは、本発明の第１実施形態に係るセラミック電子部品の第１下地電極の上に形成された側面電極の一方の端部の形状の一例を模式的に示す平面図である。 図６Ｂは、本発明の第１実施形態に係るセラミック電子部品の第１下地電極の上に形成された側面電極の一方の端部の別の形状の一例を模式的に示す平面図である。 図６Ｃは、セラミック電子部品の第１下地電極に保護層が設けられておらず、側面電極の一方の端部が第１下地電極の輪郭からはみ出している場合の一例を模式的に示す平面図である。 図７Ａは、図２のＡ－Ａ線断面図である。 図７Ｂは、図７Ａの変形例である。 図８Ａは、本発明の第１実施形態に係るセラミック電子部品の別の一例を第１面に垂直な方向から見た模式図である。 図８Ｂは、図８ＡのＢ－Ｂ線断面図である。 図８Ｃは、本発明の第１実施形態に係るセラミック電子部品の別の一例を側面に垂直な方向から見た模式図である。 図９Ａは、本発明の第１実施形態に係るセラミック電子部品を、第１面に垂直な方向から見たセラミック保護層の形成位置の一例の模式図である。 図９Ｂは、本発明の第１実施形態に係るセラミック電子部品を、第１面に垂直な方向から見たセラミック保護層の形成位置の一例の模式図である。 図９Ｃは、本発明の第１実施形態に係るセラミック電子部品を、第１面に垂直な方向から見たセラミック保護層の形成位置の一例の模式図である。 図９Ｄは、本発明の第１実施形態に係るセラミック電子部品を、第１面に垂直な方向から見たセラミック保護層の形成位置の一例の模式図である。 図９Ｅは、本発明の第１実施形態に係るセラミック電子部品を、第１面に垂直な方向から見たセラミック保護層の形成位置の一例の模式図である。 図９Ｆは、本発明の第１実施形態に係るセラミック電子部品を、第１面に垂直な方向から見たセラミック保護層の形成位置の一例の模式図である。 図１０Ａは、本発明の第１実施形態に係るセラミック電子部品を製造する際の下地電極形成工程の一例を模式的に示す断面図である。 図１０Ｂは、本発明の第１実施形態に係るセラミック電子部品を製造する際のセラミック保護層形成工程の一例を模式的に示す断面図である。 図１０Ｃは、本発明の第１実施形態に係るセラミック電子部品を製造する際の積層工程の一例を模式的に示す断面図である。 図１０Ｄは、本発明の第１実施形態に係るセラミック電子部品を製造する際のプレス工程の一例を模式的に示す断面図である。 図１０Ｅは、本発明の第１実施形態に係るセラミック電子部品を製造する際のカット工程の一例を模式的に示す断面図である。 図１０Ｆは、本発明の第１実施形態に係るセラミック電子部品を製造する際の側面電極形成工程の一例を模式的に示す断面図である。 図１０Ｇは、本発明の第１実施形態に係るセラミック電子部品を製造する際の焼成工程の一例を模式的に示す断面図である。 図１１は、本発明の第２実施形態に係るセラミック電子部品の一例を模式的に示す断面図である。 図１２は、本発明の第３実施形態に係るセラミック電子部品の一例を側面に垂直な方向から見た模式図である。 図１３は、本発明の第３実施形態に係るセラミック電子部品の別の一例を側面に垂直な方向から見た模式図である。
　以下、本発明のセラミック電子部品について説明する。
　しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
　本発明のセラミック電子部品は、第１面と、上記第１面に対向する第２面と、上記第１面及び上記第２面を接続する側面を有し、上記第１面には第１下地電極が形成されており、上記側面には、上記第１下地電極に接続する側面電極が形成されており、上記第１下地電極と上記側面電極とが外部電極を構成しており、上記外部電極の輪郭の少なくとも一部を覆うようにセラミック保護層が形成されている。
　本発明のセラミック電子部品は、上記構成を満たせば、本発明の効果を奏する範囲で、どのような構成を含んでいても良い。
　以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２実施形態以降では、第１実施形態と共通の事項についての記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態毎には逐次言及しない。
　以下の説明において、各実施形態を特に区別しない場合、単に「本発明のセラミック電子部品」という。
［第１実施形態］
　図１は、本発明の第１実施形態に係るセラミック電子部品の一例を模式的に示す斜視図である。
　図２は、本発明の第１実施形態に係るセラミック電子部品の一例を第１面に垂直な方向から見た模式図である。
　図３は、本発明の第１実施形態に係るセラミック電子部品の一例を側面に垂直な方向から見た模式図である。
　図４は、本発明の第１実施形態に係るセラミック電子部品の一例を第２面に垂直な方向から見た模式図である。
　図１～図４に示すように、セラミック電子部品１は、第１面１１と、第１面１１に対向する第２面１２と、第１面１１及び第２面１２を接続する側面１３を有するセラミック基材１０を備える。
　第１面１１と側面１３とは、第１稜線３１を形成しており、第２面１２と側面とは第２稜線３２を形成している。
　第１面１１には第１下地電極２１が形成されており、第２面１２には第２下地電極２２が形成されており、側面１３には、第１下地電極２１と第２下地電極２２とを接続する側面電極２３が形成されている。
　第１下地電極２１と、第２下地電極２２と、側面電極２３とは、セラミック電子部品１における外部電極を構成している。以下の説明において、第１下地電極２１、第２下地電極２２及び側面電極２３を特に区別する必要がない場合には、これらを総称して単に「外部電極」とも記載する。
　図２に示すように、第１下地電極２１は、平面視形状が矩形であり、上側の第１稜線３１ａ及び下側の第１稜線３１ｂに沿って３個ずつ形成されている。
　また、図４に示すように、第２下地電極２２は、平面視形状が矩形であり、上側の第２稜線３２ａ及び下側の第２稜線３２ｂに沿って３個ずつ形成されている。
　なお、セラミック電子部品１では、第１面１１に第１下地電極２１が６個形成されており、第２面１２に第２下地電極２２が６個形成されているが、本発明のセラミック電子部品では、各面に形成される下地電極の数は特に限定されず、１個のみが形成されていてもよく、複数個形成されていてもよい。
　なお、ここでの説明では、便宜上、図２の上側に位置する第１稜線を、「上側の第１稜線３１ａ」と記載し、下側に位置する第１稜線を「下側の第１稜線３１ｂ」と記載しているが、実際にセラミック電子部品１を使用する場合、第１稜線３１ａを上側に位置させ、第１稜線３１ｂを下側に位置させなければならないものではない。図４に示す第２稜線についても同様である。
　また、本発明のセラミック電子部品では、第１下地電極２１は第１面１１に１個のみ形成されていてもよく、２個以上が形成されていてもよい。また、第２下地電極２２は第２面１２に１個のみ形成されていてもよく、２個以上が形成されていてもよい。
　側面電極２３の一方の端部２３ａは、第１稜線３１を跨いで、第１下地電極２１の上にも形成されている。
　また、側面電極２３のもう一方の端部２３ｂは、第２稜線３２を跨いで、第２下地電極２２の上にも形成されている。
　そして、第１下地電極２１の輪郭の少なくとも一部には、セラミック保護層４０が形成されている。
　このようなセラミック保護層４０が形成されていると、セラミック基材１０とセラミック保護層４０とは、セラミック－セラミックによる部材の接合になるので、セラミック基材１０と第１下地電極２１との接合よりも強くなる。そのため、第１下地電極２１に応力が集中したとしても、セラミック電子部品１の表面から第１下地電極２１が剥がれることを防止し、第１下地電極２１が割れることを防止することができる。
なお、セラミック電子部品１では、第２下地電極２２の輪郭及び側面電極２３の輪郭にはセラミック保護層が形成されていない。
　ここで、第１下地電極２１の形状について詳しく説明する。
　図５は、図２の破線で囲った部分の拡大図である。
　図５に示す第１下地電極２１は、平面視形状は矩形である。
　第１下地電極２１の輪郭は、第１線分２１ａ、第２線分２１ｂ、第３線分２１ｃ及び第４線分２１ｄにより形成されている。第１線分２１ａと第３線分２１ｃとは平行であり、第２線分２１ｂと第４線分２１ｄとは平行である。第１線分２１ａは、第２線分２１ｂ及び第４線分２１ｄと接続しており、第３線分２１ｃは、第２線分２１ｂ及び第４線分２１ｄと接続している。
　そして、第１線分２１ａは、第１稜線３１と重なっている。
　セラミック保護層４０は、第２線分２１ｂ及び第４線分２１ｄを覆うように形成されており、第３線分２１ｃは露出している。
　後述するように側面電極２３はディップ法で形成される場合がある。この場合、側面電極２３にはにじみが生じて、第１下地電極２１の輪郭からはみ出し、第１下地電極２１以外の第１面１１に形成される場合がある。
　しかし、セラミック保護層４０が形成されていると、セラミック保護層４０が、側面電極２３のにじみをせき止め、側面電極２３が、第１下地電極２１以外の第１面１１に形成されることを防ぐことができる。
　上記の通り、側面電極２３の一方の端部２３ａは、第１稜線３１を跨いで第１下地電極２１の上にも形成されている。
　ここで、第１下地電極２１の上に形成された側面電極２３の一方の端部２３ａの形状について説明する。
　図６Ａは、本発明の第１実施形態に係るセラミック電子部品の第１下地電極の上に形成された側面電極の一方の端部の形状の一例を模式的に示す平面図である。
　図６Ｂは、本発明の第１実施形態に係るセラミック電子部品の第１下地電極の上に形成された側面電極の一方の端部の別の形状の一例を模式的に示す平面図である。
　本発明の第１実施形態に係るセラミック電子部品では、図６Ａに示すように、第１面１１に形成された側面電極２３の一方の端部２３ａは、第１下地電極２１の輪郭の内側に形成されてもよい。
　また、本発明の第１実施形態に係るセラミック電子部品では、図６Ｂに示すように、セラミック保護層４０は、第１下地電極２１の輪郭の一部を覆うように形成されており、側面電極２３の一方の端部２３ａは、第１下地電極２１及びセラミック保護層４０の両方を覆うように形成されていてもよい。
　いずれの態様であっても、側面電極２３の一方の端部２３ａは、第１下地電極２１と接触できるので、側面電極２３は、第１下地電極２１と第２下地電極２２とを接続することができる。
　なお、側面電極２３の一方の端部２３ａは、第１下地電極２１の輪郭の内側に形成されていることが好ましい。理由を以下に図面を用いて説明する。
　図６Ｃは、セラミック電子部品の第１下地電極に保護層が設けられておらず、側面電極の一方の端部が第１下地電極の輪郭からはみ出している場合の一例を模式的に示す平面図である。
　図６Ｃに示すように第１下地電極２１に保護層が形成されておらず、側面電極２３の一方の端部２３ａが、第１下地電極２１の輪郭からはみ出す場合、第１下地電極２１が形成された範囲を超えて側面電極２３の端部２３ａが第１面１１にも形成されてしまう。
　そのため、第１下地電極２１の範囲を超えて形成された側面電極２３の端部２３ａと、内部電極との間に寄生容量が発生する。
　また、図６Ｃに示すように各第１下地電極２１において、第１下地電極２１の範囲を超えて形成された側面電極２３の端部２３ａは一定の大きさになりにくく、特性変動の要因となる。
　しかし、図６Ａ及び図６Ｂに示すように、側面電極２３の一方の端部２３ａが、第１下地電極２１の輪郭の内側に形成されている場合、表裏層の電極面積のばらつきが小さくなり、特性変動が生じにくくなる。
　側面電極２３の端部２３ａの幅（図３中、符号Ｗで示す幅）は、例えば以下の方向で調整することができる。
　側面電極２３をディップ法で形成する場合には、ディップ幅を調整することにより形成される側面電極２３の端部２３ａの幅を調整することができる。また、第１下地電極２１等にマスキングを行うことにより側面電極２３の端部２３ａの幅を調整してもよい。
　側面電極２３をスクリーン印刷で形成する場合には、メタルマスクの開口部の幅を調整することにより、側面電極２３の端部２３ａの幅を調整することができる。
　図７Ａは、図２のＡ－Ａ線断面図である。
　図７Ａに示すように、セラミック電子部品１では、第１下地電極２１及びセラミック保護層４０は、セラミック基材１０に埋まっており、第１下地電極２１の表面及びセラミック保護層４０の表面は、第１面１１と同一平面上に形成されている。なお、本発明のセラミック電子部品では、第１下地電極の表面及びセラミック保護層の表面は、第１面と同一平面上に形成されておらず、第１下地電極及びセラミック保護層は、セラミック基材から突出して凸部を形成してもよく、セラミック基材に押し込まれて凹部を形成してもよい。
　このように第１下地電極２１及びセラミック保護層４０がセラミック基材１０に埋まっていると、第１下地電極２１の側面から応力を受けにくくなるので、セラミック電子部品１の表面から第１下地電極２１が剥がれることを防止し、第１下地電極２１が割れることを防止することができる。
　また、セラミック電子部品１では、セラミック基材１０の内部には内部電極２５やビア２６等が形成されている。
　内部電極２５やビア２６等は、特に限定されず、セラミック電子部品１が機能できる通常の態様であることが好ましい。
　セラミック電子部品１では、第１面１１が実装面になることが好ましい。
　第１面１１が実装面であると第１下地電極２１に応力が集中しやすくなる。しかし、セラミック電子部品１では、第１下地電極２１の第２線分２１ｂ及び第４線分２１ｄを覆うようにセラミック保護層４０が形成されているので、実装時の機械強度（たわみ強度、落下強度、固着強度等）が向上する。そのため、第１下地電極２１に応力が集中したとしても、実装面である第１面１１から第１下地電極２１が剥がれることを防止し、第１下地電極２１が割れることを防止することができる。
　また、図７Ａに示すように、セラミック電子部品１では、第２下地電極２２はセラミック基材１０に埋まっており、第２下地電極２２の表面は、第２面と同一平面上に形成されている。なお、本発明のセラミック電子部品では、第２下地電極は、セラミック基材から突出して凸部を形成してもよく、セラミック基材に押し込まれて凹部を形成してもよい。
　図７Ｂは、図７Ａの変形例である。
　なお、セラミック電子部品１を製造する際のプレスの条件や、第１下地電極２１、第２下地電極２２、セラミック保護層４０等を形成する際の印刷のにじみにより、図７Ｂに示すように、各部材の端部が変形したり、丸みを帯びたりする場合がある。
　このような態様のセラミック電子部品１も本発明の第１実施形態に係るセラミック電子部品である。
　次に、セラミック電子部品における各構成の好ましい材料等について説明する。
（セラミック基材）
　セラミック基材１０は、セラミックグリーンシートの積層体の焼結体であってもよい。セラミックグリーンシートは、例えば、キャリアフィルム上でセラミックスラリーに対してドクターブレード法等を適用することによって成形することができる。
　セラミックスラリーには、例えば、セラミック粉末、バインダー及び可塑剤等が含まれていてもよい。セラミック材料としては、例えば、低温焼結セラミック（ＬＴＣＣ）材料を用いることができる。低温焼結セラミック材料とは、１０００℃以下の温度で焼結可能であって、比抵抗の小さなＡｕ、Ａｇ、Ｃｕ等と同時焼成が可能なセラミック材料である。低温焼結セラミック材料としては、具体的には、アルミナ、ジルコニア、マグネシア、フォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系低温焼結セラミック材料、ＺｎＯ－ＭｇＯ－Ａｌ２Ｏ３－ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系低温焼結セラミック材料、ＢａＯ－Ａｌ２Ｏ３－ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３－ＣａＯ－ＳｉＯ２－ＭｇＯ－Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系低温焼結セラミック材料等が挙げられる。
　セラミックグリーンシートの厚みは、例えば５μｍ以上、１００μｍ以下であることが好ましい。
（外部電極）
　第１下地電極２１、第２下地電極２２及び側面電極２３のような外部電極は、導電性ペーストが焼成されて形成されていてもよい。
　導電性ペーストとしては、特に限定されないが、例えば、導電性金属材料、バインダー及び可塑剤等が含まれていてもよい。導電性ペーストには、収縮率調整用の共素地（セラミック粉末）が添加されていてもよい。導電性ペーストに含まれる導電性金属材料としては、例えば、Ａｇ、Ａｇ－Ｐｔ合金、Ａｇ－Ｐｄ合金、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ｍｏ及びＡｕの少なくとも１種を主成分とする金属等を用いることができる。これらの導電性金属材料のうち、Ａｇ、Ａｇ－Ｐｔ合金、Ａｇ－Ｐｄ合金及びＣｕは、比抵抗が小さいため、特に高周波向けの導体パターンにおいてより好ましく用いることができる。
　導電性ペーストは、ガラス成分を含んでいてもよく、含んでいなくてもよい。
　導電性ペーストがガラス成分を含む場合には、外部電極と電子部品本体との焼結性を向上させることができる。
　一方、導電性ペーストがガラス成分を含まない場合には、導電性ペーストに含まれる金属の純度が高まり、形成される外部電極に含まれる金属の純度も高くなる。そのため、外部電極の抵抗値を低くすることができる。
　導電性ペーストに含まれるガラス成分の割合を調整することで、所望の電気的特性や構造を有する外部電極を得ることができる。
（セラミック保護層）
　セラミック保護層は上記セラミックスラリー用のセラミック粉末に、アルミナ（Ａｌ２Ｏ３）粉末を適量添加、混合することにより得た混合原料粉末を、有機ビヒクル中に分散、混錬することにより得られた、セラミック保護層用のセラミックペーストが、焼成されて形成されていてもよい。
　有機ビヒクルは、バインダーと溶剤とを混合したものであり、バインダーや溶剤の種類、それらの配合割合は特に限定されない。有機ビヒクルとしては、例えば、テルピネオール、イソプロピレンアルコール、ブチルカルビトール、ブチルカルビトールアセテイト等のアルコール類に、アクリル樹脂、アルキッド樹脂、ブチラール樹脂、エチルセルロース等を溶解させたものを用いることができる。また、必要に応じて各種分散剤、可塑剤、活性剤を添加してもよい。
　次に、本発明の第１実施形態に係るセラミック電子部品の別の態様について説明する。
　図８Ａは、本発明の第１実施形態に係るセラミック電子部品の別の一例を第１面に垂直な方向から見た模式図である。
　図８Ｂは、図８ＡのＢ－Ｂ線断面図である。
　図８Ｃは、本発明の第１実施形態に係るセラミック電子部品の別の一例を側面に垂直な方向から見た模式図である。
　図８Ａ、図８Ｂ及び図８Ｃに示すセラミック電子部品１０１は、側面電極２３の表面にめっき層５０が形成されている以外は、上記セラミック電子部品１と同じ構成である。
　側面電極２３の表面にめっき層５０が形成されていると、めっき層がバリア層として機能してはんだ喰われが生じることを防ぐことができる。また、めっき層５０の成分としてはんだと相性がよい材料を用いることによりはんだの濡れ性を向上させることができる。
　めっき層５０は、特に限定されないが、Ｓｎ／Ｎｉめっきや、Ａｕ／Ｎｉめっきにより形成されることが好ましい。
　本発明の第１実施形態に係るセラミック電子部品では、第１下地電極の輪郭の少なくとも一部を覆うようにセラミック保護層が形成されていれば、セラミック保護層の形成位置は特に限定されない。
　例えば、本発明の第１実施形態に係るセラミック電子部品では、第１下地電極及びセラミック保護層は、以下の図面で示す位置に形成されていてもよい。
　図９Ａ～図９Ｆは、本発明の第１実施形態に係るセラミック電子部品を、第１面に垂直な方向から見たセラミック保護層の形成位置の一例の模式図である。
　図９Ａに示す、セラミック電子部品１ａでは、セラミック保護層４０が、第３線分２１ｃを覆うように形成されており、第２線分２１ｂ及び第４線分２１ｄが露出している以外は、上記セラミック電子部品１と同じ構成である。
　図９Ｂに示す、セラミック電子部品１ｂでは、セラミック保護層４０が、第２線分２１ｂ、第３線分２１ｃ及び第４線分２１ｄを覆うように形成されている以外は、上記セラミック電子部品１と同じ構成である。
　図９Ｃに示す、セラミック電子部品１ｃでは、第１稜線３１（３１ａ、３１ｂ）に沿って形成された第１下地電極２１の内、両端に位置する第１下地電極２１において、セラミック保護層４０が、第２線分２１ｂ、第３線分２１ｃ及び第４線分２１ｄを覆うように形成されており、両端以外に位置する第１下地電極２１では、第２線分２１ｂ、第３線分２１ｃ及び第４線分２１ｄが露出する以外は、上記セラミック電子部品１と同じ構成である。
　図９Ｄに示すセラミック電子部品１ｄでは、セラミック保護層４０は、各第１下地電極２１の第３線分２１ｃを覆うように、連続的に形成されている以外は、上記セラミック電子部品１ａと同じ構成である。
　図９Ｅに示すセラミック電子部品１ｅは、上側の第１稜線３１ａに沿って形成された第１下地電極２１の第３線分２１ｃを覆うセラミック保護層４０と、下側の第１稜線３１ｂに沿って形成された第１下地電極２１の第３線分２１ｃを覆うセラミック保護層４０とが接続している以外は、上記セラミック電子部品１ｄと同じ構成である。
　図９Ｆに示すセラミック電子部品１ｆは、図９Ｆにおける上側の第１稜線３１ａ及び下側の第１稜線３１ｂに沿って２つの第１下地電極２１が形成されており、図９Ｆにおける右側の第１稜線３１ｃ及び左側の第１稜線３１ｄに沿って１つの第１下地電極２１が形成されており、各第１下地電極２１において、セラミック保護層４０が、第２線分２１ｂ及び第４線分２１ｄを覆い、第３線分２１ｃが露出する以外は、上記セラミック電子部品１と同じ構成である。
　セラミック保護層４０を形成する位置は、セラミック電子部品１に実装される電子部品に応じて適宜設定することが好ましい。
　次に、本発明の第１実施形態に係るセラミック電子部品の製造方法について説明する。
　本発明の第１実施形態に係るセラミック電子部品の製造方法は、下地電極形成工程、セラミック保護層形成工程、積層工程、プレス工程、カット工程、側面電極形成工程及び焼成工程を含む。
　以下に各工程について説明する。
（下地電極形成工程）
　図１０Ａは、本発明の第１実施形態に係るセラミック電子部品を製造する際の下地電極形成工程の一例を模式的に示す断面図である。
　本工程では、図１０Ａに示すように、キャリアフィルム６１にセラミックグリーンシート１０ａを積層し、その後、セラミックグリーンシート１０ａの表面に未焼成の第１下地電極２１を形成する。なお、未焼成の第１下地電極２１が形成されたセラミックグリーンシート１０ａの表面は、後の工程を経てセラミック基材１０の第１面１１となる表面である。
　また、別のキャリアフィルム６２にセラミックグリーンシート１０ｂを積層し、その後、セラミックグリーンシート１０ｂの表面に未焼成の第２下地電極２２を形成する。なお、未焼成の第２下地電極２２が形成されたセラミックグリーンシート１０ｂの表面は、後の工程を経てセラミック基材１０の第２面１２となる表面である。
　未焼成の第１下地電極２１及び第２下地電極２２は、導電性ペーストを塗布し、乾燥することにより形成することができる。
（セラミック保護層形成工程）
　図１０Ｂは、本発明の第１実施形態に係るセラミック電子部品を製造する際のセラミック保護層形成工程の一例を模式的に示す断面図である。
　本工程では、図１０Ｂに示すように、第１下地電極２１の輪郭の少なくとも一部を覆うように未焼成のセラミック保護層４０を形成する。
　未焼成のセラミック保護層４０は、開口部を有するメタルマスクを用い所望の部分にセラミックペーストをスクリーン印刷することにより形成することができる。
（積層工程）
　図１０Ｃは、本発明の第１実施形態に係るセラミック電子部品を製造する際の積層工程の一例を模式的に示す断面図である。
　本工程では、図１０Ｃに示すように、内部電極２５やビア２６が形成されたセラミック積層体７０を準備する。
　その後、キャリアフィルム６１から、セラミックグリーンシート１０ａを剥がし、未焼成の第１下地電極２１が外側に位置するように、セラミックグリーンシート１０ａをセラミック積層体の下部に積層する。
　また、キャリアフィルム６２から、セラミックグリーンシート１０ｂを剥がし、未焼成の第２下地電極２２が外側に位置するように、セラミックグリーンシート１０ｂをセラミック積層体の上部に積層する。
　なお、セラミック積層体７０は、従来公知の方法により作製することができる。
（プレス工程）
　図１０Ｄは、本発明の第１実施形態に係るセラミック電子部品を製造する際のプレス工程の一例を模式的に示す断面図である。
　その後、セラミックグリーンシート１０ａ、セラミック積層体７０及びセラミックグリーンシート１０ｂをプレスする。プレス条件は、特に限定されないが、例えば、５０～２００ＭＰａであることが好ましい。
　プレス工程を行うことにより、図１０Ｄに示すように、未焼成の第１下地電極２１及び未焼成のセラミック保護層４０、並びに、未焼成の第２下地電極２２が、それぞれ、セラミックグリーンシート１０ａ及びセラミックグリーンシート１０ｂにめり込むことになる。
（カット工程）
　図１０Ｅは、本発明の第１実施形態に係るセラミック電子部品を製造する際のカット工程の一例を模式的に示す断面図である。
　次に、図１０Ｅに示すように、セラミックグリーンシート１０ａ、セラミック積層体７０及びセラミックグリーンシート１０ｂからなる積層体を、第１下地電極２１及び第２下地電極２２が切断されるように、カットしてチップ２を作製する。
　その後、バレル加工によりチップ２の面取りを行ってもよい。
（側面電極形成工程）
　図１０Ｆは、本発明の第１実施形態に係るセラミック電子部品を製造する際の側面電極形成工程の一例を模式的に示す断面図である。
　次に、図１０Ｆに示すように、チップ２の側面にディップ法により未焼成の側面電極２３を形成する。この際、未焼成の側面電極２３が、未焼成の第１下地電極２１と未焼成の第２下地電極２２とを接続するようにする。
　なお、チップ２の側面において、側面電極２３を形成したくない部分には、セラミック撥水膜を形成することにより、側面電極２３の形成を防ぐことができる。
　また、未焼成の側面電極２３はスクリーン印刷により形成してもよい。
（焼成工程）
　図１０Ｇは、本発明の第１実施形態に係るセラミック電子部品を製造する際の焼成工程の一例を模式的に示す断面図である。
　次に、図１０Ｇに示すように、チップ２を焼成してセラミック電子部品１とする。この際、セラミックグリーンシート及びセラミック積層体は、セラミック基材に焼成される。
　焼成の条件は特に限定されないが、９００～１０００℃であることが好ましい。
　以上の工程を経てセラミック電子部品１を製造することができる。
［第２実施形態］
　図１１は、本発明の第２実施形態に係るセラミック電子部品の一例を模式的に示す断面図である。
　図１１に示すセラミック電子部品２０１は、第２下地電極２２の輪郭の一部を覆うようにセラミック保護層４０が形成されている以外は、図７Ｂに示すセラミック電子部品１と同じ構成である。
　第２下地電極２２の輪郭の一部を覆うようにセラミック保護層４０が形成されていると、第２下地電極２２に応力が集中したとしても、セラミック電子部品２０１の表面から第２下地電極２２が剥がれることを防止し、第２下地電極２２が割れることを防止することができる。
　なお、第２下地電極に形成された保護層の態様は、上記第１実施形態に係るセラミック電子部品の第１下地電極に形成されたセラミック保護層の態様と同じであってもよい。
［第３実施形態］
　図１２は、本発明の第３実施形態に係るセラミック電子部品の一例を側面に垂直な方向から見た模式図である。
　図１２に示すセラミック電子部品３０１では、側面電極２３の側部２３ｓの輪郭を覆うようにセラミック保護層４０が形成されている。
　なお、セラミック電子部品３０１では、第１下地電極（図示せず）の輪郭の一部にセラミック保護層が形成されていない。
　上記構成以外、セラミック電子部品３０１は、図１～図４に示すセラミック電子部品１と同じ構成である。
　側面電極２３は、プレスされて形成されていないので剥がれやすい。しかし、側面電極２３の側部２３ｓの輪郭を覆うようにセラミック保護層４０が形成されていると、側面電極２３に応力が集中したとしても、セラミック電子部品３０１の表面から側面電極２３が剥がれることを防止し、側面電極２３が割れることを防止することができる。
　次に、本発明の第３実施形態に係るセラミック電子部品の別の態様について説明する。
　図１３は、本発明の第３実施形態に係るセラミック電子部品の別の一例を側面に垂直な方向から見た模式図である。
　図１３に示すセラミック電子部品４０１では、側面電極２３の表面にめっき層５０が形成されている以外は、上記セラミック電子部品３０１と同じ構成である。
　なお、本発明の第３実施形態に係るセラミック電子部品では、第１下地電極２１の輪郭の一部を覆うようにセラミック保護層４０が形成されていてもよい。また、第２下地電極２２の輪郭の一部を覆うようにセラミック保護層４０が形成されていてもよく、形成されていなくてもよいが、形成されていることが好ましい。
［その他の実施形態］
　これまで説明してきた第１実施形態～第３実施形態に係るセラミック電子部品では、第１下地電極の平面視形状及び第２下地電極の平面視形状は矩形であった。
　しかし、本発明のセラミック電子部品では、第１下地電極及び第２下地電極の平面視形状は特に限定されず、三角形、凸多角形、凹多角形、円形、半円形、楕円形等であってもよい。
　これまで説明してきた第１実施形態～第３実施形態に係るセラミック電子部品では、第１下地電極の第１線分が第１稜線と重なるように形成されていたが、本発明のセラミック電子部品では、第１下地電極の第１線分と、第１稜線との間には隙間があってもよい。この場合、その隙間の表面には、側面電極が形成されていてもよい。つまり、側面電極がセラミック基材の側面及び第１主面にかけて、Ｌ字状に形成されていてもよい。
　これまで説明してきた第１実施形態～第３実施形態に係るセラミック電子部品では、第２下地電極が形成されていたが、本発明のセラミック電子部品では、第２下地電極が形成されておらず、第１下地電極及び側面電極のみが形成されていてもよい。
　第１実施形態に係るセラミック電子部品の製造方法では、ディップ法により側面電極を形成していた。しかし、本発明のセラミック電子部品では、側面電極を以下の方法で形成してもよい。
　すなわち、積層工程において、未焼成の第１下地電極と未焼成の第２下地電極を接続するビアが形成されるように、セラミックグリーンシートとセラミック積層体とを積層し、カット工程において、セラミック基材の内部に第１下地電極及び第２下地電極を接続するビアを形成し、当該ビアを縦方向に切断して側面電極（いわゆるハーフカット電極）としてもよい。
　この場合、ディップ法により側面電極を形成しなくてもよい。
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１０１、２０１、３０１、４０１　セラミック電子部品
２　チップ
１０　セラミック基材
１０ａ、１０ｂ　セラミックグリーンシート
１１　第１面
１２　第２面
１３　側面
２１　第１下地電極
２１ａ　第１線分
２１ｂ　第２線分
２１ｃ　第３線分
２１ｄ　第４線分
２２　第２下地電極
２３　側面電極
２３ａ　側面電極の一方の端部
２３ｂ　側面電極のもう一方の端部
２５　内部電極
２６　ビア
３１、３１ａ、３１ｂ、３１ｃ、３１ｄ　第１稜線
３２、３２ａ、３２ｂ　第２稜線
４０　セラミック保護層
５０　めっき層
６１、６２　キャリアフィルム
７０　セラミック積層体

 

Claims (12)

  1. 　第１面と、前記第１面に対向する第２面と、前記第１面及び前記第２面を接続する側面を有し、
    　前記第１面には第１下地電極が形成されており、
    　前記側面には、前記第１下地電極に接続する側面電極が形成されており、
    　前記第１下地電極と前記側面電極とが外部電極を構成しており、
    　前記外部電極の輪郭の少なくとも一部を覆うようにセラミック保護層が形成されているセラミック電子部品。
  2. 　前記第２面には第２下地電極が形成されており、
    　前記側面電極は、前記第１下地電極と前記第２下地電極とを接続しており、
    　前記第１下地電極と、前記側面電極と、前記第２下地電極とが前記外部電極を構成している請求項１に記載のセラミック電子部品。
  3. 　前記第１面を前記第１面に垂直な方向から見た際に、前記セラミック保護層は、前記第１下地電極の輪郭の一部を覆うように形成されている請求項１又は２に記載のセラミック電子部品。
  4. 　前記側面を前記側面に垂直な方向から見た際に、前記セラミック保護層は、前記側面電極の輪郭の一部を覆うように形成されている請求項１～３のいずれかに記載のセラミック電子部品。
  5. 　前記セラミック電子部品は、前記第１面と前記側面により形成される第１稜線を有し、
    　前記側面電極の一方の端部は、前記第１稜線を跨いで前記第１下地電極の上にも形成されており、
    　前記第１面に形成された前記側面電極の一方の端部は、前記第１下地電極の輪郭の内側に形成されている請求項１～４のいずれかに記載のセラミック電子部品。
  6. 　前記セラミック電子部品は、前記第１面と前記側面により形成される第１稜線を有し、
    　前記第１面を前記第１面に垂直な方向から見た際に、前記セラミック保護層は、前記第１下地電極の輪郭の一部を覆うように形成されており、
    　前記側面電極の一方の端部は、前記第１稜線を跨いで前記第１下地電極及び前記セラミック保護層の両方を覆うように形成されている請求項１～４のいずれかに記載のセラミック電子部品。
  7. 　前記セラミック電子部品は、前記第１面と前記側面により形成される第１稜線を有し、
    　前記第１面を前記第１面に垂直な方向から見た際に、前記第１下地電極の平面視形状は矩形であり、前記第１下地電極の輪郭は、第１線分、第２線分、第３線分及び第４線分により形成されており、
    　前記第１線分と前記第３線分とは平行であり、前記第１線分は、前記第２線分及び前記第４線分と接続しており、前記第３線分は、前記第２線分及び前記第４線分と接続しており、
    　前記第１線分は、前記第１稜線と重なっている請求項１又は２に記載のセラミック電子部品。
  8. 　前記セラミック保護層は、前記第２線分及び前記第４線分を覆うように形成されており、前記第３線分は露出している請求項７に記載のセラミック電子部品。
  9. 　前記セラミック保護層は、前記第２線分、前記第３線分及び前記第４線分を覆うように形成されている請求項７に記載のセラミック電子部品。
  10. 　前記セラミック保護層は、前記第３線分を覆うように形成されており、前記第２線分及び前記第４線分が露出している請求項７に記載のセラミック電子部品。
  11. 　前記第１下地電極は、前記第１稜線に沿って複数個形成されており、
    　前記第１稜線に沿って形成された前記第１下地電極の内、少なくとも両端に位置する第１下地電極では、前記セラミック保護層は、前記第２線分、前記第３線分及び前記第４線分を覆うように形成されている請求項７に記載のセラミック電子部品。
  12. 　前記第１下地電極は、前記第１稜線に沿って複数個形成されており、
    　前記セラミック保護層は、各前記第１下地電極の前記第３線分を覆うように、連続的に形成されている請求項７に記載のセラミック電子部品。

     
PCT/JP2022/027528 2021-07-19 2022-07-13 セラミック電子部品 WO2023002894A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/413,380 US20240153709A1 (en) 2021-07-19 2024-01-16 Ceramic electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021118872 2021-07-19
JP2021-118872 2021-07-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/413,380 Continuation US20240153709A1 (en) 2021-07-19 2024-01-16 Ceramic electronic component

Publications (1)

Publication Number Publication Date
WO2023002894A1 true WO2023002894A1 (ja) 2023-01-26

Family

ID=84979200

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/027528 WO2023002894A1 (ja) 2021-07-19 2022-07-13 セラミック電子部品

Country Status (2)

Country Link
US (1) US20240153709A1 (ja)
WO (1) WO2023002894A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164784A (ja) * 2011-02-07 2012-08-30 Murata Mfg Co Ltd 積層セラミック電子部品
WO2012132726A1 (ja) * 2011-03-29 2012-10-04 株式会社 村田製作所 電子部品
JP2012227233A (ja) * 2011-04-15 2012-11-15 Murata Mfg Co Ltd 積層電子部品及びその製造方法
WO2016194943A1 (ja) * 2015-06-04 2016-12-08 株式会社村田製作所 積層セラミック電子部品
JP2018041909A (ja) * 2016-09-09 2018-03-15 Tdk株式会社 電子部品
WO2020095813A1 (ja) * 2018-11-08 2020-05-14 株式会社村田製作所 セラミック電子部品
JP2021090071A (ja) * 2021-03-03 2021-06-10 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164784A (ja) * 2011-02-07 2012-08-30 Murata Mfg Co Ltd 積層セラミック電子部品
WO2012132726A1 (ja) * 2011-03-29 2012-10-04 株式会社 村田製作所 電子部品
JP2012227233A (ja) * 2011-04-15 2012-11-15 Murata Mfg Co Ltd 積層電子部品及びその製造方法
WO2016194943A1 (ja) * 2015-06-04 2016-12-08 株式会社村田製作所 積層セラミック電子部品
JP2018041909A (ja) * 2016-09-09 2018-03-15 Tdk株式会社 電子部品
WO2020095813A1 (ja) * 2018-11-08 2020-05-14 株式会社村田製作所 セラミック電子部品
JP2021090071A (ja) * 2021-03-03 2021-06-10 太陽誘電株式会社 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US20240153709A1 (en) 2024-05-09

Similar Documents

Publication Publication Date Title
US10178774B2 (en) Ceramic electronic component and manufacturing method thereof
JP5772970B2 (ja) 多層配線基板、プローブカード及び多層配線基板の製造方法
WO2012036219A1 (ja) 発光素子用基板および発光装置
KR100922079B1 (ko) 다층 세라믹 기판
WO2011102040A1 (ja) 素子搭載用基板およびその製造方法
US11647581B2 (en) Ceramic electronic component
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP5582069B2 (ja) セラミック多層基板
WO2023002894A1 (ja) セラミック電子部品
US11659659B2 (en) Ceramic electronic component
JP2002043758A (ja) 多層基板及びその製造方法
JPH04329691A (ja) 導体ぺーストおよび配線基板
JPH11284296A (ja) 配線基板
JPH11186727A (ja) 配線基板およびその製造方法
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
US20230119828A1 (en) Electronic component and method for manufacturing electronic component
JP6962369B2 (ja) 配線基板
JP2004119547A (ja) セラミック配線基板およびその製造方法
JP2000049431A (ja) セラミック回路基板
JP2008112786A (ja) 多層セラミックス基板及びその製造方法
JP5558157B2 (ja) 配線基板
JP2014232767A (ja) 配線基板
JP2004128135A (ja) セラミック積層体
JP4762564B2 (ja) 導体組成物及びこれを用いた配線基板とその製造方法
JP2006164799A (ja) 導電性ペーストおよびその製造方法、ならびにセラミック多層基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22845828

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE