JP5772970B2 - 多層配線基板、プローブカード及び多層配線基板の製造方法 - Google Patents

多層配線基板、プローブカード及び多層配線基板の製造方法 Download PDF

Info

Publication number
JP5772970B2
JP5772970B2 JP2013539696A JP2013539696A JP5772970B2 JP 5772970 B2 JP5772970 B2 JP 5772970B2 JP 2013539696 A JP2013539696 A JP 2013539696A JP 2013539696 A JP2013539696 A JP 2013539696A JP 5772970 B2 JP5772970 B2 JP 5772970B2
Authority
JP
Japan
Prior art keywords
multilayer wiring
wiring board
main surface
insulator layer
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013539696A
Other languages
English (en)
Other versions
JPWO2013058351A1 (ja
Inventor
酒井　範夫
範夫 酒井
喜人 大坪
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013539696A priority Critical patent/JP5772970B2/ja
Publication of JPWO2013058351A1 publication Critical patent/JPWO2013058351A1/ja
Application granted granted Critical
Publication of JP5772970B2 publication Critical patent/JP5772970B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層配線基板、それを備えるプローブカード及び多層配線基板の製造方法に関する。
従来、主面上にＩＣなどが搭載される多層配線基板が広く用いられている。多層配線基板には、実装面から裏面にまで至る配線が複数配されている。複数の配線のそれぞれは、電気的に接続された複数のビア導体により構成されている。
例えば特許文献１及び特許文献２には、実装面における配線ピッチが裏面における配線ピッチよりも小さな多層配線基板が記載されている。
特開２００８−３００４８２号公報 特開２００８−１６４５７７号公報
近年、多層配線基板に実装されるＩＣ等の電子部品の小型化がさらに進んできている。これに伴い、実装面における配線ピッチをさらに小さくしたいという要望がある。
本発明は、実装面における配線ピッチが小さな多層配線基板を提供することにある。
本発明に係る第１の多層配線基板は、基板本体と、複数の配線とを備える。基板本体は、第１及び第２の主面を有する。複数の配線は、基板本体内において、第１の主面から第２の主面側に向かって設けられている。基板本体は、積層された複数の絶縁体層を有する。配線は、複数の絶縁体層のそれぞれに設けられたビア導体を含む。複数の配線の少なくとも一つにおいて、基板本体の第１の主面を構成している絶縁体層である第１の絶縁体層に設けられたビア導体の径は、複数の絶縁体層の第１の絶縁体層以外の絶縁体層の少なくとも一つに設けられているビア導体の径よりも小さい。
本発明に係る第１の多層配線基板のある特定の局面では、複数の配線の少なくともひとつにおいて、第１の絶縁体層に設けられたビア導体の径は、複数の絶縁体層の第１の絶縁体層以外の絶縁体層のいずれに設けられたビア導体の径よりも小さい。
本発明に係る第１の多層配線基板の別の特定の局面では、第１の絶縁体層の厚みは、複数の絶縁体層の第１の絶縁体層以外の絶縁体層の少なくともひとつの厚みよりも小さい。
本発明に係る第１の多層配線基板の他の特定の局面では、第１の絶縁体層の厚みは、複数の絶縁体層の第１の絶縁体層以外の絶縁体層のそれぞれの厚みよりも小さい。
本発明に係る第１の多層配線基板のさらに他の特定の局面では、第１の主面には、隣り合う配線間に位置する凹部が設けられている。
本発明に係る第１の多層配線基板のさらに別の特定の局面では、凹部は当該隣り合う配線のそれぞれが壁面に露出するように設けられている。
本発明に係る第２の多層配線基板は、基板本体と、複数の配線とを備える。基板本体は、第１及び第２の主面を有する。複数の配線は、基板本体内において、第１の主面から第２の主面側に向かって設けられている。第１の主面には、隣り合う配線間に位置する凹部が設けられている。
本発明に係る第２の多層配線基板のある特定の局面では、凹部は当該隣り合う配線のそれぞれが壁面に露出するように設けられている。
本発明に係る第１及び第２の多層配線基板のそれぞれのある特定の局面では、凹部は、配線の第１の主面の露出部を包囲するように設けられている。
本発明に係る第２の多層配線基板の別の特定の局面では、基板本体は、積層された複数の絶縁体層を有する。配線は、複数の絶縁体層のそれぞれに設けられたビア導体を含む。
本発明に係る第２の多層配線基板の他の特定の局面では、第１の主面を構成している絶縁体層に設けられたビア導体は、絶縁体層の第１の主面とは反対側の表面から第１の主面側に向かって太くなる形状を有する部分を有する。
本発明に係る第１及び第２の多層配線基板のそれぞれのある特定の局面では、凹部は、第１の主面を構成している絶縁体層の第１の主面とは反対側の表面にまで至るように設けられている。
本発明に係る第１及び第２の多層配線基板のそれぞれの他の特定の局面では、隣り合う配線間の距離は、第１の主面側から第２の主面側に向かって広がっている。
本発明に係る第１及び第２の多層配線基板のそれぞれの別の特定の局面では、複数のビア導体の少なくともひとつは、第２の主面側から第１の主面側に向かって先細るテーパ状である。
本発明に係る第１及び第２の多層配線基板のそれぞれのさらに他の特定の局面では、各配線は、複数のビア導体が直接電気的に接続されることにより構成されている。
本発明に係る第１及び第２の多層配線基板のそれぞれのさらに別の特定の局面では、ビア導体は、ビア導体の中心軸が絶縁体層の厚み方向に沿うように設けられている。
本発明に係る第１及び第２の多層配線基板のそれぞれのさらにまた他の特定の局面では、複数の配線の少なくともひとつは、厚み方向に隣り合うビア導体の壁面の少なくとも一部が連続している部分を含む。
本発明に係る第１及び第２の多層配線基板のそれぞれのさらにまた別の特定の局面では、複数の配線の少なくともひとつは、厚み方向に隣り合うビア導体が全体として第２の主面側から第１の主面側に向けて先細るテーパ状となっている部分を含む。
本発明に係るプローブカードは、本発明に係る第１または第２の多層配線基板を備えている。
本発明に係る多層配線基板の製造方法は、本発明に係る第１または第２の多層配線基板の製造方法に関する。本発明に係る多層配線基板の製造方法では、絶縁体層を構成するためのセラミックグリーンシートを複数用意する。複数のセラミックグリーンシートに貫通孔を形成する。貫通孔内に、ビア導体を構成するための導電性ペーストを充填する。導電性ペーストが貫通孔内に充填された複数のセラミックグリーンシートを積層し、生の積層体を作製する。生の積層体を焼成することにより多層配線基板を得る。貫通孔を、セラミックグリーンシートにレーザー光を照射することにより行う。
本発明に係る多層配線基板の製造方法のある特定の局面では、一のセラミックグリーンシートに対して、貫通孔を、隣り合う貫通孔が一主面側において接続されるように複数形成する。一のセラミックグリーンシートを、一主面が生の積層体の主面を構成するように、最外層に積層する。
本発明によれば、実装面における配線ピッチが小さな多層配線基板を提供することができる。
図１は、第１の実施形態に係る多層配線基板の略図的断面図である。 図２は、第１の実施形態におけるプローブカードの略図的断面図である。 図３（ａ）は、厚い第１の絶縁体層の略図的断面図である。図３（ｂ）は、薄い第１の絶縁体層の略図的断面図である。 図４は、第２の実施形態に係る多層配線基板の略図的断面図である。 図５は、第３の実施形態に係る多層配線基板の略図的断面図である。 図６は、第４の実施形態に係る多層配線基板の略図的断面図である。 図７は、第５の実施形態に係る多層配線基板の略図的断面図である。 図８は、第６の実施形態に係る多層配線基板の略図的断面図である。 図９は、第７の実施形態に係る多層配線基板の略図的断面図である。 図１０は、第７の実施形態に係る多層配線基板の一部分の略図的平面図である。 図１１（ａ）は、比較例に係る多層配線基板の第１の絶縁体層の略図的断面図である。図１１（ｂ）は、第７の実施形態に係る多層配線基板の第１の絶縁体層の略図的断面図である。 図１２は、第８の実施形態に係る多層配線基板の略図的断面図である。 図１３は、第７の実施形態に係る多層配線基板の製造工程を説明するための略図的断面図である。 図１４は、第７の実施形態に係る多層配線基板の製造工程を説明するための略図的断面図である。 図１５は、第８の実施形態に係る多層配線基板の製造工程を説明するための略図的断面図である。 図１６は、第８の実施形態に係る多層配線基板の製造工程を説明するための略図的断面図である。 図１７は、第１の変形例に係る第１の絶縁体層の略図的断面図である。 図１８は、第２の変形例に係る第１の絶縁体層の略図的断面図である。 図１９は、第９の実施形態に係る多層配線基板の略図的断面図である。 図２０は、第１０の実施形態に係る多層配線基板の略図的断面図である。 図２１は、第１１の実施形態に係る多層配線基板の略図的断面図である。 図２２は、第１２の実施形態に係る多層配線基板の略図的断面図である。 図２３は、第１３の実施形態に係る多層配線基板の略図的断面図である。 図２４は、第２の実施形態の変形例に係る多層配線基板の略図的断面図である。
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
（第１の実施形態）
（多層配線基板１の構成）
図１は、第１の実施形態に係る多層配線基板１の略図的断面図である。多層配線基板１は、実装面１ａと、裏面１ｂとを有する。多層配線基板１は、例えば、実装面１ａにＩＣチップなどの電子部品１０が実装されて使用される。また、図２に示されるように、多層配線基板１は、例えば、実装面１ａにプローブユニット１１が取り付けられ、プローブカード２として使用されることもある。
多層配線基板１は、基板本体１２を有する。基板本体１２は、第１及び第２の主面１２ａ、１２ｂを有する。基板本体１２の第１の主面１２ａは、実装面１ａを構成している。基板本体１２の第２の主面１２ｂは、裏面１ｂを構成している。
基板本体１２は、絶縁性を有する。基板本体１２は、積層された複数の絶縁体層１３を有する。絶縁体層１３の構成材料は、絶縁体である限りにおいて特に限定されない。絶縁体層１３は、例えば、絶縁性を有するセラミック材料、樹脂等により構成することができる。以下、ここでは、絶縁体層１３がセラミック材料により構成されている場合について説明する。
好ましく用いられるセラミック材料の具体例としては、例えば、低温焼結セラミック（ＬＴＣＣ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ）材料や高温焼結セラミック（ＨＴＣＣ：Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ）材料等が挙げられる。ここで、低温焼結セラミック材料とは、１０５０℃以下の温度で焼結可能であって、比抵抗の小さなＡｕ、ＡｇやＣｕ等と同時焼成が可能なセラミック材料である。
低温焼結セラミック材料の具体例としては、例えば、アルミナやジルコニア、マグネシア、フォルステライトなどのセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末などを用いた非ガラス系ＬＴＣＣ材料などが挙げられる。
高温焼結セラミック材料の具体例としては、例えば、アルミナ、窒化アルミニウム、ムライト、その他のセラミックスにガラスなどの焼結助材を加えた材料であって、１１００℃以上の高温で焼結可能なセラミック材料などが挙げられる。
なお、絶縁体層１３の積層数や厚みは、多層配線基板１の回路構成等に応じて適宜設定することができる。絶縁体層１３の積層数は、例えば、５層〜３０層程度とすることができる。絶縁体層１３の一層の厚みは、例えば、５μｍ〜５０μｍ程度とすることができる。なお、プローブカード２として基板本体１２を用いる時には、絶縁体層１３の積層数は、例えば、２０層〜１００層程度とすることができる。絶縁体層１３の一層の厚みは例えば５μｍ〜２００μｍ程度とすることができる。
本実施形態では、複数の絶縁体層１３のうち、第１の主面１２ａを構成している絶縁体層である第１の絶縁体層１３ａの厚みは、複数の絶縁体層の第１の絶縁体層１３ａ以外の絶縁体層１３ｂの少なくともひとつの厚みよりも小さい。具体的には、本実施形態では、第１の絶縁体層１３ａは、複数の絶縁体層１３ｂのいずれよりも薄い。
絶縁体層１３ａの厚みは、複数の絶縁体層１３ｂのうち最も厚い絶縁体層の厚みの３／４以下であることが好ましく、１／２以下であることが好ましい。具体的には、絶縁体層１３ａの厚みは、７５μｍ以下であることが好ましく、５０μｍ以下であることがより好ましい。但し、絶縁体層１３ａの厚みが小さすぎると、絶縁体層１３ａの形成が困難となる。従って、絶縁体層１３ａの厚みは、５μｍ以上であることが好ましく、１０μｍ以上であることがより好ましい。
なお、複数の絶縁体層１３の厚みは、すべて同じであってもよいし、異なっていてもよい。即ち、複数の絶縁体層１３には、厚みの異なる複数種類の絶縁体層が含まれていてもよい。
基板本体１２の内部には、複数の配線１４が設けられている。複数の配線１４は、第１の主面１２ａから第２の主面１２ｂに至るように設けられている。隣り合う配線１４間の距離は、第１の主面１２ａ側（ｘ１側）から第２の主面１２ｂ側（ｘ２側）に向かって広がっている。従って、第２の主面１２ｂにおける隣り合う配線１４間の距離は、第１の主面１２ａにおける隣り合う配線１４間の距離よりも大きい。
配線１４は、複数の絶縁体層１３のそれぞれに設けられたビア導体１５を含む。具体的には、複数の配線１４の一部は、複数の絶縁体層１３のそれぞれに設けられたビア導体１５により構成されており、残りの一部は、複数の絶縁体層１３のそれぞれに設けられたビア導体１５と、厚み方向ｘにおいて隣り合う絶縁体層１３の界面に設けられた電極１６とにより構成されている。
なお、ビア導体１５及び電極１６の構成材料は、導電材料である限りにおいて特に限定されない。ビア導体１５及び電極１６のそれぞれは、例えば、Ａｇ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ｍｏ及びＡｕの少なくとも１種を主成分とする金属により構成することができる。Ａｇ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ｍｏ及びＡｕの複数を主成分とする金属としては、例えば、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金等が挙げられる。なかでも、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金及びＣｕは、比抵抗が小さいため、配線１４の材料として好ましく用いられ、特に、高周波用途旨の多層配線基板１の配線１４の材料としてより好ましく用いられる。
なお、絶縁体層１３を、高温焼結セラミック材料により構成した場合は、Ｍｏ、Ｐｔ、Ｐｄ、Ｗ、及びＮｉからなる群から選ばれた少なくとも一種を含む金属が配線１４の構成材料として好ましく用いられる。
ビア導体１５は、ビア導体１５の中心軸が絶縁体層１３の厚み方向に沿うように設けられている。即ち、ビア導体１５の中心軸と絶縁体層１３の厚み方向とは平行である。
ビア導体１５は、第２の主面１２ｂ側（ｘ２側）から第１の主面１２ａ側（ｘ１側）に向かって先細るテーパ状である。
複数の配線１４の少なくともひとつにおいて、第１の絶縁体層１３ａに設けられたビア導体１５ａの径は、複数の絶縁体層１３ｂの少なくともひとつに設けられているビア導体１５の径よりも小さい。より具体的には、複数の配線１４の少なくともひとつにおいて、第１の絶縁体層１３ａに設けられたビア導体１５ａの、第１の絶縁体層１３ａの第２の主面１２ｂ側の表面における径は、複数の絶縁体層１３ｂの少なくともひとつに設けられているビア導体１５の、当該絶縁体層１３ｂの第２の主面１２ｂ側の表面における径よりも小さい。詳細には、複数の配線１４の少なくともひとつにおいて、第１の絶縁体層１３ａに設けられたビア導体１５ａの、第１の絶縁体層１３ａの第２の主面１２ｂ側の表面における径は、いずれの絶縁体層１３ｂに設けられているビア導体１５の、当該絶縁体層１３ｂの第２の主面１２ｂ側の表面における径よりも小さい。さらに詳細には、複数の配線１４のすべてにおいて、第１の絶縁体層１３ａに設けられたビア導体１５ａの、第１の絶縁体層１３ａの第２の主面１２ｂ側の表面における径は、いずれの絶縁体層１３ｂに設けられているビア導体１５の、当該絶縁体層１３ｂの第２の主面１２ｂ側の表面における径よりも小さい。
なお、ビア導体１５ａの直径は、例えば、２０μｍ〜１００μｍ程度とすることができる。ビア導体１５ａ以外のビア導体１５の直径は、例えば、４０μｍ〜２００μｍ程度とすることができる。ビア導体１５ａの直径は、ビア導体１５ａ以外のビア導体１５の直径の１／２倍以下であることが好ましく、１／５倍以下であることがより好ましい。
（多層配線基板１の製造方法）
次に、多層配線基板１の製造方法の一例について説明する。まず、絶縁体層１３を構成するためのセラミックグリーンシートを複数用意する。本実施形態では、少なくとも絶縁体層１３ａと絶縁体層１３ｂとで厚みが異なる。このため、絶縁体層１３ａを構成するためのセラミックグリーンシートと、絶縁体層１３ｂを構成するためのセラミックグリーンシートとを別個に用意する必要がある。絶縁体層１３ａを構成するためのセラミックグリーンシートは、絶縁体層１３ｂを構成するためのセラミックグリーンシートよりも薄い。
セラミックグリーンシートは、例えば、キャリアフィルム上にセラミックスラリーを塗布し、乾燥させることにより作製することができる。セラミックスラリーの塗布は、例えば、ドクターブレード法などの印刷法により行うことができる。
次に、セラミックグリーンシートにビア導体を形成するための貫通孔（ビアホール）を形成する。貫通孔は、例えば、レーザー光を照射することにより形成したり、パンチを用いて形成したりすることができる。中でも、レーザー光を用いて貫通孔を形成することが好ましい。高い位置精度及び形状精度で貫通孔を形成できるためである。なお、レーザー光による貫通孔形成は、貫通孔がセラミックグリーンシートの厚み方向に対して傾斜している場合にも可能であるが、貫通孔がセラミックグリーンシートの厚み方向に沿っている場合に特に好適である。
なお、レーザー光により形成した貫通孔は、レーザー光の進行方向に向かって先細るテーパ状となる。
次に、セラミックグリーンシートに形成された貫通孔内にビア導体を形成する。ビア導体は、例えば、導電性ペーストを貫通孔内に充填することにより形成することができる。導電性ペーストの貫通孔内への充填は、例えば、吸引や真空印刷により行うことができる。
次に、複数のセラミックグリーンシートを、絶縁体層１３ａを構成するためのセラミックグリーンシートが最表層となるように適宜積層し、生の積層体を作製する。生の積層体にプレスを施してもよい。
その後、生の積層体を焼成することにより多層配線基板１を完成させることができる。
以上説明したように、本実施形態では、基板本体１２の第１の主面１２ａを構成している第１の絶縁体層１３ａの厚みが、複数の絶縁体層１３の第１の絶縁体層１３ａ以外の絶縁体層１３ｂの少なくともひとつ、より具体的には全ての絶縁体層１３ｂの厚みよりも小さい。従って、実装面１ａにおける配線１４のピッチを小さくすることができる。この理由について、図３（ａ）及び図３（ｂ）を参照しながら詳細に説明する。
図３（ａ）に示されるように、第１の絶縁体層１１３ａが厚い場合は、主面１１３ａ２におけるビア導体１１５ａの径Ｒ２が、主面１１３ａ１におけるビア導体１１５ａの径Ｒ１に対して大きいため、径Ｒ２を大きくする必要がある。これは、確実な電気的接続を確保するために、径Ｒ１をある程度以上の大きさにしなければならないためである。
一方、図３（ｂ）に示されるように、第１の絶縁体層１３ａが薄い場合は、主面１３ａ２におけるビア導体１５ａの径Ｒ３は、主面１３ａ１におけるビア導体１５ａの径Ｒ１に対して、図３（ａ）に示す場合ほど大きくない。即ち、Ｒ３＜Ｒ２とすることができる。よって、ビア導体１５ａの中心間距離Ｌ３＝Ｌ２＋Ｒ３＜ビア導体１１５ａの中心間距離Ｌ１＝Ｌ２＋Ｒ２となる。このことより、絶縁体層１３ａの厚みを絶縁体層１３ｂの少なくともひとつの厚みよりも小さくすることにより、実装面１ａにおける配線１４のピッチを小さくできることが分かる。実装面１ａにおける配線１４のピッチをより小さくする観点からは、絶縁体層１３ａの厚みをいずれの絶縁体層１３ｂの厚みよりも小さくすることが好ましい。なお、中心間距離Ｌ２は穴あけのメカパンチやレーザーの加工精度により決まる因子であり同じ値となる。
また、実装面１ａにおける配線１４のピッチをより小さくする観点からは、配線１４において、第１の絶縁体層１３ａに設けられたビア導体１５ａの径（詳細には、絶縁体層１３ａの第２の主面１２ｂ側の表面におけるビア導体１５ａの径Ｒ３）が、ビア導体１５ａ以外のビア導体１５の少なくともひとつの径（詳細には、絶縁体層１３ｂの第２の主面１２ｂ側の表面におけるビア導体１５の径）よりも小さいことが好ましく、ビア導体１５ａ以外のいずれのビア導体１５の径よりも小さいことがより好ましい。この場合、隣り合うビア導体１５ａの中心間距離Ｌ３（＝Ｌ２＋Ｒ３）をより小さくできるためである。
また、本実施形態では、ビア導体１５が第２の主面１２ｂ側から第１の主面１２ａ側に向かって先細るテーパ状である。このため、第１の主面１２ａにおける配線１４間の距離を狭くしつつ、第２の主面１２ｂにおける配線１４間の距離を広くしやすい。
以下、本発明の好ましい実施形態の他の例について説明する。以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。
（第２及び第３の実施形態）
図４は、第２の実施形態に係る多層配線基板の略図的断面図である。図５は、第３の実施形態に係る多層配線基板の略図的断面図である。
第１の実施形態では、配線１４に、厚み方向において隣り合う絶縁体層１３ｂの界面に配された電極１６が含まれている。第２の実施形態に係る多層配線基板３は、図４に示されるように、配線１４が、相互に直接電気的に接続された複数のビア導体１５によって構成されており、界面電極を有さない点において第１の実施形態に係る多層配線基板１と異なる。
本実施形態では、配線１４が複数のビア導体１５のみによって構成されているため、優れた高周波特性を実現することができる。
但し、本発明は、この構成に限定されない。例えば、図５に示す第３の実施形態に係る多層配線基板４のように、厚み方向において隣接するビア導体１５が、電極１６を介して電気的に接続されていてもよい。
また、図２４に示されるように、最上層に位置するビア導体１５ａの全体が、その下層に位置するビア導体１５の上に設けられていてもよい。
（第４の実施の形態）
図６は、第４の実施形態に係る多層配線基板の略図的断面図である。第４の実施の形態においては、絶縁体層１３は全て同じ厚みであり、最上層に配置される絶縁層を除く他の絶縁体層１３には、絶縁体層１３の少なくとも２層にわたって、連続して形成されるビア導体１５が複数配置されている。このような構成を備えることにより、同じ厚みの絶縁層１３を用いることにより、第１の絶縁体層１３ａに設けられたビア導体１５ａのビア径を他のビア導体１５と比較して、相対的に小さくすることができる。
（第５及び第６の実施形態）
図７は、第５の実施形態に係る多層配線基板の略図的断面図である。図８は、第６の実施形態に係る多層配線基板の略図的断面図である。
図７及び図８に示されるように、第５及び第６の実施形態に係る多層配線基板５，６では、複数の配線１４の少なくともひとつは、厚み方向において隣り合うビア導体１５の壁面の少なくとも一部が連続している部分を含んでいる。このため、より優れた高周波特性が実現されている。
さらに、多層配線基板６では、複数の配線１４の少なくともひとつは、厚み方向において隣り合うビア導体１５が全体として第２の主面１２ｂ側から第１の主面１２ａ側に向けて先細るテーパ状となっている部分を含んでいる。このため、さらに優れた高周波特性が実現されている。
なお、さらに優れた高周波特性を実現する観点からは、配線１４の全体が、第２の主面１２ｂ側から第１の主面１２ａ側に向けて先細るテーパ状となっていることが好ましい。但し、この場合は、配線１４の第２の主面１２ｂにおける径が大きくなりすぎる場合がある。このため、配線１４は、厚み方向において隣り合うビア導体１５が全体として第２の主面１２ｂ側から第１の主面１２ａ側に向けて先細るテーパ状となっている部分を複数含むことが好ましい。
（第７及び第８の実施形態）
図９は、第７の実施形態に係る多層配線基板７の略図的断面図である。図１０は、第７の実施形態に係る多層配線基板の一部分の略図的平面図である。図１２は、第８の実施形態に係る多層配線基板の略図的断面図である。なお、第８の実施形態において、図１０を第７の実施形態と共通に参照する。
第７及び第８の実施形態に係る多層配線基板７，８は、第１の絶縁性基板１３ａ及びビア導体１５ａの構成を除いては、第１の実施形態に係る多層配線基板１と実質的に同様の構成を有する。従って、ここでは、多層配線基板７，８と多層配線基板１との相違点のみを説明し、その他に関しては、第１の実施形態の記載を援用するものとする。
第７及び第８の実施形態では、実装面１ａを構成している第１の主面１２ａには、少なくともひとつの凹部２１が設けられている。凹部２１は、第１の主面１２ａにおいて、隣り合う配線１４間に位置している。具体的には、図１０に示されるように、第１の主面１２ａにおいて、配線１４は、マトリクス状に配されている。配線１４のｙ方向に沿ったピッチが相対的に狭く、配線１４のｚ方向に沿ったピッチが相対的に広い。本実施形態では、凹部２１は、ｙ方向において隣り合う配線１４間に配されており、ｚ方向において隣り合う配線１４間には配されていない。もっとも、本発明においては、凹部は、隣り合う配線１４の間のすべてに設けられていてもよい。また、凹部は、配線の第１の主面の露出部を包囲するように、例えば格子状に設けられていてもよい。
本実施形態では、凹部の平面視における形状は円形であるが、凹部の形状は特に限定されない。凹部は、例えば、矩形状、多角形状、楕円形状、長円形状であってもよいし、配線１４に沿った形状であってもよい。
凹部２１は、図９に示されるように、第１の絶縁体層１３ａの第１の主面１２ａとは反対側の表面にまで至らないように設けられていてもよいし、図１２に示されるように、第１の絶縁体層１３ａの第１の主面１２ａとは反対側の表面に至るように設けられていてもよい。
なお、本実施形態においても、第１〜第６の実施形態と同様に、第１の絶縁体層１３ａの厚みが、複数の絶縁体層１３ｂの少なくとも一つの厚みより小さいことが好ましく、いずれの絶縁体層１３ｂの厚みよりも小さいことがさらに好ましい。但し、第１の絶縁体層１３ａの厚みが、複数の絶縁体層１３ｂの少なくとも一つの厚みよりも小さい必要は必ずしもない。例えば、第１の絶縁体層１３ａの厚みは、絶縁体層１３ｂの厚みと同じであってもよい。
本実施形態では、第１の絶縁体層１３ａに設けられているビア導体１５ａは、実装面１ａ（第１の主面１２ａ）側（ｘ１側）から裏面１ｂ（第２の主面１２ｂ）側（ｘ２側）に向かって先細る部分を有する。具体的には、ビア導体１５ａは、ｘ１側からｘ２側に向かって、一旦太くなった後に、細くなる形状を有している。ビア導体１５ａのｘ２側に向かって太くなっている部分は、凹部２１に露出している部分である。
例えば、図１１（ａ）に示されるように、絶縁体層２１３ａに、表面２１３ａ１から離れるに従って先細る形状のビア導体２１５ａを設けた場合、表面２１３ａ１における隣り合うビア導体２１５ａ間の距離Ｌ１１は、表面２１３ａ１におけるビア導体２１５ａの直径よりも大きくする必要がある。隣り合うビア導体２１５ａ同士が短絡してしまうためである。従って、距離Ｌ１１を小さくすることが困難である。
それに対して本実施形態では、図１１（ｂ）に示されるように、隣り合うビア導体１５ａ間に凹部２１が設けられているため、隣り合うビア導体１５ａ間の距離Ｌ１２を短くした場合であっても、隣り合うビア導体１５ａ同士が短絡しない。このため、距離Ｌ１２を短くすることができる。例えば、距離Ｌ１２を表面１３ａ１におけるビア導体１５ａの直径よりも短くすることができる。従って、実装面１ａにおける隣り合う配線１４間のピッチを小さくすることができる。
多層配線基板７，８の製造に際しては、図１３または図１５に示されるように、まず、第１の絶縁体層１３ａを構成するためのセラミックグリーンシート２２に複数のビア導体１５ａを形成する。その後、図１４または図１６に示されるように、凹部２１を形成する。ビア導体１５ａは、まず貫通孔を形成した後に、導電ペーストを貫通孔に充填することにより形成することができる。貫通孔を形成するに際しては、図１３に示されるように、隣り合う貫通孔が接触しないように複数の貫通孔を形成してもよい。また、図１４に示されるように、貫通孔を、隣り合う貫通孔がセラミックグリーンシート２２の表面において接続されるように複数の貫通孔を形成してもよい。そのようにすることによって、配線１４のピッチをより狭くすることができる。なお、この場合は、導電剤を充填した直後は、隣り合うビア導体同士が接続された状態となる。しかしながら、凹部２１を形成するため、最終的には、隣り合うビア導体同士は、電気的に絶縁された状態となる。
なお、凹部２１の形成を、積層体を形成する前に行ってもよいし、積層体を形成した後に行ってもよい。
なお、本実施形態においては、隣り合うビア導体の一部を除去するように凹部を形成する構成を説明しているが、図１７、図１８のように、隣り合うビア導体１５ａを除去することなく、隣り合うビア導体１５ａ間に凹部２１を設けてもよい。多層配線基板を作製する際、隣り合うビア導体１５ａ間の距離を短くすると、セラミックグリーンシートの貫通孔に一方主面側から導電性ペーストを充填する工程において、セラミックグリーンシートの他方主面側において、導電性ペーストが滲み短絡するという問題があったため、隣り合うビア導体１５ａ間の距離を短くするには限界がある。しかし、本実施形態においては、貫通孔に導電性ペーストを充填した後、セラミックグリーンシートの他方主面側の隣り合うビア導体間に凹部を形成する工程を経ることにより、隣り合うビア導体間を電気的に絶縁された状態とすることができるため、従来よりも隣り合うビア導体１５ａ間の距離を短くすることができる、すなわち、配線ピッチを小さくすることができる。
（第９〜第１１の実施形態）
図１９は、第９の実施形態に係る多層配線基板の略図的断面図である。図２０は、第１０の実施形態に係る多層配線基板の略図的断面図である。図２１は、第１１の実施形態に係る多層配線基板の略図的断面図である。
図１９に示されるように、第９の実施形態では、第２の実施形態と同様に、配線１４が、相互に直接電気的に接続された複数のビア導体１５によって構成されており、界面電極を有さない点において第７の実施形態に係る多層配線基板７と異なる。
本実施形態では、配線１４が複数のビア導体１５のみによって構成されているため、優れた高周波特性を実現することができる。
図２０に示されるように、第１０の実施形態では、複数の配線１４の少なくともひとつは、厚み方向において隣り合うビア導体１５の壁面の少なくとも一部が連続している部分を含んでいる。このため、より優れた高周波特性が実現されている。
さらに、第１１の実施形態では、複数の配線１４の少なくともひとつは、厚み方向において隣り合うビア導体１５が全体として第２の主面１２ｂ側から第１の主面１２ａ側に向けて先細るテーパ状となっている部分を含んでいる。ビア導体１５の側面に折れ曲がりがなく直線状であるため、さらに優れた高周波特性が実現されている。
（第１２の実施形態）
図２２は第１２の実施形態に係る多層配線基板の略図的断面図である。図２２に示されるように、第１２の実施形態では、第１の実施形態と同様に、基板本体１２の内部に複数の配線１４を構成するビア導体１５が配置されているが、基板本体１２の途中でビア導体１５のテーパの向きが反転していることが異なる。少なくとも、第２の主面１２ｂを構成する絶縁体層１３のビア導体１５が第１の主面１２ａ側（ｘ１側）から第１の主面１２ａ側（ｘ２側）に向かって細るテーパ状にすることにより、第２の主面１２ｂにおける配線１４間の距離をより広くすることができる。
（第１３の実施形態）
図２３は、第１３の実施形態に係る多層配線基板の略図的断面図である。図２３に示されるように、複数の配線１４を、第１の主面１２ａから第２の主面１２ｂ側に向かって基板本体１２の内部に形成するものの、第２の主面１２ｂには至らないようにしてもよい。この場合、複数の配線１４が形成されていない少なくともひとつの絶縁体層１３ｃに、他の回路１７ａ、１７ｂを設けることができる。このような場合であっても、上記実施形態等と同様の効果が奏される。
１，３〜８…多層配線基板
１ａ…実装面
１ｂ…裏面
２…プローブカード
１０…電子部品
１１…端子部
１２…基板本体
１２ａ…第１の主面
１２ｂ…第２の主面
１３、１３ａ、１３ｂ…絶縁体層
１４…配線
１５…ビア導体
１６…電極
２１…凹部
２２…セラミックグリーンシート

Claims (11)

  1. 第１及び第２の主面を有する基板本体と、前記基板本体内において、前記第１の主面から前記第２の主面側に向かって設けられている複数の配線とを備える多層配線基板であって、
    前記基板本体は、積層された複数の絶縁体層を有し、
    前記配線は、前記複数の絶縁体層のそれぞれに設けられたビア導体を含み、
    前記複数の配線の少なくとも一つにおいて、前記基板本体の前記第１の主面を構成している絶縁体層である第１の絶縁体層に設けられた前記ビア導体の径は、前記複数の絶縁体層の内の前記第１の絶縁体層以外の残りの複数の絶縁体層のいずれに設けられたビア導体の径よりも小さく、
    前記第１の絶縁体層の厚みは、前記複数の絶縁体層の前記第１の絶縁体層以外の残りの複数の絶縁体層のそれぞれの厚みよりも小さく、かつ前記第１の絶縁体層以外の前記絶縁体層は同等の厚みを有し、
    前記第１の主面には、隣り合う前記配線間に位置する凹部が設けられており、
    前記各配線は、前記複数のビア導体が直接電気的に接続されることにより構成されている、多層配線基板。
  2. 前記凹部は当該隣り合う配線のそれぞれが壁面に露出するように設けられている、請求項１に記載の多層配線基板。
  3. 前記凹部は、前記配線の前記第１の主面の露出部を包囲するように設けられている、請求項１または２に記載の多層配線基板。
  4. 前記第１の主面を構成している絶縁体層に設けられたビア導体は、前記絶縁体層の前記第１の主面とは反対側の表面から前記第１の主面側に向かって太くなる形状を有する部分を有する、請求項１〜３のいずれか一項に記載の多層配線基板。
  5. 前記凹部は、前記第１の主面を構成している前記絶縁体層の前記第１の主面とは反対側の表面にまで至るように設けられている、請求項１〜４のいずれか一項に記載の多層配線基板。
  6. 隣り合う前記配線間の距離は、前記第１の主面側から前記第２の主面側に向かって広がっている、請求項１〜５のいずれか一項に記載の多層配線基板。
  7. 前記複数のビア導体の少なくともひとつは、前記第２の主面側から前記第１の主面側に向かって先細るテーパ状である、請求項１〜６のいずれか一項に記載の多層配線基板。
  8. 前記ビア導体は、前記ビア導体の中心軸が前記絶縁体層の厚み方向に沿うように設けられている、請求項１〜７のいずれか一項に記載の多層配線基板。
  9. 前記複数の配線の少なくともひとつは、厚み方向に隣り合う前記ビア導体の壁面の少なくとも一部が連続している部分を含む、請求項１〜８のいずれか一項に記載の多層配線基板。
  10. 前記複数の配線の少なくともひとつは、厚み方向に隣り合う前記ビア導体が全体として前記第２の主面側から前記第１の主面側に向けて先細るテーパ状となっている部分を含む、請求項１〜９のいずれか一項に記載の多層配線基板。
  11. 請求項１〜１０のいずれか一項に記載の多層配線基板を備えるプローブカード。
JP2013539696A 2011-10-21 2012-10-19 多層配線基板、プローブカード及び多層配線基板の製造方法 Active JP5772970B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013539696A JP5772970B2 (ja) 2011-10-21 2012-10-19 多層配線基板、プローブカード及び多層配線基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011231670 2011-10-21
JP2011231670 2011-10-21
PCT/JP2012/077048 WO2013058351A1 (ja) 2011-10-21 2012-10-19 多層配線基板、プローブカード及び多層配線基板の製造方法
JP2013539696A JP5772970B2 (ja) 2011-10-21 2012-10-19 多層配線基板、プローブカード及び多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2013058351A1 JPWO2013058351A1 (ja) 2015-04-02
JP5772970B2 true JP5772970B2 (ja) 2015-09-02

Family

ID=48140994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013539696A Active JP5772970B2 (ja) 2011-10-21 2012-10-19 多層配線基板、プローブカード及び多層配線基板の製造方法

Country Status (4)

Country Link
US (1) US9456494B2 (ja)
JP (1) JP5772970B2 (ja)
CN (1) CN103891425B (ja)
WO (1) WO2013058351A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105766069B (zh) * 2013-11-20 2019-04-16 株式会社村田制作所 多层布线基板及具备该多层布线基板的探针卡
KR102033317B1 (ko) * 2014-09-30 2019-11-08 가부시키가이샤 무라타 세이사쿠쇼 다층 기판
WO2017150232A1 (ja) * 2016-03-03 2017-09-08 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード
JP6712765B2 (ja) * 2016-05-31 2020-06-24 パナソニックＩｐマネジメント株式会社 高周波基板
JP6777525B2 (ja) 2016-12-21 2020-10-28 日本碍子株式会社 電流検出用の耐熱性素子
JP2018163901A (ja) * 2017-03-24 2018-10-18 イビデン株式会社 プリント配線板
CN111741592B (zh) 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 多层基板及其制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04258198A (ja) * 1991-02-13 1992-09-14 Fujitsu Ltd 大電流処理用多層プリント基板
JP3724468B2 (ja) * 1995-04-28 2005-12-07 日本ビクター株式会社 多層印刷配線板
TW323432B (ja) 1995-04-28 1997-12-21 Victor Company Of Japan
JP3629348B2 (ja) 1997-04-16 2005-03-16 新光電気工業株式会社 配線基板
JPH11284334A (ja) 1998-03-27 1999-10-15 Kyocera Corp セラミックグリーンシートの貫通孔への金属ペースト充填方法
JP2000133934A (ja) 1998-10-23 2000-05-12 Matsushita Electric Ind Co Ltd セラミック基板への導体充填装置
JP2005072328A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 多層配線基板
JP2005072508A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 回路基板
JP2005108950A (ja) * 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd セラミックモジュール部品およびその製造方法
JP2005268692A (ja) * 2004-03-22 2005-09-29 Mitsubishi Electric Corp 多層基板の製造方法
JP4272568B2 (ja) * 2004-03-24 2009-06-03 京セラ株式会社 多数個取り配線基板
US20060289202A1 (en) * 2005-06-24 2006-12-28 Intel Corporation Stacked microvias and method of manufacturing same
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US7875810B2 (en) 2006-12-08 2011-01-25 Ngk Spark Plug Co., Ltd. Electronic component-inspection wiring board and method of manufacturing the same
JP4897961B2 (ja) * 2006-12-08 2012-03-14 日本特殊陶業株式会社 電子部品検査用配線基板およびその製造方法
JP5092547B2 (ja) 2007-05-30 2012-12-05 凸版印刷株式会社 印刷配線板の製造方法
JP5289880B2 (ja) * 2007-10-12 2013-09-11 新光電気工業株式会社 配線基板
KR101489798B1 (ko) * 2007-10-12 2015-02-04 신꼬오덴기 고교 가부시키가이샤 배선 기판
JP2009188362A (ja) 2008-02-08 2009-08-20 Japan Electronic Materials Corp セラミック積層基板およびその製造方法
JP2010056482A (ja) * 2008-08-29 2010-03-11 Fujitsu Ltd プリント配線板および導電材料
JP5083906B2 (ja) 2008-10-30 2012-11-28 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
JPWO2011089936A1 (ja) * 2010-01-22 2013-05-23 日本電気株式会社 機能素子内蔵基板及び配線基板

Also Published As

Publication number Publication date
CN103891425A (zh) 2014-06-25
JPWO2013058351A1 (ja) 2015-04-02
CN103891425B (zh) 2017-06-13
US9456494B2 (en) 2016-09-27
US20140209356A1 (en) 2014-07-31
WO2013058351A1 (ja) 2013-04-25

Similar Documents

Publication Publication Date Title
JP5772970B2 (ja) 多層配線基板、プローブカード及び多層配線基板の製造方法
US20190191565A1 (en) Electronic device and multilayer ceramic substrate
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
JPWO2009110286A1 (ja) 電子部品およびその製造方法
JP4703207B2 (ja) 配線基板
JP7131628B2 (ja) セラミック電子部品
JP5956185B2 (ja) 多数個取り配線基板
JP5668867B2 (ja) 多層配線基板、プローブカード及び多層配線基板の製造方法
JP6121860B2 (ja) 配線基板および電子装置
JP2013207204A (ja) 配線母基板
US20240153709A1 (en) Ceramic electronic component
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP2008159940A (ja) 多層配線基板およびその製造方法
JP7212783B2 (ja) 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法
JP6962369B2 (ja) 配線基板
JP2013093520A (ja) 多層配線基板の製造方法、多層配線基板及びプローブカード
JP3909285B2 (ja) 配線基板
JP6336841B2 (ja) 配線基板
JP2004119547A (ja) セラミック配線基板およびその製造方法
JP6001464B2 (ja) 配線基板および電子装置
JP2006196840A (ja) 配線基板およびその製造方法
JP6017994B2 (ja) 電子素子搭載用基板および電子装置
JP2016103519A (ja) 配線基板
JP5733039B2 (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150615

R150 Certificate of patent or registration of utility model

Ref document number: 5772970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150