JP2009188362A - セラミック積層基板およびその製造方法 - Google Patents

セラミック積層基板およびその製造方法 Download PDF

Info

Publication number
JP2009188362A
JP2009188362A JP2008029795A JP2008029795A JP2009188362A JP 2009188362 A JP2009188362 A JP 2009188362A JP 2008029795 A JP2008029795 A JP 2008029795A JP 2008029795 A JP2008029795 A JP 2008029795A JP 2009188362 A JP2009188362 A JP 2009188362A
Authority
JP
Japan
Prior art keywords
ceramic
vias
green sheet
laminated
laminated substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008029795A
Other languages
English (en)
Inventor
Masatoshi Hanesaka
雅敏 羽坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2008029795A priority Critical patent/JP2009188362A/ja
Publication of JP2009188362A publication Critical patent/JP2009188362A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】高周波特性上の反射を抑え、周波数特性を改善することが可能なセラミック積層基板およびその製造方法を提供することを目的とする。
【解決手段】
表面にパッドを、内部に内部配線を備えた、複数のセラミック層を積層してなるセラミック積層基板であって、上記セラミック層に対して所定角度傾斜して設けられたビアを用いて上記セラミック層間の電気的接続を行う。
【選択図】図1

Description

本発明は、プローブカードのトランスフォーマーなどに用いるセラミック基板およびその製造方法に関する。
半導体デバイスの高集積化、高速化(高周波化)、高機能化、低消費電力化が進み、それを検査するプローブカードもそれに合わせ、狭いピッチに配置される小さなボンディングパッドに対応でき、低電圧で高速な(=高周波)電気信号を正確に伝達でき、なおかつ低針圧でデバイスに与えるダメージを少なく、一度により多数個(マルチ)測定ができるものが求められている。
特に、MEMS技術を用いて製作した高密度プローブカードにおいて、近年要求周波数がだんだんと高くなっており、帯域では1.6GHz以上が理想とされている。
このスピードは従来の約2倍であり、これに対応するためには、プローブカードに用いられているスペーストランスフォーマーの周波数特性の改善が求められている。
上記スペーストランスフォーマーは、セラミック積層基板と薄膜から構成されているが、本発明ではセラミック積層基板に関して、周波数特性を改善する方法について述べていく。
スペーストランスフォーマーに用いられている従来のセラミック積層基板12は、両面にパッド5が設けられ、上記パッド5同士を基板内に設けたビア13と内部配線6によって電気信号を伝達する構造としている。
図6に示すように、上記ビア13は、基板12をストレートに貫通する形で形成されており、上記内部配線6あるいは上記パッド5と直角に接続されることになる。このように配線を直角に曲げていると、高周波で用いた場合、電気信号を伝達する際に反射が起こり、周波数特性に悪影響を与えるという問題があった。
本願発明では、このような問題点を鑑みて、高周波特性上の反射を抑え、周波数特性を改善することが可能なセラミック積層基板およびその製造方法を提供することを目的とする。
本発明のセラミック積層基板は、表面にパッドを、内部に内部配線を備えた、複数のセラミック層を積層してなるセラミック積層基板であって、
上記セラミック層に対して所定角度傾斜して設けられたビアを用いて上記セラミック層間の電気的接続を行うようにしたことを特徴とする。
本発明のセラミック積層基板の製造方法は、表面にパッドを、内部に内部配線を設けた、複数のセラミック層を積層してなるセラミック積層基板の製造方法であって、グリーンシートにレーザーを用い積層面に対して所定の角度で傾斜したビアホールを設け、上記ビアホールに導体を充填してビアを形成し、所定の角度で傾斜した上記ビアを有する第1のグリーンシートを形成する工程、傾斜した上記ビアが形成された第1のグリーンシートを複数枚形成し、上記第1のグリーンシートを互いのビアが直線状あるいは折線状になるように配置して積層する工程、および、上記複数の第1のグリーンシートを積層したものを焼成する工程を有することを特徴とする。
さらに、本発明のセラミック積層基板の製造方法は、グリーンシートにレーザーを用い積層面に対して垂直にビアホールを設け、上記ビアホールに導体を充填してビアを形成し、垂直な上記ビアを有する第2のグリーンシートを形成する工程、および、垂直な上記ビアが形成された第2のグリーンシートを複数枚形成し、上記第2のグリーンシート同士、および/または上記第1のグリーンシートと上記第2のグリーンシートを、上記ビアが重なるように積層する工程を含む。
本発明のセラミック積層基板は、表面にパッドを、内部に内部配線を備えた、複数のセラミック層を積層してなるセラミック積層基板であって、
上記セラミック層に対して所定角度傾斜して設けられたビアを用いて上記セラミック層間の電気的接続を行うようにしたことにより、電気信号を伝達する際に、反射を抑制することが可能となり、周波数特性に優れている。
本発明のセラミック積層基板の製造方法は、表面にパッドを、内部に内部配線を設けた、複数のセラミック層を積層してなるセラミック積層基板の製造方法であって、グリーンシートにレーザーを用い積層面に対して所定の角度で傾斜したビアホールを設け、上記ビアホールに導体を充填してビアを形成し、所定の角度で傾斜した上記ビアを有する第1のグリーンシートを形成する工程、傾斜した上記ビアが形成された第1のグリーンシートを複数枚形成し、上記第1のグリーンシートを互いのビアが直線状あるいは折線状になるように配置して積層する工程、および、上記複数の第1のグリーンシートを積層したものを焼成する工程を有することにより、電気信号を伝達する際に、反射を抑制し、周波特性に優れたセラミック積層基板を製造することができる。
さらに、本発明のセラミック積層基板の製造方法は、グリーンシートにレーザーを用い積層面に対して垂直にビアホールを設け、上記ビアホールに導体を充填してビアを形成し、垂直な上記ビアを有する第2のグリーンシートを形成する工程、および、垂直な上記ビアが形成された第2のグリーンシートを複数枚形成し、上記第2のグリーンシート同士、および/または上記第1のグリーンシートと上記第2のグリーンシートを、上記ビアが重なるように積層する工程を含むことにより、電気信号を伝達する際に、反射を抑制し周波数特性を向上することが可能なより厚いセラミック積層基板を製造することができるようになる。
本発明を実施するための最良の形態
以下に図を用いて本発明のセラミック積層基板1およびその製造方法について、詳しく説明する。図1に示すのが第1の実施形態のセラミック積層基板1の概略断面図である。
本発明のセラミック積層基板1は、複数のセラミック層を積層してなるセラミック積層基板であって、表面にパッド5を、内部に内部配線6を備えている。そして、上記パッド5と上記内部配線6を接続するためのビア3,4が各層に設けられている。また、内部には、GND7も設けられている。
上記ビア3,4は、グリーンシート2、2’にビアホール9、9’を形成し、導体10を充填することにより形成されている。従来のビアは、上記ビア4のように積層面に対して垂直に形成されていた。しかし、本発明では、垂直に形成したビア4だけでなく、積層面に対して所定角度傾斜して形成されたビア3を用いている。
そして、所定角度傾斜して形成された上記ビア3を上記パッド5および上記内部配線6との接続部分に用い、上記ビア3を接続するために、垂直に形成された上記ビア4を上記ビア3の間に用いている。
上記ビア3は所定角度傾斜して(本実施形態では45°に傾斜して)形成されているので、上記パッド5および上記内部配線6に対して直角に接続するのではなく、図2に示すように、所定角度(45°)傾斜して接続することになる。このように、上記パッド5および上記内部配線6との接続が、斜めに接続されることにより、このような構造で電気信号が伝達されると、従来の直角に接続していたときに生じていた反射を抑えることが可能となり、周波数特性に優れたセラミック積層基板1が実現する。
本実施形態のセラミック積層基板1の製造方法について図2を用いて説明する。
図2に示すのが、積層面に対して所定角度傾斜して形成された上記ビア3を有する第1のグリーンシート2の形成方法である。まず初めに、図2(a)に示すように、1層目となるグリーンシート2にビアホール9を形成する。ここでは、レーザーを用いて、上記グリーンシート2に対して45°で、上記ビアホール9を形成する。
上記ビアホール9を形成したら、次に図2(b)に示すように、上記ビアホール9に導体10を充填し、ビア3を形成する。これにより、積層面に対して45°傾斜したビア3が形成された第1のグリーンシート2が出来上がる。
次に、同じ手順で、2層目となる第1のグリーンシート2を形成する。上記グリーンシート2に形成するビア3は、上述の手順と同様に、レーザーを用いて斜め45°にビアホール9を形成し導体10を充填して形成する。
このときに、1層目となる上記第1のグリーンシート2と同じ場所に上記ビア3を形成するのではなく、1層目の第1のグリーンシート2と2層目の第1のグリーンシート2を積層した時に、2つの上記ビア3が互いに、図2(d)に示すような直線状に接続される位置に形成する。これにより、セラミック積層基板1の状態となったときに、ビア3が直線状に形成されることになる。
上述の工程を繰り返し、積層面に対して所定角度傾斜したビア3を有する第1のグリーンシート2をセラミック積層基板1の厚さに応じて所定枚数形成する。
また、従来と同じ積層面に対して垂直なビア4を有する第2のグリーンシート2’を形成する。形成方法は、従来と同じで、グリーンシート2’に対して垂直にビアホール9’を形成し、導体10を充填することにより上記ビア4を形成する。上記第2のグリーンシート2’もセラミック積層基板の厚さに応じて所定枚数形成する。
そして、上記グリーンシート2の内、積層した時に、最上部と最下部になる上記第1のグリーンシート2には、上記ビア3と接続する位置に電極5を形成する。また、所定のグリーンシート2には、内部配線6、あるいは、GND7を形成する。
このようにして、上記ビア3,4、上記電極5、上記内部配線6、およびGND7が形成されたグリーンシート2、2’を図1のような状態に積層し、熱圧着を行い、高温(約1300〜1700℃)で焼成し、セラミック積層基板1を得る。
このようにして得られたセラミック積層基板1は、上記パッド5および上記内部配線6に対して、上記ビア3が所定角度傾斜して接続されているので、従来であれば電気信号が伝達される際にこの接続部で生じていた反射を抑えることが可能となり、周波数特性に優れた基板を得ることができる。
本実施形態では、角度を45°としたが、特にこの角度に限定するものではなく、グリーンシート2,2’の厚み、層数、あるいはセラミック積層基板1全体の厚み等に応じて適切な角度を選択することが可能である。
次に、第2の実施形態のセラミック積層基板1’について図3を用いて説明する。
第2の実施形態のセラミック積層基板1’は、第1の実施形態のセラミック積層基板1と同様に、複数のセラミック層を積層してなり、表面にパッド5を、内部に内部配線6を備えている。そして、上記パッド5と上記内部配線6を接続するためのビア3’、4が各層に設けられている。また、内部には、GND7も設けている。
上記ビア3’,4は、グリーンシート2’’、2’にビアホール9’’、9’を形成し、導体10を充填することにより形成している。本実施形態では、上述の第1の実施形態と同様に、垂直に形成したビア4だけでなく、積層面に対して所定角度傾斜して形成したビア3’を用いている。
第1の実施形態では、各層のビア3は同じ角度で形成していたが、本実施形態では、各層のビア3’の角度を変えて形成し積層することにより、上記ビア3’を折線状に接続している。これにより、上記第1のグリーンシート2を積層し各層のビア3’を接続した時に、図3に示すような略曲線状のビア3’を形成することができる。
このように、本実施形態では、各層のビア3’の角度を変えて折線状に接続し全体が略曲線状となるようにすることで、より効果的に従来の直角に接続していたときに生じていた反射を抑えることが可能となり、周波数特性に優れたセラミック積層基板1’が実現する。
第2の実施形態のセラミック積層基板1’の製造方法について図4を用いて説明する。
まず初めに、図4(a)に示すように、1層目となるグリーンシート2’’にビアホール9’’を形成する。ここでは、レーザーを用いて、上記グリーンシート2’’に積層面に対して22.5°で、上記ビアホール9’’を形成する。
上記ビアホール9を形成したら、次に図2(b)に示すように、上記ビアホール9’’に導体10を充填し、ビア3’を形成する。これにより、積層面に対して22.5°傾斜したビア3’が形成された1層目となる第1のグリーンシート2’’が出来上がる。
次に、2層目となる第1のグリーンシート2’’を形成する。2層目となる第1のグリーンシート2’’に形成するビア3’は、1層目とは角度を変えて積層面に対して45°にビアホール9’’を形成し導体10を充填してビア3’を形成する。
さらに同じ手順で3層目となる第1のグリーンシート2’’に、積層面に対して67.5°でビアホール9’’を形成し導体10を充填してビア3’を形成する。このような工程により、積層面に対する角度を徐々に変化させたビア3’を形成した第1のグリーンシート2’’をセラミック積層基板1の厚さに応じて所定枚数形成する。
各グリーンシート2’’に形成したビア3’の角度は、上述のような角度に限定するものではなく、グリーンシートの厚み、積層数等に応じて0°から90°の間で徐々に角度を変えていくことが可能である。
また、従来と同じ積層面に対して垂直なビア4を有する第2のグリーンシート2’を形成する。形成方法は、従来と同じで、グリーンシート2’に対して垂直にビアホール9’を形成し、導体10を充填することにより上記ビア4を形成する。上記第2のグリーンシート2’もセラミック積層基板の厚さに応じて所定枚数形成する。
そして、上記グリーンシート2’’、2’の内、積層した時に、最上部と最下部になるグリーンシート2’’には、上記ビア4’と接続する位置に電極5を形成する。また、所定のグリーンシート2’’、2’には、内部配線6、あるいは、GND7を形成する。
このようにして、上記ビア3’、4、上記電極5、上記内部配線6、およびGND7が形成されたグリーンシート2’’、2’を図4の状態となるように積層し、熱圧着を行い、高温(約1300〜1700℃)で焼成し、セラミック積層基板1’を得る。
この時、第1のグリーンシート2’’に形成された上記ビア3’が互いに折線状になるように積層する。これにより、セラミック積層基板1’には、略曲線状のビア3’を設けることが可能となる。
このようにして得られたセラミック積層基板1’は、ビア3’が略曲線状となることにより、上記パッド5および上記内部配線6に対してより緩い角度で接続されるので、電気信号伝達の際により効果的にこの接続部で生じていた反射を抑えることが可能となり、周波数特性に優れた基板をえることができる。
さらに第3の実施形態のセラミック積層基板1’’について図5を用いて説明する。
本実施形態のセラミック積層基板1’’は、第1の実施形態のセラミック積層基板1を同軸構造あるいは同軸構造に近い構造としたものである。
本実施形態のセラミック積層基板1’’は、複数のセラミック層を積層してなるセラミック積層基板であって、表面にパッド5を、内部に内部配線6を備えている。そして、上記パッド5と上記内部配線6を接続するためのビア3,4が各層に設けられている。また、内部には、GND7も設けられている。
さらに、本実施形態のセラミック積層基板1’’は、表面にはGND用電極8を設け、基板内部の上記GND7と接続するためのビア11、11’をグリーンシート2,2’に設けている。
上記ビア11、11’は、上記ビア3,4に対して同軸構造に近い構造となるように、上記ビア3,4の両側で、上記GND用電極と内部のGND7を接続するように配置している。上記ビア11,11’は、上記ビア3,4と同様の手順で形成している。
第1のグリーンシート2には、上記ビア3とその両側に2つの上記ビア11、合計3個のビアを積層面に対して所定角度傾斜して設ける。また、第2のグリーンシート2’には、上記ビア4とその両側に2つの上記ビア11’、合計3個のビアを積層面に対して垂直に設ける。
上記第1のグリーンシート2と上記第2のグリーンシート2’を複数枚形成し、互いにビアが接続するように配置し積層する。そして、熱圧着を行い焼成することで、電気信号用のビア3,4をGND用ビア11,11’で挟み込んだ同軸構造に近い構造のセラミック積層基板1’が完成する。
完全な同軸構造とする場合は、上記ビア11,11’を上記ビア3,4を取り囲む環状に形成することによって実現できる。
このような電気信号を伝達するビアをGND用ビアで取り囲む同軸あるいは同軸に近い構造を用いることは、電気信号をデンタルする際に接続部で生じていた反射を抑え、周波数特性に優れた基板を得るためには、特に有効である。
本発明の第1の実施形態のセラミック積層基板の概略断面図である。 第1の実施形態のセラミック積層基板の製造方法を示す断面図であり、(a)が、1層目のグリーンシートにビアホールを形成した状態を示し、(b)が1層目のグリーンシートにビアを形成した状態を示し、(c)が2層目のグリーンシートにビアを形成した状態を示し、(d)が1層目と2層目のグリーンシートを積層した状態を示す。 本発明の第2の実施形態のセラミック積層基板の概略断面図である。 第2の実施形態のセラミック積層基板の製造方法を示す断面図であり、(a)が、1層目のグリーンシートにビアホールを形成した状態を示し、(b)が1層目のグリーンシートにビアを形成した状態を示し、(c)が2層目のグリーンシートにビアを形成した状態を示し、(d)が1層目と2層目のグリーンシートを積層した状態を示す。 本発明の第3の実施形態のセラミック積層基板の概略断面図である。 従来のセラミック積層基板の概略断面図である。
符号の説明
1、1’、1’’ セラミック積層基板
2、2’、2’’ グリーンシート
3、3’、3’’ ビア
4、 ビア
5 パッド
6 内部配線
7 GND
8 GND用パッド
9、9’ ビアホール
10 導体
11、11’ ビア
12 従来のセラミック積層基板
13 ビア

Claims (3)

  1. 表面にパッドを、内部に内部配線を備えた、複数のセラミック層を積層してなるセラミック積層基板であって、
    上記セラミック層に対して所定角度傾斜して設けられたビアを用いて上記セラミック層間の電気的接続を行うようにしたことを特徴とするセラミック積層基板。
  2. 表面にパッドを、内部に内部配線を設けた、複数のセラミック層を積層してなるセラミック積層基板の製造方法であって、
    グリーンシートにレーザーを用い積層面に対して所定の角度で傾斜したビアホールを設け、上記ビアホールに導体を充填してビアを形成し、所定の角度で傾斜した上記ビアを有する第1のグリーンシートを形成する工程、
    傾斜した上記ビアが形成された第1のグリーンシートを複数枚形成し、上記第1のグリーンシートを互いのビアが直線状あるいは折線状になるように配置して積層する工程、
    および、上記複数の第1のグリーンシートを積層したものを焼成する工程を有することを特徴とするセラミック積層基板の製造方法。
  3. グリーンシートにレーザーを用い積層面に対して垂直にビアホールを設け、上記ビアホールに導体を充填してビアを形成し、垂直な上記ビアを有する第2のグリーンシートを形成する工程、
    および、垂直な上記ビアが形成された第2のグリーンシートを複数枚形成し、上記第2のグリーンシート同士、および/または上記第1のグリーンシートと上記第2のグリーンシートを、上記ビアが重なるように積層する工程を含むことを特徴とする請求項2に記載のセラミック積層基板の製造方法。
JP2008029795A 2008-02-08 2008-02-08 セラミック積層基板およびその製造方法 Pending JP2009188362A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008029795A JP2009188362A (ja) 2008-02-08 2008-02-08 セラミック積層基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008029795A JP2009188362A (ja) 2008-02-08 2008-02-08 セラミック積層基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009188362A true JP2009188362A (ja) 2009-08-20

Family

ID=41071274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008029795A Pending JP2009188362A (ja) 2008-02-08 2008-02-08 セラミック積層基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2009188362A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101130177B1 (ko) 2010-05-04 2012-03-28 주진 적층코아 및, 그 제조방법
JP2015198153A (ja) * 2014-04-01 2015-11-09 日本特殊陶業株式会社 配線基板およびその製造方法
US9456494B2 (en) 2011-10-21 2016-09-27 Murata Manufacturing Co., Ltd. Multilayer wiring substrate, probe card, and method for manufacturing multilayer wiring substrate
JP2018064005A (ja) * 2016-10-11 2018-04-19 日本特殊陶業株式会社 高周波パッケージ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191518A (ja) * 2003-12-24 2005-07-14 Samsung Electro Mech Co Ltd 斜行バイアが形成された印刷回路基板およびパッケージ
JP2005243831A (ja) * 2004-02-25 2005-09-08 Ngk Spark Plug Co Ltd セラミック配線基板及びその製造方法、並びにそれを用いた部品実装済み配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191518A (ja) * 2003-12-24 2005-07-14 Samsung Electro Mech Co Ltd 斜行バイアが形成された印刷回路基板およびパッケージ
JP2005243831A (ja) * 2004-02-25 2005-09-08 Ngk Spark Plug Co Ltd セラミック配線基板及びその製造方法、並びにそれを用いた部品実装済み配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101130177B1 (ko) 2010-05-04 2012-03-28 주진 적층코아 및, 그 제조방법
US9456494B2 (en) 2011-10-21 2016-09-27 Murata Manufacturing Co., Ltd. Multilayer wiring substrate, probe card, and method for manufacturing multilayer wiring substrate
JP2015198153A (ja) * 2014-04-01 2015-11-09 日本特殊陶業株式会社 配線基板およびその製造方法
JP2018064005A (ja) * 2016-10-11 2018-04-19 日本特殊陶業株式会社 高周波パッケージ

Similar Documents

Publication Publication Date Title
JP5585740B1 (ja) 積層型インダクタ素子および通信装置
KR20140086375A (ko) 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
WO2015198912A1 (ja) 半導体装置および半導体装置の製造方法
TW201431452A (zh) 電子組件埋置基板的製造方法及電子組件埋置基板
JP2018133572A (ja) 多層配線基板およびこれを備えるプローブカード
JP2009188362A (ja) セラミック積層基板およびその製造方法
CN103298274B (zh) 一种埋容印制电路板的制作方法以及埋容印制电路板
JP2015012013A (ja) 多層配線基板およびそれを備えたプローブカード用基板
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
JP2012199895A (ja) 垂直給電回路
JP6038614B2 (ja) コイル部品及びその製造方法
JP5835282B2 (ja) 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード
JP2015138925A (ja) 多層配線基板
CN103563072B (zh) 高频封装
JP2009239100A (ja) 積層セラミックス基板およびその製造方法
JP5897820B2 (ja) 配線基板
JP2014154593A (ja) 高周波パッケージ
US10332826B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR20120124302A (ko) 실리콘 인터포저 및 그의 제조 방법
KR101018100B1 (ko) 다층 세라믹 기판, 다중 전극을 갖는 도전성 비아 형성 방법 및 이를 이용한 다층 세라믹 기판의 제조방법
JP4667070B2 (ja) 配線基板及び配線基板の製造方法
JP2013118354A (ja) 多層絶縁基板および多層絶縁基板の製造方法
JP3189995U (ja) 積層型アンテナ素子
KR101415635B1 (ko) 폴리머 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 폴리머 기반 프로브 카드용 스페이스 트랜스포머
JP4825012B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20101104

Free format text: JAPANESE INTERMEDIATE CODE: A621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A02 Decision of refusal

Effective date: 20120612

Free format text: JAPANESE INTERMEDIATE CODE: A02