JP4272568B2 - 多数個取り配線基板 - Google Patents

多数個取り配線基板 Download PDF

Info

Publication number
JP4272568B2
JP4272568B2 JP2004087701A JP2004087701A JP4272568B2 JP 4272568 B2 JP4272568 B2 JP 4272568B2 JP 2004087701 A JP2004087701 A JP 2004087701A JP 2004087701 A JP2004087701 A JP 2004087701A JP 4272568 B2 JP4272568 B2 JP 4272568B2
Authority
JP
Japan
Prior art keywords
wiring board
hole
main surface
misalignment
stacking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004087701A
Other languages
English (en)
Other versions
JP2005277078A (ja
Inventor
武 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004087701A priority Critical patent/JP4272568B2/ja
Publication of JP2005277078A publication Critical patent/JP2005277078A/ja
Application granted granted Critical
Publication of JP4272568B2 publication Critical patent/JP4272568B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体素子や弾性表面波素子等の電子部品を収容するための電子部品収納用パッケージや混成集積回路基板等に用いられる配線基板となる領域を母基板に複数縦横に配列形成した多数個取り配線基板に関するものである。
半導体素子や弾性表面波素子,圧電振動子等の電子部品の搭載用の基板となる配線基板は、一般に、配線導体が形成された複数のセラミック層を上下に積層し、その積層体の主面に電子部品の搭載部を設けた構造である。
このような配線基板は、通常、その1辺の長さが数mm程度と小さいため、このような配線基板となる配線基板領域をセラミック焼結体等から成る母基板に複数縦横に配列形成した、いわゆる多数個取り配線基板の形態で製作されている。
多数個取り配線基板は、通常、複数のセラミック層が積層されて成り、主面の中央部に四角形状の配線基板領域が縦横に複数配列形成されるとともに外周部にダミー領域が形成された四角形状の母基板と、各配線基板領域に形成された電子部品の搭載部および配線導体とを具備した構造である。なお、ダミー領域は多数個取り配線基板の取り扱いを容易とすること等のために設けられている。
そして、多数個取り配線基板の各配線基板領域の搭載部に電子部品を搭載するとともに電子部品の電極を配線導体と電気的に接続し、その後、各電子部品を封止用の樹脂で覆って封止することにより多数個取りの形態の電子装置が形成され、この多数個取りの形態の電子装置を各配線基板領域ごとに分割することにより、多数個の電子装置が一括して製作されることになる。
電子部品の封止用樹脂による封止は、例えば、未硬化で流動性を有する樹脂(エポキシ樹脂等)を搭載部および電子部品を一体的に覆うように滴下し、その後、未硬化の樹脂を熱や光で硬化させることにより行なわれる。
このような多数個取り配線基板の製造方法は、従来、以下のようなものであった。すなわち、まずアルミナ,ホウ珪酸系ガラス等の原料粉末を有機溶剤,バインダとともにシート状に成形して複数のセラミックグリーンシート(以下、グリーンシートともいう)を形成し、次に各グリーンシートの中央部を縦横に区画して配線基板となる複数の領域を縦横に配列するとともに外周部にダミー領域を設ける。
次に、必要に応じて、それらグリーンシートの所定位置に貫通孔を形成し、次に、タングステン,モリブデン等の金属粉末に有機溶剤,バインダを添加混練して導電ペーストを作製し、この導電ペーストをグリーンシートの配線基板となる各領域の表面や貫通孔内に所定パターンに印刷塗布する。
そして、複数のグリーンシートを上下に積層して積層体を得て、この積層体を焼成することにより多数個取り配線基板が形成される。
この場合、グリーンシートが上下の層間で所定の位置からずれて積層されたりすることによって、上下の層間で位置ずれを起こすおそれがある。位置ずれが発生すると、上下のセラミック層に形成された配線導体が所定の位置関係からずれてしまい、上下の配線導体や貫通導体の間で電気的短絡や断線等の各種の電気的な不具合を発生させてしまうこととなる。
このような不具合の発生の有無を検知する方法としては、従来、例えば、形成された多数個取り配線基板について、最終工程である配線導体の導通,絶縁を検査する機能検査で各配線基板領域を1個ずつ装置により確認するという方法が用いられていた。
また、グリーンシートの積層ずれの発生を防止する方法として、最下層のグリーンシートに複数の印刷位置決め読み取り用の認識部を形成しておき、この認識部を基準として、最下層のグリーンシートに対する配線パターンの印刷(配線導体となる導電ペーストの印刷)、およびそれよりも上の層のグリーンシートの積層および配線パターンの印刷を行なうという方法が提案されている。この場合、最下層よりも上の層のグリーンシートには、予め最下層のグリーンシートに形成した認識部に対応する窓孔(認識部よりも寸法が大きい)を形成しておき、この窓孔を介して最下層のグリーンシートに形成しておいた認識部を認識できるようにする(特許文献1参照)。この方法によれば、各層のグリーンシートに対する配線パターンの印刷およびグリーンシートの積層が、同じ基準(最下層の認識部)により行なわれることから、配線パターン(配線導体)やグリーンシートの位置ずれを防止することができるというものである。
また、上下のグリーンシートの間で積層ずれが生じていないかを確認する方法として、予め、各グリーンシートに、積層したときに上下に連なるような位置に同じ内寸で貫通孔を形成しておき、そのグリーンシートを積層した後、貫通孔の内側面に凹凸が生じていないかを確認するという方法も考えられる。この場合、積層されたグリーンシートの所定位置に、一方主面(搭載部を有する側、通常は上面)から他方主面(下面等)に貫通する貫通孔が形成されることになり、上下のグリーンシートの間で位置ずれが生じていると、貫通孔の位置も上下のグリーンシートの間でずれるため、積層後の貫通孔の内側面に凹凸が生じることになり、目視で積層ずれを検知することができる。
特開2001−339160号公報 特開2002−018795号公報
しかしながら、上記従来の多数個取り配線基板においては、配線導体の位置ずれを検知するのに各配線基板領域を一つ々手作業で電気チェックにより確認する必要があり、検査に時間がかかり生産性が悪いという問題点があった。
また、特許文献1に記載された方法で位置ずれの発生を防止しようとした場合、位置ずれは効果的に防止することができるものの、1枚のグリーンシートを積層するごとに、その積層したグリーンシートに導電ペーストを印刷する作業を繰り返し行なう必要があるため、グリーンシートの積層と、グリーンシートに対する導電ペーストの印刷という異なる作業を交互に行なうことになり、多数個取り配線基板の生産性が低いものとなってしまうという問題点があった。
また、グリーンシートの積層ずれの有無を検知する方法として、各グリーンシートの同じ位置に同じ形状の貫通孔を開けた場合、積層後その貫通孔を平面視することにより、積層ずれの検知が可能となる。しかしながら、樹脂封止する場合、搭載部に滴下した封止樹脂が貫通孔より搭載部から反対側の主面(他方主面)側に漏れてしまい、封止樹脂の量が不足して電子部品を確実に封止することができなくなるという不具合が発生してしまう。
本発明は、このような従来の問題点を解決するために完成されたものであり、その目的は、上下のセラミック層の位置ずれを確実に検知することができ、かつ生産性に優れるとともに電子部品を封止樹脂で確実に封止することができる多数個取り配線基板を提供することにある。
本発明の多数個取り配線基板は、複数のセラミック層が積層されて成り、一方主面の中央部に配線基板領域が複数配列形成されるとともに外周部にダミー領域が形成された母基板と、前記各配線基板領域に形成された、電子部品の搭載部および配線導体とを具備しており、前記電子部品が封止樹脂で封止される多数個取り配線基板であって、前記母基板は、前記一方主面の前記ダミー領域に形成された複数の前記セラミック層間で寸法が同一である非貫通の第1の積層ずれ確認用穴と、他方主面の前記ダミー領域に対向する領域に前記第1の穴と平面視で重ならないようにして形成された複数の前記セラミック層間で寸法が同一である非貫通の第2の積層ずれ確認用穴とが設けられていることを特徴とするものである。
また、本発明の多数個取り配線基板は、好ましくは、前記第1の積層ずれ確認用穴の深さが前記第2の積層ずれ確認用穴の深さよりも深いことを特徴とするものである。
また、本発明の多数個取り配線基板は、好ましくは、前記第1の積層ずれ確認用穴は、前記他方主面側の最外層の前記セラミック層以外の前記セラミック層に形成されており、前記第2の積層ずれ確認用穴は、前記一方主面側の最外層の前記セラミック層以外の前記セラミック層に形成されていることを特徴とするものである。
また、本発明の多数個取り配線基板は、好ましくは、前記母基板は四角板状であり、前記第1および第2の積層ずれ確認用穴は、前記母基板の各辺部に前記母基板の辺からの距離が同じになるように対を成して形成されていることを特徴とするものである。
本発明の多数個取り配線基板によれば、母基板は、一方主面のダミー領域に形成された複数の前記セラミック層間で寸法が同一である非貫通の第1の積層ずれ確認用穴と、他方主面のダミー領域に対向する領域に第1の積層ずれ確認用穴と平面視で重ならないようにして形成された非貫通の第2の積層ずれ確認用穴とが設けられていることから、セラミック層の層間でずれが生じると、各非貫通の積層ずれ確認用穴も上下の層間で位置ずれを生じ、このずれに応じて積層ずれ確認用穴の内側面に凹凸を生じるので、一方主面側から第1の積層ずれ確認用穴の内側面を確認するとともに、他方主面側から第2の積層ずれ確認用穴の内側面を確認することにより、積層ずれを検知できる。この場合、母基板の両主面側から、層間のずれを確認することができるので、例えば、セラミック層の各層に第1の積層ずれ確認用穴および第2の積層ずれ確認用穴の少なくとも一方が形成されるようにしておくことにより、セラミック層の全層にわたって、積層ずれの有無を確認することができる。
例えば、積層ずれが、他方主面に近い層の間で生じている場合、第1の積層ずれ確認用穴の開口面からは遠いので、検知し難い場合もあるが、第2の積層ずれ確認用穴の開口面からは近いので容易に検知することができる。
この場合、第1の積層ずれ確認用穴の内側面および第2の積層ずれ確認用穴の内側面を目視や画像処理等で確認するだけなので、多数個取り配線基板の生産性を良好に確保することができる。
また、一方主面に形成された第1の積層ずれ確認用穴は非貫通であるため、電子部品を封止する封止樹脂が穴より他方主面側に漏れてしまうようなことはなく、電子部品を確実に封止することができる。
本発明の多数個取り配線基板によれば、好ましくは、第1の積層ずれ確認用穴の深さが第2の積層ずれ確認用穴の深さよりも深いことから、第1の積層ずれ確認用穴の深さにて積層ずれが検知できないセラミック層のみ第2の積層ずれ確認用穴加工を行なえばよく、第1の積層ずれ確認用穴の深さと第2の積層ずれ確認用穴の深さを同じにする必要がないので、生産性がさらに向上する。
本発明の多数個取り配線基板によれば、好ましくは、第1の積層ずれ確認用穴は、他方主面側の最外層のセラミック層以外のセラミック層に形成されており、第2の積層ずれ確認用穴は、一方主面側の最外層のセラミック層以外のセラミック層に形成されていることから、第1の積層ずれ確認用穴と第2の積層ずれ確認用穴を確認することにより、積層ずれを、対向する主面側の最外層を除く全層にわたって、母基板の両主面側から確認、検知できるので、わずかな位置ずれでも精度良く検知することができる。
本発明の多数個取り配線基板によれば、好ましくは、母基板は四角板状であり、第1および第2の積層ずれ確認用穴は、母基板の各辺部に母基板の辺からの距離が同じになるように対を成して形成されていることにより、母基板の各辺において積層ずれをより確実に検知することができる。
例えば、セラミック層と成るセラミックグリーンシートはたわみ等の変形を生じやすいので、1辺側だけに積層ずれを生じるような場合もあるが、各辺に第1および第2の積層ずれ確認用穴を形成しておくと、このような場合でも積層ずれを確実に検知することができる。
本発明の多数個取り配線基板について添付図面に基づき説明する。図1(a)は、本発明の多数個取り配線基板の実施の形態の一例を示す平面図であり、図1(b)は断面図である。なお、図1(b)は、図面を見やすくするために、後述する配線基板領域の部分を簡略化して示している。
図1(a)および(b)において、1は母基板、2は分割溝、3は配線導体、4は配線基板領域、5はダミー領域、6は第1の積層ずれ確認用(以下、第1の穴という)、7は第2の積層ずれ確認用(以下、第2の穴という)である。この母基板1を分割溝2で縦横に区画し、多数の配線基板領域4を母基板1の中央部に縦横に配列させるとともに、外周部に枠状のダミー領域5を形成することにより多数個取り配線基板9が主に構成されている。
母基板1は、平板状の酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,ムライト質焼結体,窒化珪素質焼結体,炭化珪素質焼結体,ガラスセラミックス焼結体等の電気絶縁材料から成るセラミック層1aを複数積層して成る。
母基板1は、例えば、各セラミック層1aが酸化アルミニウム質焼結体から成る場合、酸化アルミニウム,酸化珪素,酸化カルシウム,酸化マグネシウム等の原料粉末に適当な有機バインダ,溶剤を添加混合して泥漿状のセラミックスラリーとなし、このセラミックスラリーをドクターブレード法やカレンダーロール法等のシート成形技術を採用しシート状となすことによって複数のグリーンシート(セラミック生シート)を得て、しかる後、このグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともにこれらのグリーンシートを積層して積層体とし、最後にこの積層体を還元雰囲気中で約1600℃の温度で焼成することによって製作される。
また母基板1は、その一方主面(図1の例では上面)の中央部に四角形状の配線基板領域4が複数配列形成されている。
各配線基板領域4は、その主面(上面中央部)等に、IC,LSI等の半導体集積回路素子、LD(半導体レーザ),LED(発光ダイオード),PD(フォトダイオード),CCD,ラインセンサ,イメージセンサ等の光半導体素子、圧電振動子,水晶振動子等の振動子、その他の種々の電子部品を搭載する搭載部を有している。
また、この搭載部の周辺から他方主面(下面)等にかけてタングステンやモリブデン,マンガン,銅,銀,パラジウム,金等の金属材料から成る配線導体3が形成されている。配線導体3は、例えばタングステンから成る場合、タングステン粉末に適当な有機バインダ,溶剤を添加混合して得た金属ペーストを、母基板1の各セラミック絶縁層1aとなるグリーンシートの上面に予めスクリーン印刷法等により所定パターンに印刷塗布しておくことによって形成される。
なお、母基板1の外周部にはダミー領域5が形成されており、多数個取り配線基板9の取り扱いを容易なものとしている。
そして、各搭載部に電子部品(図示せず)を塔載するとともに、この電子部品の各電極を配線導体3にボンディングワイヤや半田バンプ等の電気的接続手段を介して電気的に接続し、その後、各配線基板領域4の上面に図示しない封止樹脂を電子部品を覆うように塗布することによって、電子部品が各配線基板領域4と封止樹脂とにより封止され、多数個の電子装置が母基板1に縦横に配列形成されることとなる。その後、母基板1を各配線基板領域4に分割することにより、多数の電子装置が同時集約的に製造される。
電子部品の封止樹脂による封止は、例えば、未硬化で流動性を有する樹脂(エポキシ樹脂等)を搭載部および電子部品を一体的に覆うように滴下し、その後、未硬化の封止樹脂を熱や光で硬化させることにより行なわれる。
なお、母基板1は、搭載部に搭載される電子部品が、通常は四角板状であり、これに応じて各配線基板領域4も四角形状で、縦横に配列形成されることから、その配列を効率良く行なえるようにするために、四角板状であることが好ましい。この場合、母基板1は、その形状が基本的には四角形状であるが、各角部に丸みがつけてあったり、各辺が直線でなくいくつかの凹凸が設けられたりしているような、略四角形状のものであっても良い。
また、母基板1の一方主面および他方主面の少なくとも一方に分割溝2が縦横に形成されている。この分割溝2によって母基板1の主面が縦横に区画されている。
そして、分割溝2に沿って母基板1に曲げ応力を加え、分割溝2の底部にその曲げ応力を集中させることにより、分割溝2の底部から母基板1の対向する主面にかけて破断が生じ、母基板1の各配線基板領域4が分割され、個々の配線基板となる。
このような分割溝2は、母基板1となるグリーンシートの主面に所定の断面形状を有する金属製のブレード(刃)を押圧し、その刃先を所定深さに侵入させることによって形成される。
本発明の多数個取り配線基板9においては、一方主面のダミー領域5に非貫通の第1の穴6が形成されている。また、他方主面のダミー領域5に対向する領域に、第1の穴6と平面視で重ならないようにして非貫通の第2の穴7が形成されている。
この構成により、セラミック層1aの層間でずれが生じると、非貫通の第1および第2の穴6,7も上下の層間で位置ずれを生じ、このずれに応じて第1および第2の穴6,7の内側面に凹凸を生じるので、一方主面側から第1の穴6の内側面を確認するとともに、他方主面側から第2の穴7の内側面を確認することにより、積層ずれを検知できる。この場合、母基板1の両主面側から、層間のずれを確認することができるので、例えば、セラミック層1aの各層に第1の穴6および第2の穴7の少なくとも一方が形成されるようにしておくことにより、セラミック層1aの全層にわたって、積層ずれの有無を確認することができる。
例えば、積層ずれが、他方主面に近い層の間で生じている場合、第1の穴6の開口面からは遠いので、検知し難い場合もあるが、第2の穴7の開口面からは近いので容易に検知することができる。
この場合、第1の穴6の内側面および第2の穴7の内側面を目視や画像処理等で確認するだけなので、多数個取り配線基板9の生産性を良好に確保することができる。
また、ダミー領域5の一方主面に形成された第1の穴6、およびダミー領域5に対向する領域の他方主面に形成された第2の穴7は非貫通であるため、電子部品を封止する封止樹脂が第1および第2の穴6,7より他方主面側に漏れてしまうようなことはなく、電子部品を確実に封止することができる。
第1の穴6および第2の穴7は、例えば、母基板1となる複数のグリーンシートの外周のダミー領域5のうち、積層したときに上下に連なるような位置に貫通孔をパンチング,打抜き加工等の加工方法で形成しておき、この貫通孔を上下に位置合わせしてグリーンシートを積層することにより形成される。この場合、非貫通とするために、第1の穴6となる貫通孔は、少なくとも、母基板1の他方主面側の最外層と成るグリーンシートには形成しないようにする。また、第2の穴7となる貫通孔は、少なくとも、母基板1の一方主面側の最外層と成るグリーンシートには形成しないようにする。
なお、第1の穴6および第2の穴7をダミー領域5の一方主面、およびダミー領域5に対向する領域の他方主面に形成する理由は、配線基板領域4にそれらの穴を形成するスペースが確保できないことだけでなく、母基板1の外周縁に近くなるほど、セラミック層1aの層間のずれの量が大きくなる傾向があるため、積層ずれの検知の感度を高くすることができるということでもある。
第1の穴6および第2の穴7は、横断面が円形状または楕円形状としておくと、例えば金属ピンを用いた打抜き加工により容易に形成することができ、多数個取り配線基板9の生産性を良好に確保することができる。また、角部がないので、搬送等の取り扱い時に角部が起点になって母基板1に亀裂等の破壊が誤って生じるようなことはなく、取り扱いが容易で信頼性により一層優れた多数個取り配線基板9を提供することができる。
また、第1の穴6および第2の穴7の穴径は、円形状の場合、直径が約2mm程度の大きさがよい。例えば1mm未満になると、第1および第2の穴6,7の内側面が見にくくなり、積層ずれの検知が難しくなる傾向があり、5mmを超えて大きくなると、第1および第2の穴6,7の周囲でセラミック層1a(グリーンシート)の機械的強度が低下して変形し易くなり配線基板領域4に影響し、変形を生じるおそれがある。
また、第1の穴6および第2の穴7は、母基板1に分割溝2を形成する場合、隣り合う分割溝2の間の中間部分に形成し、各分割溝2との間の距離を極力大きくすることが好ましい。第1および第2の穴6,7と分割溝2とが近い位置にあると、その間の部分で母基板1にクラック等の破壊が生じ、配線基板領域4にその破壊が及んでしまうおそれがある。
また、本発明の多数個取り配線基板9は、第1の穴6の深さが第2の穴7の深さよりも深いことが好ましい。
これにより、第1の穴6の深さにて積層ずれが検知できないセラミック層1aのみ第2の穴7の加工を行なえばよく、第1の穴6の深さと第2の穴7の深さを同じにする必要がないので、生産性がさらに向上する。
また、本発明の多数個取り配線基板9は、第1の穴6は、他方主面側の最外層のセラミック層以外のセラミック層に形成されており、第2の穴7は、一方主面側の最外層のセラミック層以外のセラミック層に形成されていることが好ましい。
これにより、第1の穴6と第2の穴7を確認することにより、積層ずれを、対向する主面側の最外層を除くセラミック層1aの全層にわたって、母基板1の両主面側から確認、検知できるので、わずかな位置ずれでも精度良く検知することができる。
本発明の多数個取り配線基板9は、母基板1は四角板状であり、第1および第2の穴6,7は、母基板1の各辺部に母基板1の辺からの距離が同じになるように対を成して形成されていることが好ましい。
これにより、母基板1の各辺において積層ずれをより確実に検知することができる。
例えば、セラミック層1aと成るセラミックグリーンシートはたわみ等の変形を生じやすいので、1辺側だけに積層ずれを生じるような場合もあるが、各辺に第1および第2の穴6,7を形成しておくと、このような場合でも積層ずれを確実に検知することができる。
また、母基板1の辺からの距離が同じになるように対を成して形成されているので、セラミック層1aが上下の層間で回転するようにしてずれる、いわゆるθずれを生じているような場合、対をなす第1の穴6と第2の穴7とは、ずれ量が同じで方向が逆のずれ(内側面の凹凸)が生じるので、そのようなθずれが生じていること、およびそのずれ量を精度良く検知することができ、その多数個取り配線基板9が、配線導体2間の断線や短絡等の不具合を生じることなく正常に機能し得るものか否かを精度良く、かつ容易に検知することができる。
なお、対を成して形成されている第1および第2の穴6,7は、図1の例では辺の中央部に形成しているが、母基板1の対角線線上にあってもよい。
なお、本発明の多数個取り配線基板9は、上述の実施の形態の例に限定されるものではなく、種々の変形は可能である。
例えば、第1および第2の穴6,7の内側面に、配線導体2と同様の材料により導体層を形成したり、その導体層の表面に金やニッケル等のめっき層を被着させたりして光が反射し易いようにし、ずれの検知をより容易で確実なものとするようにしてもよい。
(a)は本発明の多数個取り配線基板の実施の形態の一例を示す平面図、(b)は、(a)の断面図である。
符号の説明
1・・・母基板
1a・・・セラミック層
2・・・分割溝
3・・・配線導体
4・・・配線基板領域
5・・・ダミー領域
6・・・第1の穴
7・・・第2の穴
9・・・多数個取り配線基板

Claims (4)

  1. 複数のセラミック層が積層されて成り、一方主面の中央部に配線基板領域が複数配列形成されるとともに外周部にダミー領域が形成された母基板と、前記各配線基板領域に形成された、電子部品の搭載部および配線導体とを具備しており、前記電子部品が封止樹脂で封止される多数個取り配線基板であって、前記母基板は、前記一方主面の前記ダミー領域に形成された複数の前記セラミック層間で寸法が同一である非貫通の第1の積層ずれ確認用穴と、他方主面の前記ダミー領域に対向する領域に前記第1の積層ずれ確認用穴と平面視で重ならないようにして形成された複数の前記セラミック層間で寸法が同一である非貫通の第2の積層ずれ確認用穴とが設けられていることを特徴とする多数個取り配線基板。
  2. 前記第1の積層ずれ確認用穴の深さが前記第2の積層ずれ確認用穴の深さよりも深いことを特徴とする請求項1記載の多数個取り配線基板。
  3. 前記第1の積層ずれ確認用穴は、前記他方主面側の最外層の前記セラミック層以外の前記セラミック層に形成されており、前記第2の積層ずれ確認用穴は、前記一方主面側の最外層の前記セラミック層以外の前記セラミック層に形成されていることを特徴とする請求項1記載の多数個取り配線基板。
  4. 前記母基板は四角板状であり、前記第1および第2の積層ずれ確認用穴は、前記母基板の各辺部に前記母基板の辺からの距離が同じになるように対を成して形成されていることを特徴とする請求項1乃至請求項3のいずれかに記載の多数個取り配線基板。
JP2004087701A 2004-03-24 2004-03-24 多数個取り配線基板 Expired - Fee Related JP4272568B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004087701A JP4272568B2 (ja) 2004-03-24 2004-03-24 多数個取り配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004087701A JP4272568B2 (ja) 2004-03-24 2004-03-24 多数個取り配線基板

Publications (2)

Publication Number Publication Date
JP2005277078A JP2005277078A (ja) 2005-10-06
JP4272568B2 true JP4272568B2 (ja) 2009-06-03

Family

ID=35176411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004087701A Expired - Fee Related JP4272568B2 (ja) 2004-03-24 2004-03-24 多数個取り配線基板

Country Status (1)

Country Link
JP (1) JP4272568B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5558321B2 (ja) * 2010-11-19 2014-07-23 京セラ株式会社 多数個取り配線基板
JP5772970B2 (ja) 2011-10-21 2015-09-02 株式会社村田製作所 多層配線基板、プローブカード及び多層配線基板の製造方法

Also Published As

Publication number Publication date
JP2005277078A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
JP5731404B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP6128209B2 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP4272568B2 (ja) 多数個取り配線基板
JP2005210028A (ja) 多数個取り配線基板
JP5046625B2 (ja) 多数個取り配線基板
JP4511336B2 (ja) 多数個取り配線基板および電子装置の製造方法
JP4889401B2 (ja) 電子部品収納用パッケージおよび複数個取り電子部品収納用パッケージ、ならびに電子装置
JP2004221514A (ja) 多数個取り配線基板
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP2020053578A (ja) 回路基板および電子部品
JP4991190B2 (ja) 配線基板、多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP4698473B2 (ja) 構造体の製造方法及び電子装置
JP2013143506A (ja) 集合基板及び集合基板の製造方法
JP2010056498A (ja) 多数個取り配線基板
JP7189061B2 (ja) 回路基板、プローブカードおよび検査装置
JP4791313B2 (ja) 配線基板および電子装置
JP2008159731A (ja) 電子部品実装用基板
JP2005085834A (ja) 多数個取り配線基板
JP6215636B2 (ja) 多数個取り配線基板
JP2004179546A (ja) 配線基板およびその製造方法
JP4557786B2 (ja) 多数個取り配線基板
JP2006210655A (ja) 複数個取り配線基板
JP2005019690A (ja) 多数個取り配線基板
KR100519813B1 (ko) 다층기판의 단자구조 및 그 형성방법
JP4549156B2 (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees