JP2012164784A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】外部端子電極にたるみが生じたり、たるみ部分の内側の基材セラミック層と外部端子電極の間に空隙が形成されたりすることを抑制することが可能で、信頼性の高い積層セラミック電子部品を提供する。
【解決手段】外部端子電極３の埋設部３ｂを被覆し、かつ、部品本体１０の第１主面１０ａに露出している被覆セラミック層２１を構成するセラミックとして、被覆セラミック層２１以外の部品本体を構成するセラミック層である基材セラミック層２２を構成するセラミックの組成とは異なる組成を有するものを用いる。
被覆セラミック層に、Ａｌ、Ｓｉ、Ｚｒ、Ｔｉ、およびＭｇからなる群より選ばれる少なくとも１種の酸化物を、基材セラミック層よりも多く含有させる。
また、外部端子電極にも、Ａｌ、Ｓｉ、Ｚｒ、Ｔｉ、およびＭｇからなる群より選ばれる少なくとも１種の酸化物を含有させる。
【選択図】図３

Description

本発明は積層セラミック電子部品に関し、詳しくは、外部端子電極を備えた積層セラミック電子部品に関する。

例えば、実装基板上に搭載されるセラミック多層基板の一つに、図６に示すように、積層された複数のセラミック層（基材セラミック層）２２を備えた部品本体１０の表面に、その内部に設けられた内部導体２と導通するように外部端子電極３が配設された構造を有するセラミック多層基板がある（特許文献１参照）。

そして、このセラミック多層基板においては、外部端子電極３の形状などによる高周波特性の劣化を防止して、良好な高周波特性を実現することができるようにするために、図７に示すように、外部端子電極３の中央部（露出部）３ａが外部に露出し、その周縁部（埋設部）３ｂがセラミック中に埋設されるように、外部端子電極３を被覆する被覆セラミック層（いわゆるフレーミング層）２１を設ける、すなわち、被覆セラミック層２１により外部端子電極３の周縁部を被覆して埋設することが行われている（特許文献１参照）。

この特許文献１のセラミック多層基板においては、外部端子電極３の周縁部（埋設部）３ｂを被覆する被覆セラミック層２１を構成するセラミックと、部品本体１０を構成する基材セラミック層２２を構成するセラミックとして、同一組成のセラミックを用いている（段落００８６）。

ところで、上述のようなセラミック多層基板を製造するにあたっては、外部端子電極形成用の導電性ペーストを塗布した部品本体（未焼成の積層体）に、被覆セラミック層形成用の、露出部３ａを露出させる開口部を有するセラミックグリーンシートを積層して焼成したり、被覆セラミック層形成用のセラミックペーストを塗布して焼成したりする場合、外部端子電極（導電性ペースト層）は、一般的にセラミック層（セラミックグリーンシートやセラミックペースト層）とは異なる収縮挙動を示し、かつ、外部端子電極が、Ａｇ、Ｃｕなどの低温焼結基板（ＬＴＣＣ基板）と共焼成可能な導電性金属を含むものである場合、上述のセラミックグリーンシートやセラミックペースト層よりも早く焼結が完了する傾向がある。

また、密着性などを考慮し、上述のセラミックグリーンシートやセラミックペーストに種々の金属酸化物等を添加した場合などにおいては、逆に焼結が遅くなる場合もあり、種々の特性とのバランスを考えると、外部端子電極の収縮挙動をセラミックグリーンシートの収縮挙動と一致させることは困難であるのが実状である。

このような状況を考慮しつつ、特許文献１のような、周縁部が被覆セラミック層により被覆された構造を有する外部端子電極を形成する場合について考察すると、通常は、収縮量の少ない外部端子電極の周縁部が、被覆セラミック層と基材セラミック層に挟まれた状態で焼成されることになり、その場合、外部端子電極は、セラミック層よりも先に焼結が完了する。そして、その後に、セラミック層が焼結して収縮するが、その際に、両者の収縮量が一致していない分だけ、外部端子電極の周縁部から中央部に向かって外部端子電極を押し込めるように力が加わり、外部端子電極には、たるみやしわが形成されやすくなる。特に、外部端子電極の周縁に、外部端子電極を被覆する被覆セラミック層（フレーミング層）を設けた構造の場合、フレーミング層の内側の、セラミック層に被覆されていない開口部で、しわを形成する力が解放されることになり、被覆セラミック層と基材セラミック層に挟まれた部分の開口部に近い領域で、外部端子電極に大きなたるみ（突起）が生じる（図４参照）という問題点があった。

特に、このたるみが過剰になった場合、突起となった外部端子電極のたるみ部分の内側の基材セラミック層と外部端子電極の間に空隙が形成されてしまうことになり、外部端子電極の密着力が低下して、製品である積層セラミック電子部品の信頼性を低下させるという問題点があった。

特許第３９９４９３６号公報

本発明は、上記課題を解決するものであり、周縁部が被覆セラミック層により被覆された構造を有する外部端子電極を備えた積層セラミック電子部品において、外部端子電極にたるみが生じたり、たるみ部分の内側の基材セラミック層と外部端子電極の間に空隙が形成されたりすることを抑制することが可能で、信頼性の高い積層セラミック電子部品を提供することを目的とする。

上記課題を解決するために、本発明の積層セラミック電子部品は、
実装基板上に実装される積層セラミック電子部品であって、
積層された複数のセラミック層を備えた部品本体と、
前記部品本体の内部に設けられた内部導体と、
前記セラミック層の延びる方向に延びる前記部品本体の第１主面上に設けられ、前記実装基板に電気的に接続されるように用いられる外部端子電極と
を備え、
前記外部端子電極は、導電性ペーストを焼き付けることによって得られたものであり、かつ、前記第１主面に露出する露出部と、その周縁部の少なくとも一部において、前記部品本体の内部に埋まるように延びる埋設部とを有している積層型セラミック電子部品であって、
前記埋設部を被覆し、かつ、前記第１主面に露出している被覆セラミック層と、前記被覆セラミック層以外の前記部品本体を構成する基材セラミック層とにおいて、セラミックの組成が異なっていること
を特徴としている。

本発明の積層セラミック電子部品においては、前記被覆セラミック層が、Ａｌ、Ｓｉ、Ｚｒ、Ｔｉ、およびＭｇからなる群より選ばれる少なくとも１種の酸化物を、前記基材セラミック層よりも多く含有していることが好ましい。

また、前記外部端子電極が、Ａｌ、Ｓｉ、Ｚｒ、Ｔｉ、およびＭｇからなる群より選ばれる少なくとも１種の酸化物を含有していることが好ましい。

また、本発明においては、前記被覆セラミック層を構成するセラミックの平均粒径が、前記基材セラミック層を構成するセラミックの平均粒径よりも小さいことが好ましい。

本発明の積層セラミック電子部品においては、被覆セラミック層と基材セラミック層とでセラミックの組成を異ならせているので、被覆セラミック層と基材セラミック層の焼結開始温度や焼結収縮量などを調整して、外部端子電極にたるみを生じさせたり、たるみ部分において外部端子電極と基材セラミック層の間に空隙を生じさせたりするような応力が加わることを抑制することが可能になる。

その結果、外部端子電極にたるみや突起がなく、また、たるみ部分における外部端子電極と基材セラミック層の間に空隙が生じたりすることのない、信頼性の高い積層セラミック電子部品を提供することが可能になる。

具体的には、被覆セラミック層に、Ａｌ、Ｓｉ、Ｚｒ、Ｔｉ、およびＭｇからなる群より選ばれる少なくとも１種の酸化物を基材セラミック層よりも多く含有させることにより、焼結開始温度や焼結収縮量を変化させて、外部端子電極に応力が加わることを抑制することが可能になる。

すなわち、Ａｌ、Ｓｉ、Ｚｒ、Ｔｉ、およびＭｇからなる群より選ばれる少なくとも１種の酸化物を基材セラミック層よりも多く含有させた場合、被覆セラミック層の焼結開始温度が基材セラミック層よりも高温側にシフトするとともに、被覆セラミック層の焼結収縮量が上記酸化物を含有させない場合よりも減少する。そのため、外部端子電極の周縁部が、セラミックの組成が同じである基材セラミック層と被覆セラミック層によって挟まれている場合に比べ、焼結収縮時に外部端子電極の周縁部を中央部に向かって押し込める力が減少する。

特に、外部端子電極のうち、基材セラミック層側から受ける力が同じであるのに対し、被覆セラミック層から受ける力は減少し、かつ、力をうけるタイミングが基材セラミック層側から力を受けるタイミングよりも遅れてくるため、外部端子電極のたるみなどの変形を抑制することが可能となり、たるみ部分における外部端子電極と基材セラミック層の間に空隙が生じることを防止することが可能になる。
その結果、外部端子電極の部品本体への密着力の大きい信頼性の高い積層セラミック電子部品を得ることが可能になる。

また、外部端子電極に、Ａｌ、Ｓｉ、Ｚｒ、Ｔｉ、およびＭｇからなる群より選ばれる少なくとも１種の酸化物を含有させることにより、外部端子電極の焼結挙動も調整することが可能になるため、より確実に、外部端子電極にたるみが生じたり、たるみ部分における外部端子電極と基材セラミック層の間に空隙が生じたりすることを防止して、信頼性の高い積層セラミック電子部品を得ることが可能になる。

なお、外部端子電極の周縁部に、セラミックペースト（被覆セラミック層）をスクリーン印刷法などによって形成する場合、被覆セラミック層の印刷精度の向上が重要となるが、そのためには、被覆セラミック層を構成するセラミックの粒径を細かくすることが好ましい。

すなわち、被覆セラミック層に含まれるセラミックの平均粒径を、基材セラミック層に含まれるセラミックの平均粒径よりも小さくすることにより、被覆セラミック層をセラミックペーストを塗布して焼成する工程を経て形成する場合に、セラミックペーストの印刷性を向上させることが可能になり、意図する位置に確実にセラミックペーストを付与して、精度よく被覆セラミック層を形成することが可能になる。

ただし、セラミックの粒径を細かくすると焼結性が高くなり、基材セラミック層や外部端子電極との焼結挙動のミスマッチが大きくなるという問題があるが、上述のＡｌ、Ｓｉ、Ｚｒ、Ｔｉ、およびＭｇからなる群より選ばれる少なくとも１種の酸化物を含有させることにより、セラミックの粒径を細かくした場合にも、その焼結挙動を調整することが可能になる。

本発明の一実施例（実施例１）にかかる積層セラミック電子部品（セラミック多層基板）の構成を示す正面断面図である。 図１のセラミック多層基板の製造方法を説明する図であり、(ａ)はセラミック多層基板の製造に用いるセラミックグリーンシートの平面図、(ｂ)は正面断面図である。 本発明の実施例にかかるセラミック多層基板の要部構成を模式的に示す断面図である。 比較例のセラミック多層基板の外部端子電極を示す顕微鏡写真である。 本発明の実施例にかかるセラミック多層基板の外部端子電極を示す顕微鏡写真である。 従来のセラミック多層基板の構成を示す断面図である。 従来のセラミック多層基板の要部構成を模式的に示す断面図である。

以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。

図１は、本発明の実施例にかかる積層セラミック電子部品（この実施例ではセラミック多層基板）Ａの構成を示す断面図である。

この実施例１にかかるセラミック多層基板Ａは、実装基板上に実装されるセラミック多層基板であって、積層された複数のセラミック層（基材セラミック層）２２を備えた部品本体１０と、部品本体１０の内部に設けられた内部導体２と、セラミック層２２の主面と平行に延びる部品本体１０の第１主面（図１では部品本体１０の下面）１０ａ上に設けられ、実装基板に電気的に接続されるように用いられる外部端子電極３とを備えている。

外部端子電極３は、導電性ペーストを焼き付けることによって形成されたものであり、かつ、第１主面１０ａに露出する露出部３ａと、その周縁部において、部品本体１０の内部に埋まるように延びる埋設部３ｂとを有している。

そして、埋設部３ｂを被覆し、かつ、第１主面１０ａに露出している被覆セラミック層２１を構成するセラミックは、被覆セラミック層２１以外の、部品本体１０を構成するセラミック層である基材セラミック層２２を構成するセラミックの組成とは異なる組成を有している。

すなわち、この実施例のセラミック多層基板Ａにおいて、被覆セラミック層２１を構成するセラミックは、基材セラミック層２２を構成するセラミックよりも多くのアルミナ（Ａｌ₂Ｏ₃）を含有している点において、基材セラミック層２２を構成するセラミックとは組成が異なっている。

このように、被覆セラミック層２１と基材セラミック層２２とでセラミックの組成を異ならせているので、被覆セラミック層２１と基材セラミック層２２の焼結開始温度や、焼結収縮量、それらの関係などを調整して、外部端子電極３に、たるみを生じさせたり、たるみ部分における外部端子電極３と基材セラミック層２２の間に空隙が生じさせたりするような応力が加わることを抑制することが可能になる。そして、その結果、外部端子電極３の部品本体１０への密着力の大きい信頼性の高いセラミック多層基板Ａを得ることができる。

次に、この実施例のセラミック多層基板（積層セラミック電子部品）Ａの製造方法について説明する。

この実施例では、基材セラミック層の構成材料として、酸化バリウム、酸化ケイ素、アルミナ、酸化カルシウムなどを主成分とする混合物を仮焼粉砕して仮焼セラミック粒子を作製した。この仮焼セラミック粒子は１０００℃以下の温度で焼結可能な材料である。
それから、この仮焼セラミック粒子にバインダーなどを配合した後、ドクターブレード法などの公知技術を用いて、シート状に成形することにより、キャリアフィルム上にセラミックグリーンシートを作製した。

なお、基材セラミック層に用いられるセラミック粒子は、上記のものに限られるものではなく、フィラーとして機能する材料に、焼結助剤として機能するガラス成分を添加したものなどを用いることも可能である。たとえば、アルミナにホウケイ酸ガラスや酸化ケイ素を加えたものなどを用いることができる。ただし、内部導体やビア導体の材料特性から、焼成条件において還元雰囲気を必要とする場合には、還元雰囲気中での焼成においても還元されない組成を選定する必要がある。

また、被覆セラミック層の構成材料として、上述の基材セラミック層用の仮焼セラミック粉末を所定の粒径にした後、必要に応じてアルミナ（Ａｌ₂Ｏ₃）粉末を適量添加、混合することにより得た混合原料粉末を、有機ビヒクル中に分散、混錬することにより、被覆セラミック層形成用のセラミックペーストを作製した。

なお、有機ビヒクルは、バインダー樹脂と溶剤とを混合したものであり、バインダー樹脂や溶剤の種類、それらの配合割合に特別の制約はない。この有機ビヒクルとしては、例えば、テルピネオール、イソプロピレンアルコール、ブチルカルビトール、ブチルカルビトールアセテイトなどのアルコール類に、アクリル樹脂、アルキッド樹脂、ブチラール樹脂、エチルセルロースなどを溶解させたものを用いることができる。また、必要に応じて各種分散剤、可塑剤、活性剤を添加してもよい。

また、外部端子電極を形成するための材料として、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔなどの電気伝導性に優れた金属または合金の粉末を、導電性粉末として有機ビヒクル中に分散、混錬することによって導電性ペースト（外部端子電極形成用の導電性ペースト）を作製した。

この導電性ペーストには、セラミックグリーンシートの焼成条件において、セラミックグリーンシートとの間で無用な反応を起こしたり、焼成中に溶解したりすることがない限りにおいて、上記以外の他の金属やその酸化物を添加することが可能である。ただし、他の金属やその酸化物の割合が、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔなどの電気伝導性に優れた金属の割合を超えるのは好ましくない。

また、金属酸化物を添加する場合には、導電性ペースト全体としての収縮挙動が本発明の効果を損なわない範囲の添加量とすることが必要である。
また、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ粉末などの導電性粉末の形状、平均粒径、粒度分布に特に制約はないが、通常は、平均粒径が０．１〜１０μｍ程度のもので、粗大粉や極端な凝集粉がないものを用いることが好ましい。

次いで、図２(ａ)，(ｂ)に示すように、予め所定の前処理によってビアホール５およびビア導体６が配設されたセラミックグリーンシートのうち、少なくとも積層後に一方主面に配置されるセラミックグリーンシート（焼成後に基材セラミック層となるグリーンシート）２２Ｓに対して、上述の外部端子電極形成用の導電性ペースト３Ｐを所定のパターン（外部端子電極パターン）となるように配置し、その後、外部端子電極パターンの周縁部を被覆するように、被覆セラミック層形成用のセラミックペースト２１Ｐを配置する。

なお、被覆セラミック層形成用のセラミックペースト２１Ｐを配置する工程は、上記のようにセラミックグリーンシートに対して実施してもよく、また、後述する積層工程が完了した後、焼成工程を開始するまでの間に実施してもよい。

また、被覆セラミック層形成用のセラミックペーストに変えて、所定箇所に開口部を設けた被覆用セラミックグリーンシートを用いることによっても、外部端子電極パターンの周縁部が被覆された構成を得ることが可能である。

それから、必要に応じて内部導体パターンが形成されたセラミックグリーンシートと、外部端子電極パターンが形成されたセラミックグリーンシートを積層し、圧着することにより、未焼成の積層体を形成する。

次いで、この積層体を所定の条件（温度条件や雰囲気条件）下で焼成する。
これにより、図１に示すような構造を有するセラミック多層基板Ａが得られる。

なお、積層体を焼成する際の条件に特別の制約はなく、セラミックグリーンシート２２Ｓやセラミックペースト２１Ｐ、ビア導体６、内部導体２や外部端子電極３を形成するための導電性ペーストなどが十分に焼結する条件であれば、種々の条件を適用することができる。また、焼成方法としても、公知の種々の手法を利用することが可能である。

ただし、セラミックグリーンシートやセラミックペースト、導電性ペーストなどに含まれる有機成分を十分に分解させるため、焼成条件中に特定の温度域での温度キープ領域や極端に昇温速度の遅い領域などを設けている場合には、セラミックを構成するガラスの選定に注意する必要がある。

また、構成材料間の焼結挙動のミスマッチが大きい温度領域などでは、昇温速度や雰囲気などを考慮することが好ましい。この実施例では、７５０〜９００℃、９５０〜１０００℃の範囲において温度キープ領域を設けた。

上述のようにして製造されるこの実施例のセラミック多層基板Ａにおいては、被覆セラミック層２１を構成するセラミックとして、基材セラミック層２２を構成するセラミックに、さらにアルミナ（Ａｌ₂Ｏ₃）を含有させており、この点で、被覆セラミック層２１と基材セラミック層２２とが、セラミックの組成を異にしているため、両者の収縮特性などに起因する外部端子電極のたるみや、たるみ部分における外部端子電極３と基材セラミック層２２の間に生じやすい空隙などの発生を抑制して、外部端子電極３の部品本体１０への密着力の大きい信頼性の高いセラミック多層基板Ａを得ることができる。

この実施例２では、本発明の効果を確認するため、実施例１で説明した方法でセラミック多層基板Ａを製造するにあたって、被覆セラミック層２１を構成するセラミック（上記のセラミックペーストを構成するセラミック粒子）の平均粒子径を表１の試料番号１〜９の範囲（基材セラミック層を構成するセラミック粒子の平均粒子径を１００％とした際に、３３〜１００％の範囲）で変化させるとともに、被覆セラミック層２１を構成するセラミックにアルミナ（Ａｌ₂Ｏ₃）を試料番号１〜９の範囲（０〜１５vol％）となるように配合して、本発明の要件を備えていない比較例のセラミック多層基板と、本発明の要件を備えた実施例のセラミック多層基板とを作製した。

表１の試料番号１〜３の試料は、被覆セラミック層２１にアルミナ（Ａｌ₂Ｏ₃）を添加していない比較例の試料であり、試料番号４〜９の試料は、被覆セラミック層２１が、基材セラミック層２２に用いられる上記仮焼セラミック粒子にさらにアルミナ（Ａｌ₂Ｏ₃）を添加したセラミック材料を用いて作製された、本発明の実施例にかかる試料である。

なお、ここの実施例２では、基材セラミック層用のセラミックグリーンシートを構成するセラミック（仮焼セラミック粒子）として、平均粒径が１.５μｍの仮焼セラミック粒子を用いた。
ここで平均粒径は以下のように求める。まず作製した試料を破断し、熱エッチングを行い、破断面を走査型電子顕微鏡を用いて観察する。そして、この観察像について画像解析を行い、結晶粒子の円相当径を粒径として測定し、その平均値を平均粒径として算出する。

また、上記のアルミナの添加割合は、セラミック（仮焼セラミック粒子）とアルミナの合計量に対するアルミナの割合（vol％）である。

そして、上述のようにして作製した表１の試料番号１〜９の各試料について、外部端子電極のたるみ（突起）の発生の状態、たるみ部分における外部端子電極と基材セラミック層の間の空隙の発生の有無、および落下強度を調べた。

なお、たるみ（突起）の発生の状態と、空隙の発生の有無は、外部端子電極の切断面を研磨し、顕微鏡により観察することにより、たるみ（突起）の発生の有無および程度、空隙の発生の有無を調べた。

また、落下強度は、以下の方法で落下試験を行い評価した。
まず、基板厚み１．０ｍｍのプリント配線基板上に、はんだペーストを塗布し、試料番号１〜９の各試料を、外部端子電極がはんだペースト上に位置するように搭載して、リフロー実装した。

次いで、概略直方体の樹脂製筐体に、上述のようにして試料を実装したプリント配線基板を、実装面が下面となるような態様で取付けた。このとき、樹脂製筐体と、試料を実装したプリント基板の総重量が１００ｇとなるように重量を調整した。

そして、樹脂製筐体を所定の高さに保持し、上面が水平になるように静置したコンクリートブロック上に落下させ、樹脂製筺体が、その下面がコンクリートブロックの上面に対して平行な姿勢でコンクリートブロックに衝突するようにした落下テストを１０回繰り返して行い、試料（セラミック多層基板）の破断状況を確認した。

そして、外部端子電極を形成した領域にクラックの発生が認められたものを落下強度が不良（×）であると評価し、クラックの発生が認められないものについては落下強度が良好（○）であると評価した。
その結果を表１に併せて示す。

被覆セラミック層２１と基材セラミック層２２のセラミックの組成が同じである（すなわち、被覆セラミック層２１にアルミナを添加していない）試料である、表１の試料番号１〜３の試料においては、被覆セラミック層２１を構成するセラミック粒子の大きさに関係なく、外部端子電極３のたるみ（突起）が大きく、また、空隙の発生も認められた。さらに、落下強度も不良（×）であることが確認された。

これに対し、被覆セラミック層を構成するセラミックとしてアルミナを２〜１５vol％の割合で添加した試料番号４〜９の試料（本発明の要件を備えた実施例にかかる試料）の場合、被覆セラミック層を構成するセラミックの粒径が小さく、かつアルミナの添加量が２ｖｏｌ％と少ない試料番号６および８において、わずかにたるみ（突起）の発生が認められただけで、他の試料（試料番号４，５，７，および９）では全く認められなかった。また、試料番号４〜９の試料の各試料の落下強度はいずれも良好（○）であった。

なお、図４は、本発明の要件を満たさない試料番号１の試料において、外部端子電極３にたるみ（突起）３０および空隙４０が形成された状態を示す顕微鏡写真であり、また、図６は、本発明の要件を満たす試料番号４の試料において、外部端子電極３にたるみ（突起）および空隙が形成されていない状態を示す顕微鏡写真である。

なお、本発明の要件を備えた試料番号４〜９の試料のうち、スクリーン印刷性等を考慮して被覆セラミック層を構成するセラミック粒子の平均粒子径を小さくした場合（例えば、試料番号６，７，８および９）において、被覆セラミック層中のアルミナ添加量が少ない場合（試料番号６および８）には、多少のたるみ（突起）が発生したものの、空隙の発生がなく、落下強度にも問題がないこと（すなわち、実装性や外観上の特性に問題がないこと）が確認された。これは被覆セラミック層中にアルミナが添加されている場合、たるみ（突起）部分に空隙が形成されるレベルに至らない程度にたるみが抑制されることによるものであると考えられる。このことから、被覆セラミック層を構成するセラミックの粒子径を細かくした場合でも、被覆セラミック層中のアルミナ添加量を増量することにより、たるみの解消が可能であることがわかる。

なお、上記実施例１および２では、基材セラミック層にもアルミナを含むセラミックを用いる一方、被覆セラミック層を構成するセラミックとして、基材セラミック層を構成するセラミックにさらにアルミナを添加して、被覆セラミック層が、基材セラミック層よりもアルミナを多く含むようにしているが、そのようにした場合にも、本発明に特有の作用効果を得ることができる。

また、基材セラミック層がアルミナを含まず、被覆セラミック層にのみアルミナを含ませるようにした場合にも、本発明に特有の作用効果を得ることができることはいうまでもない。

また、上記実施例１および２では、被覆セラミック層を構成するセラミックに添加する酸化物が、Ａｌの酸化物、すなわちアルミナ（Ａｌ₂Ｏ₃）である場合を例にとって説明したが、酸化物として、アルミナ（Ａｌ₂Ｏ₃）に限らず、Ｓｉ、Ｚｒ、Ｔｉ、およびＭｇからなる群より選ばれる少なくとも１種の酸化物を添加した場合にも、上記実施例１および２の場合と同様の効果が得られる。

この実施例３では、本発明の効果を確認するため、実施例１のようにしてセラミック多層基板を製造するにあたって、外部端子電極形成用の導電性ペーストに、アルミナを添加するとともに、その添加量を表２の試料番号４ａ〜９ａの範囲（８〜１７vol％の範囲）で変化させた。

なお、アルミナの添加量は、焼結後の外部端子電極の体積に対するアルミナの体積の割合（vol％）を示すものである。

また、表２の試料番号４ａ〜９ａの各試料は、外部端子電極形成用の導電性ペーストにアルミナを添加したことを除いて、表１の試料番号４〜９の試料と同じ条件の試料である。

上述のようにして作製した表２の試料番号４ａ〜９ａの各試料について、外部端子電極のたるみ（突起）の発生の状態、空隙の発生の有無、および落下強度を調べた。なお、特性の評価方法は、上述の実施例２で説明した方法と同様である。評価結果を表２に併せて示す。

実施例２で説明したように、外部端子電極にアルミナを添加せず、かつ、被覆セラミック層を構成するセラミックの粒径が小さく、かつアルミナ添加量の少ない、表２の試料番号６および８の試料の場合には、外部端子電極に多少のたるみ（突起）が認められたが、この試料番号６および８の試料の外部端子電極にアルミナを添加したものである、表３の試料番号６ａおよび８ａでは、外部端子電極にたるみ（突起）が発生しないことが確認された。

これは、外部端子電極形成用の導電性ペーストにアルミナを添加することにより、外部端子電極の焼結挙動の発現が遅くなり、基材セラミック層や被覆セラミック層が焼結収縮することにより、外部端子電極の、セラミックに埋設された周縁部を内側に押し込めようとする応力が加わった場合にも、外部端子電極の焼結が完了している場合あるいは焼結を遅らせることが行われていない場合に比べて、その応力を受け流すことが可能であったことによるものと推測される。

なお、実施例３では、外部端子電極形成用の導電性ペーストに添加する酸化物がアルミナ（Ａｌ₂Ｏ₃）である場合を例にとって説明したが、酸化物として、アルミナに限らず、Ｓｉ、Ｚｒ、Ｔｉ、およびＭｇからなる群より選ばれる少なくとも１種の酸化物を添加するようにした場合にも、上記実施例３の場合と同様の効果が得られる。

また、上記の各実施例では、セラミック多層基板を例にとって説明したが、本発明はセラミック多層基板に限らず、部品本体の主面に外部端子電極を備え、かつ、外部端子電極の周縁部がセラミック中に埋設された構造を有する種々の積層セラミック電子部品に適用することが可能である。

さらにその他の点においても、本発明は上記実施例に限定されるものではなく、セラミック層が積層された構造を有する部品本体の具体的な構成、内部導体の配設態様や構成材料、外部端子電極の具体的なパターンなどに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。

２ 内部導体
３ 外部端子電極
３ａ 外部端子電極の露出部
３ｂ 外部端子電極の埋設部
３Ｐ 外部端子電極形成用の導電性ペースト
５ ビアホール
６ ビア導体
１０ 部品本体
１０ａ 第１主面
２１ 被覆セラミック層
２１Ｐ 被覆セラミック層形成用のセラミックペースト
２２ セラミック層（基材セラミック層）
２２Ｓ セラミックグリーンシート（基材セラミック層用のグリーンシート）
Ａ セラミック多層基板（積層セラミック電子部品）

Claims (4)

1. 実装基板上に実装される積層セラミック電子部品であって、
   積層された複数のセラミック層を備えた部品本体と、
   前記部品本体の内部に設けられた内部導体と、
   前記セラミック層の延びる方向に延びる前記部品本体の第１主面上に設けられ、前記実装基板に電気的に接続されるように用いられる外部端子電極と
   を備え、
   前記外部端子電極は、導電性ペーストを焼き付けることによって得られたものであり、かつ、前記第１主面に露出する露出部と、その周縁部の少なくとも一部において、前記部品本体の内部に埋まるように延びる埋設部とを有している積層型セラミック電子部品であって、
   前記埋設部を被覆し、かつ、前記第１主面に露出している被覆セラミック層と、前記被覆セラミック層以外の前記部品本体を構成する基材セラミック層とにおいて、セラミックの組成が異なっていること
   を特徴とする積層セラミック電子部品。
2. 前記被覆セラミック層が、Ａｌ、Ｓｉ、Ｚｒ、Ｔｉ、およびＭｇからなる群より選ばれる少なくとも１種の酸化物を、前記基材セラミック層よりも多く含有していることを特徴とする請求項１記載の積層セラミック電子部品。
3. 前記外部端子電極が、Ａｌ、Ｓｉ、Ｚｒ、Ｔｉ、およびＭｇからなる群より選ばれる少なくとも１種の酸化物を含有していることを特徴とする請求項１または２記載の積層セラミック電子部品。
4. 前記被覆セラミック層を構成するセラミックの平均粒径が、前記基材セラミック層を構成するセラミックの平均粒径よりも小さいことを特徴とする請求項１〜３のいずれかに記載の積層セラミック電子部品。