JP2011192737A - 電子部品及びその製造方法 - Google Patents

Abstract

【課題】本発明の目的は、コイルのインピーダンスの低下を抑制できる電子部品及びその製造方法を提供することである。
【解決手段】積層体１２は、複数の絶縁体層１６が積層されて構成されている。コイルＬは、絶縁体層１６上に設けられているコイル導体１８により構成されている。コイル導体１８は、コイル導体１８の延在方向に直交する断面において、ｚ軸方向に直交する方向に並んでいる領域１９，２０を有している。領域１９と、コイル導体１８のｚ軸方向に隣接する絶縁体層１６との間には、空隙が存在する。領域２０と、コイル導体１８のｚ軸方向に隣接する絶縁体層１６との間には、空隙が存在しない。
【選択図】図２

Description

本発明は、電子部品及びその製造方法に関し、より特定的には、コイルを内蔵している積層体を備えている電子部品及びその製造方法に関する。

従来の電子部品としては、例えば、特許文献１に記載のセラミックプリント基板が知られている。該セラミックプリント基板では、導体パターン及びスルーホールが形成された複数のセラミックグリーンシートが積層されて基板素材が構成されている。導体パターンは、基板素体内においてスルーホールにより接続されて螺旋状のコイルを構成している。

ところで、セラミックプリント基板では、コイルのインダクタンス値が低下するという問題がある。より詳細には、導体パターンを構成する材料とセラミックグリーンシートを構成する材料とは異なっている。よって、積層体の焼成時において、導体パターンの収縮率と、セラミックグリーンシートの収縮率とは異なる。その結果、積層層体の焼成後に、セラミックグリーンシートと導体パターンとの間に応力が残留してしまう。このような応力は、セラミックグリーンシートの磁気特性を低下させる原因となる。すなわち、コイルのインダクタンス値が低下してしまう。

特開昭４８−８１０５７号公報

そこで、本発明の目的は、コイルのインダクタンス値の低下を抑制できる電子部品及びその製造方法を提供することである。

本発明の一形態に係る電子部品は、複数の絶縁体層が積層されて構成されている積層体と、前記絶縁体層上に設けられている線状導体により構成されているコイルと、を備えており、前記線状導体は、該線状導体の延在方向に直交する断面において、積層方向に直交する方向に並んでいる第１の領域及び第２の領域を有しており、前記線状導体の前記第１の領域と、該線状導体の積層方向に隣接する前記絶縁体層との間には、空隙が存在し、前記線状導体の前記第２の領域と、該線状導体の積層方向に隣接する前記絶縁体層との間には、空隙が存在しないこと、を特徴とする。

本発明の一形態に係る電子部品の製造方法は、前記電子部品の製造方法であって、前記絶縁体層上において、前記第１の領域に対応する部分に第１の導電性ペーストを塗布する工程と、前記絶縁体層上において、前記第２の領域に対応する部分に第２の導電性ペーストを塗布する工程と、前記複数の絶縁体層を積層して前記積層体を得る工程と、前記積層体を焼成する工程と、を備えており、前記積層体の焼成時における前記第１の導電性ペーストの収縮率は、該積層体の焼成時における前記第２の導電性ペーストの収縮率よりも大きいこと、を特徴とする。

本発明によれば、コイルのインダクタンス値の低下を抑制できる。

本発明の実施形態に係る電子部品の外観斜視図である。 一実施形態に係る電子部品の積層体の分解斜視図である。 図２の積層体のＡ−Ａにおける断面構造図である。 その他の実施形態に係る電子部品の積層体の分解斜視図である。

以下に、本発明の実施形態に係る電子部品及びその製造方法について説明する。

（電子部品の構成）
本発明の一実施形態に係る電子部品の構成について説明する。図１は、本発明の実施形態に係る電子部品１０，１０'の外観斜視図である。図２は、一実施形態に係る電子部品１０の積層体１２の分解斜視図である。図３は、図２の積層体１２のＡ−Ａにおける断面構造図である。以下、電子部品１０の積層方向をｚ軸方向と定義し、電子部品１０に長辺に沿った方向をｘ軸方向と定義し、電子部品１０の短辺に沿った方向をｙ軸方向と定義する。

電子部品１０は、図１及び図２に示すように、積層体１２、外部電極１４（１４ａ，１４ｂ）、及び、コイルＬ（図１には図示せず）を備えている。積層体１２は、直方体状をなしており、コイルＬを内蔵している。外部電極１４ａは、ｘ軸方向の負方向側に位置する積層体１２の側面に設けられている。外部電極１４ｂは、ｘ軸方向の正方向側に位置する積層体１２の側面に設けられている。

積層体１２は、図２に示すように、絶縁体層１６（１６ａ〜１６ｑ）がｚ軸方向の正方向側からこの順に積層されていることにより構成されている。絶縁体層１６ａ〜１６ｑは、磁性体材料（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト）からなり、長方形状をなしている。磁性体材料とは、−５５℃以上＋１２５℃以下の温度範囲において、磁性体材料として機能する材料を意味する。以下では、絶縁体層１６のｚ軸方向の正方向側の主面を表面と称し、絶縁体層１６のｚ軸方向の負方向側の主面を裏面と称す。

コイルＬは、図２に示すように、コイル導体１８ａ〜１８ｉ及びビアホール導体ｂ１〜ｂ８が接続されることにより構成されている。コイルＬは、ｚ軸方向と平行なコイル軸Ａｘを有する螺旋状のコイルである。

コイル導体１８ａ〜１８ｉはそれぞれ、図２に示すように、絶縁体層１６ｇ〜１６ｏの表面上に設けられている。コイル導体１８はそれぞれ、互いに重なり合うことにより長方形状の環状の軌道を形成しており、３／４ターンのターン数を有している線状導体である。ただし、コイル導体１８ａは、１／４ターンのターン数を有している。コイル導体１８ｂ〜１８ｉは、長方形状の軌道の１／４ターン分（すなわち、一辺）が切り欠かれた形状をなしている。以下では、コイル導体１８において、ｚ軸方向の正方向側から平面視したときに、反時計回りの上流側の端部を上流端とし、反時計回りの下流側の端部を下流端とする。なお、コイル導体１８のターン数は、３／４ターンに限らない。よって、コイル導体１８のターン数は、例えば、１／２ターンであってもよいし、７／８ターンであってもよい。

また、コイル導体１８ａは、図２に示すように、絶縁体層１６ｇのｘ軸方向の負方向側の短辺に引き出されることにより、外部電極１４ａに接続されている。コイル導体１８ｉは、絶縁体層１６ｏのｘ軸方向の正方向側の短辺に引き出されることにより、外部電極１４ｂに接続されている。

ビアホール導体ｂ１〜ｂ８は、図２に示すように、絶縁体層１６ｇ〜１６ｎをｚ軸方向に貫通するように設けられており、ｚ軸方向に隣り合っているコイル導体１８同士を接続している。具体的には、ビアホール導体ｂ１は、絶縁体層１６ｇをｚ軸方向に貫通し、コイル導体１８ａの下流端及びコイル導体１８ｂの上流端に接続されている。ビアホール導体ｂ２は、絶縁体層１６ｈをｚ軸方向に貫通し、コイル導体１８ｂの下流端及びコイル導体１８ｃの上流端に接続されている。ビアホール導体ｂ３は、絶縁体層１６ｉをｚ軸方向に貫通し、コイル導体１８ｃの下流端及びコイル導体１８ｄの上流端に接続されている。ビアホール導体ｂ４は、絶縁体層１６ｊをｚ軸方向に貫通し、コイル導体１８ｄの下流端及びコイル導体１８ｅの上流端に接続されている。ビアホール導体ｂ５は、絶縁体層１６ｋをｚ軸方向に貫通し、コイル導体１８ｅの下流端及びコイル導体１８ｆの上流端に接続されている。ビアホール導体ｂ６は、絶縁体層１６ｌをｚ軸方向に貫通し、コイル導体１８ｆの下流端及びコイル導体１８ｇの上流端に接続されている。ビアホール導体ｂ７は、絶縁体層１６ｍをｚ軸方向に貫通し、コイル導体１８ｇの下流端及びコイル導体１８ｈの上流端に接続されている。ビアホール導体ｂ８は、絶縁体層１６ｎをｚ軸方向に貫通し、コイル導体１８ｈの下流端及びコイル導体１８ｉの上流端に接続されている。

ところで、電子部品１０は、コイルＬのインダクタンス値の低下を抑制するための構成を有している。より詳細には、コイル導体１８（１８ａ〜１８ｉ）はそれぞれ、領域１９（１９ａ〜１９ｉ），２０（２０ａ〜２０ｉ），２１（２１ａ〜２１ｉ）を有している。領域１９，２０，２１は、図３に示すように、コイル導体１８の延在方向に直交する断面において、ｚ軸方向に直交する方向に並んでいる。本実施形態では、領域１９は、領域２０よりもコイル軸Ａｘの近くに位置している。また、領域１９は、領域２１よりもコイル軸Ａｘの遠くに位置している。すなわち、領域１９は、領域２０，２１に挟まれている。なお、領域２０と領域２１とは、コイル導体１８の両端において繋がっている。

また、コイル導体１８の領域１９と該コイル導体１８のｚ軸方向に隣接する絶縁体層１６との間には、空隙Ｓｐが存在している。空隙Ｓｐは、コイル導体１８の領域１９と該コイル導体１８のｚ軸方向に隣接する絶縁体層１６との間の全体にわたって連続して存在しているのではなく、断続的に存在している。コイル導体１８の領域２０，２１と該コイル導体１８のｚ軸方向に隣接する絶縁体層１６との間には、空隙Ｓｐが存在しない。例えば、図３に示すように、コイル導体１８ａの領域１９ａとコイル導体１８ａのｚ軸方向に隣接する絶縁体層１６ｆ，１６ｇとの間には、空隙Ｓｐが存在している。一方、コイル導体１８ａの領域２０ａ，２１ａと該コイル導体１８ａのｚ軸方向に隣接する絶縁体層１６ｆ，１６ｇとの間には、空隙Ｓｐが存在しない。

以上のような空隙Ｓｐを形成するために、積層体１２の焼成時における領域１９の収縮率が、積層体１２の焼成時における領域２０，２１の収縮率よりも大きくなるように、領域１９，２０，２１の材料が選択される。具体的には、領域１９の形成に用いられる導電性ペーストの銀粉末の平均粒径は、領域２０，２１の形成に用いられる導電性ペーストの銀粉末の平均粒径よりも大きい。

また、領域１９の線幅は、領域２０，２１の線幅以上である。

（電子部品の製造方法）
以下に、電子部品１０の製造方法について図２を参照しながら説明する。

まず、絶縁体層１６となるべきセラミックグリーンシートを準備する。具体的には、酸化第二鉄（Ｆｅ₂Ｏ₃）、酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）及び酸化銅（ＣｕＯ）を所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を８００℃で１時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、平均粒径が２μｍであるフェライトセラミック粉末を得る。

このフェライトセラミック粉末に対して結合剤（酢酸ビニル、水溶性アクリル等）と可塑剤、湿潤材及び分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、４５μｍの厚さを有する絶縁体層１６となるべきセラミックグリーンシートを作製する。

次に、絶縁体層１６ｇ〜１６ｎとなるべきセラミックグリーンシートのそれぞれに、ビアホール導体ｂ１〜ｂ８を形成する。具体的には、絶縁体層１６ｇ〜１６ｎとなるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。更に、ビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性材料からなるペーストを印刷塗布などの方法により充填して、ビアホール導体ｂ１〜ｂ８を形成する。

次に、絶縁体層１６ｇ〜１６ｏとなるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法でコイル導体１８ａ〜１８ｉを形成する。また、感光性導電材料を用いてフォトリソグラフィ法などの方法でもコイル導体１８ａ〜１８ｉを形成することができる。より詳細には、絶縁体層１６ｇ〜１６ｏとなるべきセラミックグリーンシート上において、領域１９に対応する部分に銀粉末の平均粒径が相対的に大きな導電性ペーストを塗布する。次に、領域２０，２１に対応する部分に銀粉末の平均粒径が相対的に小さな導電性ペーストを塗布する。この際、領域１９の線幅を領域２０，２１の線幅以上とした。具体的には、領域１９の線幅を１００μｍとし、領域２０，２１の線幅を５０μｍとした。更に、領域１９，２０，２１の厚さを５０μｍとした。

ここで、導電性ペーストについて説明する。導電性ペーストは、例えば、銀粉末に、バインダが加えられたものである。銀粉末の平均粒径が相対的に大きな導電性ペーストとは、銀粉末の平均粒径が１０μｍ程度の銀粉末を含有するペーストである。また、銀粉末の平均粒径が相対的に小さな導電性ペーストとは、平均粒径が２μｍ程度の銀粉末を含有するペーストである。また、２種類の導電性ペーストは、バインダ量および銀の量を同じにして銀粉末の平均粒径のみを異ならせたペーストである。２種類の導電性ペーストの銀粉末の平均粒径を異ならせることにより、導電性ペースト単位体積当りの銀の含有率でみると、銀粉末の平均粒径が相対的に大きな導電性ペーストの銀の含有率は、銀粉末の平均粒径が相対的に小さな導電性ペーストの銀の含有率よりも低くなる。

なお、コイル導体１８ａ〜１８ｉを形成する工程とビアホールに対して導電性材料からなるペーストを充填する工程とは、同じ工程において行われてもよい。

次に、絶縁体層１６ａ〜１６ｑとなるべきセラミックグリーンシートをｚ軸方向の正方向側からこの順に並ぶように積層して未焼成のマザー積層体を得る。具体的には、絶縁体層１６ａ〜１６ｑとなるべきセラミックグリーンシートを１枚ずつ積層及び仮圧着する。圧着条件は、１．０ｔ／ｃｍ²〜１．２ｔ／ｃｍ²の圧力及び３秒間から３０秒間程度の時間である。この後、未焼成のマザー積層体に対して、静水圧プレスにて本圧着を施す。

次に、マザー積層体をカット刃により所定寸法の積層体１２にカットする。これにより未焼成の積層体１２が得られる。この未焼成の積層体１２には、脱バインダ処理及び焼成がなされる。脱バインダ処理は、例えば、低酸素雰囲気中において４００℃で３時間の条件で行う。焼成は、例えば、９００℃で２時間の条件で行う。焼成により、絶縁体層１６となるべきセラミックグリーンシート及びコイル導体１８は、収縮する。この時、収縮率は、絶縁体層１６となるべきセラミックグリーンシート、領域１９、領域２０，２１の順に小さくなる。その結果、図３に示すように、領域１９のｚ軸方向の厚さは、領域２０，２１のｚ軸方向の厚さよりも小さくなり、領域１９と絶縁体層１６との間には空隙Ｓｐが形成される。

以上の工程により、焼成された積層体１２が得られる。積層体１２には、バレル加工を施して、面取りを行う。その後、銀を主成分とする導電性材料からなる電極ペーストを、積層体１２への折り返し量が０．５ｍｍとなるように、積層体１２の表面に塗布する。そして、塗布した電極ペーストを約８００℃の温度で１時間の条件で焼き付ける。これにより、外部電極１４ａ，１４ｂとなるべき銀電極を形成する。

最後に、銀電極の表面に、Ｎｉめっき／Ｓｎめっきを施すことにより、外部電極１４ａ，１４ｂを形成する。以上の工程を経て、図１に示すような電子部品１０が完成する。

（効果）
以上のように構成された電子部品１０及びその製造方法によれば、コイルＬのインダクタンス値の低下を抑制できる。より詳細には、特許文献１に記載のセラミックプリント基板では、コイルのインダクタンス値が低下するという問題がある。より詳細には、導体パターンを構成する材料とセラミックグリーンシートを構成する材料とは異なっている。よって、積層体の焼成時において、導体パターンの収縮率と、セラミックグリーンシートの収縮率とは異なる。その結果、積層層体の焼成後に、セラミックグリーンシートと導体パターンとの間に応力が残留してしまう。このような応力は、セラミックグリーンシートの磁気特性を低下させる原因となる。すなわち、コイルのインダクタンス値が低下してしまう。

一方、電子部品１０及びその製造方法では、領域１９の形成に用いられる導電性ペーストの収縮率は、領域２０，２１の形成に用いられる導電性ペーストの収縮率よりも大きい。これにより、積層体１２の焼成時に、領域１９が領域２０，２１よりもｚ軸方向に大きく収縮する。そのため、図３に示すように、領域１９のｚ軸方向の厚さと領域２０，２１のｚ軸方向の厚さとの間にわずかな差が生じる。これにより、領域１９から絶縁体層１６が剥離し、隙間Ｓｐが形成される。その結果、領域１９と絶縁体層１６との間に働く応力が減少する。よって、電子部品１０では、コイルＬのインダクタンス値の低下を抑制できる。

なお、領域１９の形成に用いられる導電性ペーストの収縮率を、領域２０，２１の形成に用いられる導電性ペーストの収縮率よりも大きくするために、本実施形態では、以下に説明する方法を用いている。まず、領域１９の形成に用いられる導電性ペーストの銀粉末の平均粒径を、領域２０，２１の形成に用いられる導電性ペーストの銀粉末の平均粒径よりも大きくしている。このため、導電性ペースト単位体積当りの銀の含有率でみると、銀粉末の平均粒径が相対的に大きな導電性ペーストの銀の含有率は、銀粉末の平均粒径が相対的に小さな導電性ペーストの銀の含有率よりも低くなる。したがって、セラミックグリーンシート上に導電性ペーストを塗布した際に、領域１９内の銀の含有率が領域２０，２１内の銀の含有率よりも小さくなる。更に、領域１９内のバインダの含有率が領域２０，２１内のバインダの含有率よりも大きくなる。積層体１２の焼成時には、導電性ペースト中の銀が収縮するのではなく、導電性ペースト中のバインダ等が消失することにより、領域１９，２０，２１が収縮する。よって、銀の含有率が相対的に小さな領域１９が相対的に大きく収縮し、銀の含有率が相対的に大きな領域２０，２１が相対的に小さく収縮するようになる。

また、領域１９は、領域２０，２１により挟まれている。そのため、領域１９には、図３に示すように、コイル導体１８の延在方向に直交する断面において、領域１９と領域２０との境界及び領域１９と領域２１の境界の二箇所において、ｘ軸方向の厚さの差が発生するようになる。その結果、領域１９と絶縁体層１６との間に空隙Ｓｐが形成されやすくなる。

また、導電性ペーストの銀粉末の平均粒径が大きくなれば、コイル導体１８の焼結速度が遅くなり、焼結温度が高くなる。そこで、電子部品１０のように、領域１９の形成に用いられる導電性ペーストの銀粉末の平均粒径を領域２０，２１の形成に用いられる導電性ペーストの銀粉末の平均粒径よりも大きくすることにより、領域１９では領域２０、２１と比較して、焼結速度が遅く、焼結温度を高くすることができる。これにより、領域２０，２１の方が、領域１９よりも先に焼結されるようになる。よって、領域１９が焼結される際には、領域２０，２１が既に焼結されているようになる。そのため、領域１９が収縮する際に、領域２０，２１が殆ど収縮せず、領域１９のｚ軸方向の厚さと領域２０，２１のｚ軸方向の厚さとの差が大きくなっていく。その結果、領域１９がｚ軸方向に収縮して絶縁体層１６を領域１９のｚ軸方向の中心に向かって引っ張ることを領域２０，２１が妨げるようになる。その結果、領域１９と絶縁体層１６とが剥離し、空隙Ｓｐが形成されるようになる。

領域１９の形成に用いられる導電性ペーストに対して領域２０，２１の形成に用いられる導電性ペーストのバインダの量を多くして焼結時の収縮率を更に大きくすることでも、空隙Ｓｐが形成することができる。

（その他の実施形態）
本発明に係る電子部品１０は、前記実施形態に示したものに限らず、その要旨の範囲内において変更可能である。図４は、その他の実施形態に係る電子部品１０'の積層体１２'の分解斜視図である。

電子部品１０と電子部品１０'との相違点は、コイル導体１８の構成である。より詳細には、電子部品１０のコイル導体１８は領域１９，２０，２１により構成されているのに対して、電子部品１０'のコイル導体１８は領域１９，２０により構成されている。領域１９，２０は、コイル導体１８の延在方向に直交する断面において、ｚ軸方向に直交する方向に並んでいる。領域１９は、図４に示すように、領域２０よりもコイル軸Ａｘの近くに位置している。電子部品１０'においても、領域１９と絶縁体層１６との間に空隙Ｓｐを形成することが可能である。よって、電子部品１０'においても、電子部品１０と同様に、コイルのインダクタンス値の低下を抑制できる。

なお、電子部品１０'において、領域１９が領域２０よりもコイル軸Ａｘの近くに位置しているので、積層体１２を焼成する際に温度が遅れて上がり、領域２０の方が領域１９よりも先に焼結される。そのため、電子部品１０'では、空隙Ｓｐが形成されやすい。ただし、このことは、領域１９が領域２０よりもコイル軸Ａｘの近くに位置することを妨げない。

また、電子部品１０'において、領域１９の線幅を１００μｍとし、領域２０の線幅を５０μｍとした。

以上のように、本発明は、電子部品及びその製造方法に有用であり、特に、コイルのインダクタンス値の低下を抑制できる点において優れている。

Ａｘ コイル軸
Ｌ コイル
ｂ１〜ｂ８ ビアホール導体
１０，１０' 電子部品
１２，１２' 積層体
１４ａ，１４ｂ 外部電極
１６ａ〜１６ｑ 絶縁体層
１８ａ〜１８ｉ コイル導体層
１９ａ〜１９ｉ，２０ａ〜２０ｉ，２１ａ〜２１ｉ 領域

Claims (10)

1. 複数の絶縁体層が積層されて構成されている積層体と、
   前記絶縁体層上に設けられている線状導体により構成されているコイルと、
   を備えており、
   前記線状導体は、該線状導体の延在方向に直交する断面において、積層方向に直交する方向に並んでいる第１の領域及び第２の領域を有しており、
   前記線状導体の前記第１の領域と、該線状導体の積層方向に隣接する前記絶縁体層との間には、空隙が存在し、
   前記線状導体の前記第２の領域と、該線状導体の積層方向に隣接する前記絶縁体層との間には、空隙が存在しないこと、
   を特徴とする電子部品。
2. 前記積層体の焼成時における前記第１の領域の収縮率は、該積層体の焼成時における前記第２の領域の収縮率よりも大きいこと、
   を特徴とする請求項１に記載の電子部品。
3. 前記第１の領域は、前記第２の領域よりも、前記コイルのコイル軸の近くに位置していること、
   を特徴とする請求項１又は請求項２に記載の電子部品。
4. 前記線状導体は、該線状導体の延在方向に直交する断面において、積層方向に直交する方向に前記第１の領域及び前記第２の領域と共に並んでいる第３の領域を更に有しており、
   前記第１の領域は、前記第２の領域及び前記第３の領域に挟まれており、
   前記線状導体の前記第３の領域と、該線状導体の積層方向に隣接する前記絶縁体層との間には、空隙が存在しないこと、
   を特徴とする請求項１ないし請求項３のいずれかに記載の電子部品。
5. 前記第１の領域の形成に用いられる第１の導電性ペーストの金属粉末の平均粒径は、前記第２の領域の形成に用いられる第２の導電性ペーストの金属粉末の平均粒径よりも大きいこと、
   を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。
6. 前記第１の領域の形成に用いられる第１の導電性ペーストのバインダの含有率は、前記第２の領域の形成に用いられる第２の導電性ペーストのバインダの含有率よりも大きいこと、
   を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。
7. 前記第１の領域の幅は、前記第２の領域の幅以上であること、
   を特徴とする請求項１ないし請求項６のいずれかに記載の電子部品。
8. 請求項１ないし請求項７のいずれかに記載の電子部品の製造方法であって、
   前記絶縁体層上において、前記第１の領域に対応する部分に第１の導電性ペーストを塗布する工程と、
   前記絶縁体層上において、前記第２の領域に対応する部分に第２の導電性ペーストを塗布する工程と、
   前記複数の絶縁体層を積層して前記積層体を得る工程と、
   前記積層体を焼成する工程と、
   を備えており、
   前記積層体の焼成時における前記第１の導電性ペーストの収縮率は、該積層体の焼成時における前記第２の導電性ペーストの収縮率よりも大きいこと、
   を特徴とする電子部品の製造方法。
9. 前記第１の導電性ペーストの金属粉末の平均粒径は、前記第２の導電性ペーストの金属粉末の平均粒径よりも大きいこと、
   を特徴とする請求項８に記載の電子部品の製造方法。
10. 前記第１の導電性ペーストのバインダの含有率は、前記第２の導電性ペーストのバインダの含有率よりも大きいこと、
    を特徴とする請求項８又は請求項９のいずれかに記載の電子部品の製造方法。

Images