JP2010034175A - 電子部品及びその製造方法 - Google Patents

Abstract

【課題】デラミネーションや積層ずれの発生を抑制しつつ、直流抵抗値を抑制できる電子部品及びその製造方法を提供する。
【解決手段】積層体１２は、複数の絶縁体層が積層されて構成されている。ビアホール導体Ｂは、複数の絶縁体層を貫通するように設けられている。また、複数のビアホール導体Ｂは、ｚ軸方向から平面視したときに、隣接するビアホール導体Ｂと一部分において重なることにより接続されて、螺旋状のコイルＬを構成している。
【選択図】図１

Description

本発明は、電子部品及びその製造方法に関し、より特定的には、コイルを内蔵している電子部品及びその製造方法に関する。

従来の電子部品としては、例えば、特許文献１に記載の積層インダクタが知られている。該積層インダクタは、絶縁体層、コイル用導体及びスルーホールにより構成されている。絶縁体層は、長方形状のシートである。コイル用導体は、３／４ターンの長さを有する「コ」字型を有する導電膜であり、絶縁体層の表面上に形成されている。スルーホールは、絶縁体層を貫通するように形成されている。そして、絶縁体層が積層されることにより、スルーホールにより隣り合うコイル用導体同士が接続され、螺旋状のコイルが構成されている。

ところで、特許文献１に記載の積層インダクタは、以下に説明するように、デラミネーションや積層ずれの発生を抑制しつつ、直流抵抗値を抑制することが困難であるという問題を有している。より詳細には、前記積層インダクタでは、絶縁体層上に印刷法等によりコイル用導体が形成されている。故に、絶縁体層を積層及び圧着して積層体を作製すると、コイル用導体が形成された部分における積層体の積層方向の厚みは、その他の部分における積層体の積層方向の厚みよりも大きくなってしまう。このように、積層体内において厚みの差が発生すると、絶縁体層同士が剥離するデラミネーションが発生し易くなる。また、コイル用導体が積層方向に重なった状態で絶縁体層が圧着されると、絶縁体層の積層ずれが発生し易くなる。

前記デラミネーションの発生を抑制する方法としては、例えば、コイル用導体の線幅を狭くすることが挙げられる。これにより、絶縁体層同士の接触面積が増加するので、絶縁体層同士の接着力が大きくなり、デラミネーションの発生が抑制される。また、積層ずれを抑制する方法としては、例えば、コイル用導体の厚みを薄くすることが挙げられる。これにより、積層体内における厚みの差が小さくなるので、圧着時に絶縁体層の積層ずれが発生しにくくなる。更に、コイル用導体の厚みを薄くすることにより、デラミネーションの発生も抑制されるようになる。

しかしながら、コイル用導体の線幅を狭くしたり、コイル用導体の厚みを薄くしたりすると、該コイル用導体の断面積が小さくなるので、積層インダクタの直流抵抗値が増加してしまう。よって、特許文献１に記載の積層インダクタでは、デラミネーションや積層ずれの発生を抑制しつつ、直流抵抗値を抑制することは困難であった。
特開２００３−３７０１２号公報

そこで、本発明の目的は、デラミネーションや積層ずれの発生を抑制しつつ、直流抵抗値を抑制できる電子部品及びその製造方法を提供することである。

本発明の一形態に係る電子部品は、複数の絶縁体層が積層されて構成されている積層体と、前記複数の絶縁体層の内の所定の前記絶縁体層を貫通するように設けられている複数のビアホール導体と、を備え、前記複数のビアホール導体は、積層方向から平面視したときに、隣接する前記ビアホール導体と一部分において重なることにより接続されて、螺旋状のコイルを構成していること、を特徴とする。

また、本発明のその他の形態に係る電子部品の製造方法は、複数の絶縁体層の内の所定の絶縁体層のそれぞれに、所定の間隔でマトリクス状に並ぶ複数のビアホール導体を形成する工程と、前記複数のビアホール導体が、前記絶縁体層の法線方向から平面視したときに、隣接する前記ビアホール導体と一部分において重なることにより接続されて、螺旋状のコイルを構成するように、前記複数の絶縁体層を積層してマザー積層体を得る工程と、前記マザー積層体を複数の積層体にカットする工程と、を備えること、を特徴とする。

本発明によれば、コイルを内蔵した電子部品において、デラミネーションや積層ずれの発生を抑制しつつ、直流抵抗値を抑制できる。

以下に、本発明の一実施形態に係る電子部品及びその製造方法について図面を参照しながら説明する。

（電子部品の構成）
図１は、本発明の一実施形態に係る電子部品１０の透視図である。図２は、電子部品１０の製造過程における分解斜視図である。図１及び図２において、電子部品１０の積層方向をｚ軸方向と定義する。また、ｚ軸方向に垂直な方向であって、電子部品１０の辺に沿った方向をｘ軸方向及びｙ軸方向と定義する。ｘ軸方向とｙ軸方向とは直交している。

電子部品１０は、図１に示すように、積層体１２、外部電極１４ａ，１４ｂ及びコイルＬを備えている。積層体１２は、図２に示すように、正方形状の複数の絶縁体層１１２ａ，１１２ｂ，１１２ｃ・・・（以下、絶縁体層１１２ａ，１１２ｂ，１１２ｃ・・・を総称して、絶縁体層１１２と称す）が積層されて構成されている。

外部電極１４ａは、積層体１２のｚ軸方向の正方向側の面（以下、上面と称す）を覆うように形成されている。また、外部電極１４ａは、上面から折り返されて、積層体１２のｚ軸方向と平行な面（以下、側面と称す）と上面との稜線も覆っている。また、外部電極１４ｂは、積層体１２のｚ軸方向の負方向側の面（以下、下面と称す）を覆うように形成されている。また、外部電極１４ｂは、下面から折り返されて、積層体１２の側面と下面との稜線も覆っている。

コイルＬは、ビアホール導体Ｂａ，Ｂｂ，Ｂｃ・・・（以下、ビアホール導体Ｂａ，Ｂｂ，Ｂｃ・・・を総称して、ビアホール導体Ｂと称す）が接続されることにより螺旋状に構成されている。ビアホール導体Ｂは、図２に示すように、絶縁体層１１２をｚ軸方向に貫通するように設けられている。複数のビアホール導体Ｂは、ｚ軸方向から平面視したときに、ｚ軸方向に隣接するビアホール導体Ｂと一部分において重なることにより、互いに接続されている。以下に、ビアホール導体Ｂについてより詳細に説明する。

ビアホール導体Ｂは、図２に示すように、ｚ軸方向から平面視したときに、隣接するビアホール導体Ｂに対してｘ軸方向又はｚ軸方向に所定の距離Ｄだけずれて位置している。例えば、ビアホール導体Ｂａは、図２に示すように、ｚ軸方向から平面視したときに、隣接するビアホール導体Ｂｂに対してｘ軸方向の負方向に所定の距離Ｄだけずれて位置している。また、ビアホール導体Ｂｅは、図２に示すように、ｚ軸方向から平面視したときに、隣接するビアホール導体Ｂｆに対してｙ軸方向の正方向に所定の距離Ｄだけずれて位置している。

ここで、前記距離Ｄは、ビアホール導体Ｂの直径よりも小さい必要がある。距離Ｄがビアホール導体Ｂの直径よりも大きい場合には、隣接するビアホール導体同士が重なることができないからである。そして、ビアホール導体Ｂは、ｘ軸方向の正方向に距離Ｄずつずらされた状態で所定数（図１では８個）だけ配置された後に、ｙ軸方向の負方向に距離Ｄずつずらされた状態で所定数だけ配置される。更に、ビアホール導体Ｂは、ｘ軸方向の負方向に距離Ｄずつずらされた状態で所定数だけ配置された後に、ｙ軸方向の正方向に距離Ｄずつずらされた状態で所定数だけ配置される。これにより、コイルＬの１ターン分が構成される。このような構造が繰り返し配置されることにより、図１に示すように、複数ターンのコイルＬが構成されている。

また、ｚ軸方向の最も正方向側に位置するビアホール導体Ｂ（図１では、ビアホール導体Ｂａ）は、外部電極１４ａに接続されている。ｚ軸方向の最も負方向側に位置するビアホール導体Ｂは、外部電極１４ｂに接続されている。

（効果）
以上のように構成された電子部品１０によれば、以下に説明するように、デラミネーションや積層ずれの発生を抑制しつつ、直流抵抗値を抑制することができる。より詳細には、電子部品１０では、ビアホール導体Ｂは、絶縁体層１１２にビアホールが形成され、該ビアホールに導電性材料が埋め込まれることにより作製される。故に、電子部品１０において、絶縁体層１１２上からビアホール導体Ｂが突出する量は、特許文献１の積層インダクタにおいて絶縁体層上からコイル用導体が突出する量よりも小さくなる。その結果、電子部品１０の積層体１１２における、ビアホール導体Ｂが形成されている部分における厚みとビアホール導体Ｂが形成されていない部分における厚みとの差は、特許文献１の積層インダクタの積層体における、コイル用導体が形成されている部分における厚みとコイル用導体が形成されていない部分における厚みとの差よりも小さくなる。よって、電子部品１０では、前記積層インダクタに比べて、デラミネーションや積層ずれが発生しにくい。

更に、電子部品１０では、前記のように、デラミネーションや積層ずれが発生しにくいので、コイルＬを構成するビアホール導体Ｂの直径を任意に設定することができる。よって、電子部品１０では、ビアホール導体Ｂの直径を大きくして、コイルＬの直流抵抗値を抑制することができる。以上のように、電子部品１０は、デラミネーションや積層ずれを抑制しつつ、コイルＬの直流抵抗値を抑制できる。

また、電子部品１０では、以下に説明するように、絶縁体層１１２の厚みを薄くしても、コイルＬにおいてショートが発生しにくい。より詳細には、特許文献１に記載の積層インダクタでは、コイル用導体は、３／４ターンの長さを有している。そのため、積層方向に隣り合うコイル用導体同士は、絶縁体層を挟んで対向している。この場合、積層インダクタの小型化を図るために絶縁体層の厚みを薄くすると、絶縁体層にピンホールが発生して、コイル用導体同士が接続されてしまうおそれがある。すなわち、コイルにショートが発生してしまう。

一方、電子部品１０では、図１及び図２に示すように、ｚ軸方向から平面視したときに、同じ位置に重なるビアホール導体Ｂ同士の間には、複数の絶縁体層１１２が存在している。故に、絶縁体層１１２が薄く作製されることによりピンホールが発生し易くなったとしても、他の絶縁体層１１２においても同じ位置にピンホールが発生しない限り、ビアホール導体Ｂ同士が接続されることはない。このように、同じ位置に複数のピンホールが連なって形成される可能性は殆どない。更に、仮に、同じ位置に複数のピンホールが連なって形成されていたとしても、ビアホール導体Ｂ間には、複数の絶縁体層１１２が存在するので、ビアホール導体Ｂ同士が接続されてしまうことは殆どない。よって、電子部品１０では、絶縁体層１１２の厚みを薄くしても、コイルＬにおいてショートが発生しにくい。

また、電子部品１０では、ビアホール導体Ｂ同士が重なっている面積を調整することにより、コイルＬの直流抵抗値を調整することができる。具体的には、ビアホール導体Ｂの重なりを小さくすることにより、コイルＬの直流抵抗値を大きくすることができ、ビアホール導体Ｂの重なりを大きくすることにより、コイルＬの直流抵抗値を小さくすることができる。

（シミュレーション結果）
本願発明者は、電子部品１０が奏する作用効果をより明確なものとするために、以下に説明するコンピュータシミュレーションを行った。本願発明者は、図１に示す本実施形態に係る電子部品１０のモデル（第１のモデルと称す）及び図３に示す比較例に係る電子部品３１０のモデル（第２のモデルと称す）を作製し、これらのインダクタンス値及び直流抵抗値を計算した。

まず、比較例に係る電子部品３１０の構成について簡単に説明する。電子部品３１０は、特許文献１に記載の積層インダクタと同じ基本構成を有している。電子部品１０と電子部品３１０との相違点は、コイルＬ，Ｌ'の構成である。より詳細には、電子部品３１０では、図３に示すように、３／４ターンの長さを有する複数のコイル電極３１２がビアホール導体Ｂ'により接続されている。これにより、螺旋状のコイルＬ'が構成されている。

次に、シミュレーション条件について説明する。本シミュレーションでは、第１のモデルのインダクタンス値と第２のモデルのインダクタンス値とが略等しくなるように、第１のモデルの条件及び第２のモデルの条件を定めた。第１のモデルの条件は以下の通りである。
絶縁体層１１２の厚み：５μｍ
ビアホール導体Ｂのｚ軸方向の長さ：１０μｍ（すなわち、絶縁体層１１２の表面より５μｍはみ出している。）
ビアホール導体Ｂの半径：６０μｍ
距離Ｄ：８０μｍ

第２のモデルの条件は以下の通りである。
コイル電極３１２の線幅：４５μｍ
コイル電極３１２のｚ軸方向の厚み：１２μｍ
絶縁体層の厚み：５０μｍ
ビアホール導体Ｂ'の半径：３０μｍ

表１は、本シミュレーションの結果を示した表である。

表１によれば、第１のモデル及び第２のモデル共に、略等しいインダクタンス値を得ることができている。そして、第１のモデルの直流抵抗値は、第２のモデルの直流抵抗値よりも、１０％程度小さくなっていることがわかる。以上より、コイルＬをビアホール導体Ｂにより構成した電子部品１０の方が、コイルＬをコイル電極３１２で構成した電子部品３１０よりも直流抵抗値が低くなることが分かった。

なお、電子部品３１０では、インダクタンス値の調整幅は、１２ｎＨ間隔でしか調整できなかった。一方、電子部品１０では、距離Ｄを変化させることにより、インダクタンス値を連続的に変化させることができる。

（電子部品の製造方法）
以下に、電子部品１０の製造方法について図１及び図２を参照しながら、説明する。

まず、酸化第二鉄（Ｆｅ₂Ｏ₃）、酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）、及び、酸化銅（ＣｕＯ）を所定の比率で秤量し、それぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を７５０℃で１時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、強磁性のフェライトセラミック粉末を得る。

このフェライトセラミック粉末に対して、結合剤（酢酸ビニル、水溶性アクリル等）と可塑剤、湿潤材、分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、シート状に形成して乾燥させ、セラミックグリーンシート２１２を作製する。

次に、複数のセラミックグリーンシート２１２のそれぞれに、所定の間隔でマトリクス状に並ぶ複数のビアホール導体Ｂを形成する。具体的には、図２に示すように、複数のビアホール導体Ｂは、絶縁体層１１２のｘ軸方向に延在する辺Ｌ１と等しい間隔でｘ軸方向に並んでいると共に、絶縁体層１１２のｙ軸方向に延在する辺Ｌ２と等しい間隔でｙ軸方向に並んでいる。ビアホール導体Ｂの形成時には、セラミックグリーンシート２１２に対して、レーザビームを照射する。次に、形成したビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填して、ビアホール導体Ｂを形成する。

次に、複数のビアホール導体Ｂが、ｚ軸方向（セラミックグリーンシート２１２の法線方向）から平面視したときに、ｚ軸方向に隣接するビアホール導体Ｂと一部分において重なることにより接続されて、螺旋状のコイルＬを構成するように、複数のセラミックグリーンシート２１２を積層してマザー積層体を得る。より詳細には、ｚ軸方向に隣り合うビアホール導体Ｂが距離Ｄだけずれるように、セラミックグリーンシート２１２をずらして積層する。例えば、図２に示すように、ビアホール導体Ｂａが、ビアホール導体Ｂｂに対して距離Ｄだけｘ軸方向の負方向側にずれるように、セラミックグリーンシート２１２ａを、セラミックグリーンシート２１２ｂに対してずらして積層する。同様に、ビアホール導体Ｂｅが、ビアホール導体Ｂｆに対して距離Ｄだけｙ軸方向の正方向側にずれるように、セラミックグリーンシート２１２ｅを、セラミックグリーンシート２１２ｆに対してずらして積層する。

次に、セラミックグリーンシート２１２を積層して得られた未焼成のマザー積層体を、図２の点線の位置でダイサー等により０．５ｍｍ×０．５ｍｍの大きさにカットして、未焼成の積層体１２を得る。

次に、未焼成の積層体１２には、脱バインダー処理及び焼成がなされる。脱バインダー処理は、例えば、低酸素雰囲気中において５００℃で２時間の条件で行う。焼成は、例えば、１０００℃で２時間の条件で行う。

以上の工程により、焼成された積層体１２が得られる。積層体１２には、バレル加工を施して、面取りを行う。その後、積層体１２の表面には、例えば、浸漬法等の方法により主成分が銀である電極ペーストを塗布及び焼き付けすることにより、外部電極１４ａ，１４ｂとなるべき銀電極を形成する。銀電極の乾燥は、１２０℃で１０分間行われ、銀電極の焼き付けは、８９０℃で６０分間行われる。

次に、銀電極の表面に、Ｎｉめっき／Ｓｎめっきを施すことにより、外部電極１４ａ，１４ｂを形成する。以上の工程を経て、図１に示すような電子部品１０が完成する。

以上のような電子部品１０の製造方法によれば、ビアホール導体Ｂが形成されたセラミックグリーンシート２１２を１種類だけ作製することで、電子部品１０を製造することが可能となる。より詳細には、特許文献１に記載の積層インダクタでは、複数種類のコイル用導体が必要となる。そのため、積層インダクタでは、異なる形状のコイル用導体が形成された複数種類（例えば、５種類）のセラミックグリーンシートを作製する必要があった。そのため、該積層インダクタは、コイル用導体を作製するためのスクリーン版が複数種類必要になる等、積層インダクタの製造コストが高騰するという問題を有していた。

一方、電子部品１０では、マトリクス状に配置されたビアホール導体Ｂが形成されたセラミックグリーンシート２１２を１種類作製すれば、該セラミックグリーンシート２１２をずらして配置することにより、電子部品１０を作成することができる。故に、電子部品１０は、積層インダクタに比べて安価に作製可能である。

（その他の実施形態）
本発明の実施形態に係る電子部品は、前記電子部品１０に限らず、その要旨の範囲内において変更可能である。例えば、電子部品１０では、全てのビアホール導体Ｂがずらされて配置されているが、全てのビアホール導体Ｂが必ずしもずらされて配置される必要はない。例えば、ビアホール導体Ｂの一部は、互いに隣接するもの同士で、ｚ軸方向から平面視したときに一致して重なっていてもよい。

また、電子部品１０では、外部電極１４ａと外部電極１４ｂとの間は、全てビアホール導体Ｂにより接続されているが、必ずしも全てビアホール導体Ｂで接続されている必要はない。電子部品１０では、少なくとも螺旋状のコイルＬの部分がビアホール導体Ｂで構成されていればよい。よって、螺旋状のコイルＬの両端と外部電極１４ａ，１４ｂとを接続する引出し部分は、例えば、絶縁体層１１２上に設けられた導電体層（引出し電極）であってもよい。ただし、この場合は、複数種類のセラミックグリーンシート２１２を作製する必要がある。

本発明の一実施形態に係る電子部品の透視図である。 図１の電子部品の製造過程における分解斜視図である。 比較例に係る電子部品の透視図である。

符号の説明

Ｂａ〜Ｂｇ ビアホール導体
Ｌ コイル
１０ 電子部品
１２ 積層体
１４ａ，１４ｂ 外部電極
１１２ａ〜１１２ｇ 絶縁体層
２１２ａ〜２１２ｇ セラミックグリーンシート

Claims (2)

1. 複数の絶縁体層が積層されて構成されている積層体と、
   前記複数の絶縁体層の内の所定の前記絶縁体層を貫通するように設けられている複数のビアホール導体と、
   を備え、
   前記複数のビアホール導体は、積層方向から平面視したときに、隣接する前記ビアホール導体と一部分において重なることにより接続されて、螺旋状のコイルを構成していること、
   を特徴とする電子部品。
2. 複数の絶縁体層の内の所定の絶縁体層のそれぞれに、所定の間隔でマトリクス状に並ぶ複数のビアホール導体を形成する工程と、
   前記複数のビアホール導体が、前記絶縁体層の法線方向から平面視したときに、隣接する前記ビアホール導体と一部分において重なることにより接続されて、螺旋状のコイルを構成するように、前記複数の絶縁体層を積層してマザー積層体を得る工程と、
   前記マザー積層体を複数の積層体にカットする工程と、
   を備えること、
   を特徴とする電子部品の製造方法。

Images