JP3261880B2 - チップ型電子部品の製造方法 - Google Patents

チップ型電子部品の製造方法

Info

Publication number
JP3261880B2
JP3261880B2 JP19829394A JP19829394A JP3261880B2 JP 3261880 B2 JP3261880 B2 JP 3261880B2 JP 19829394 A JP19829394 A JP 19829394A JP 19829394 A JP19829394 A JP 19829394A JP 3261880 B2 JP3261880 B2 JP 3261880B2
Authority
JP
Japan
Prior art keywords
layer
electrode
solder
chip
type electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19829394A
Other languages
English (en)
Other versions
JPH0864460A (ja
Inventor
涼 木村
剛司 檜森
正人 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP19829394A priority Critical patent/JP3261880B2/ja
Publication of JPH0864460A publication Critical patent/JPH0864460A/ja
Application granted granted Critical
Publication of JP3261880B2 publication Critical patent/JP3261880B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は各種電子機器に利用され
る各種チップ型電子部品の製造方法に関するものであ
る。
【0002】
【従来の技術】近年、携帯電話、ムービー、ノートパソ
コンなどに代表されるように、小型電子機器の需要は高
まる一方であり、今後これらの電子機器の小型化、高性
能化はこれに用いられるチップ型電子部品の小型化、高
性能化に依存していると言って過言でない。
【0003】これらのチップ型電子部品は、電子部品素
子は内部に構成され、引き出し部から端子電極へ接続す
る構造がとられる。この構造は小型化を実現するために
は最も効率的であり、この構造は特にセラミック電子部
品において一般的である。
【0004】このセラミック材料を基材に用いた各種チ
ップ型電子部品、例えば、チップ抵抗器、チップコンデ
ンサ、チップコイルなどの単体部品、あるいは水晶振動
子、SAWフィルタ、LCフィルタ、RCネットワーク
などの複合部品の端子電極を形成するために、セラミッ
ク基材の所定の端部にガラスフリット、金属粉末、有機
ビヒクルを混練してなる貴金属ペースト(通常、銀、銀
−パラジウムなどのペーストが用いられる)を数10μ
mの厚みに印刷塗布した後、400〜900℃の温度条
件にて焼成し、抵抗、キャパシタンス、インダクタンス
などの各機能素子部と接続形成することが通常行われて
いる。
【0005】そして、この電極層のままでは実装時にハ
ンダ食われが発生するために、ハンダ耐熱性に優れたニ
ッケル層を上記電極層のうえに被覆するとともに、さら
にハンダ濡れ性を高めるために、ハンダ合金層あるいは
スズ層を形成することが行われている。このニッケル
層、ハンダ層、スズ層を形成する方法として一般的には
電気メッキ法がとられている。
【0006】上記従来例の代表的な例として角チップ抵
抗器の構造の一例を図4、図5に示す。図4は斜視図、
図5は断面図である。
【0007】従来の角チップ抵抗器は、96%アルミナ
基板10の上に形成された一対の銀系厚膜電極による一
対の上面電極層11と、前記上面電極層11と接続する
ように形成された酸化ルテニウム系厚膜抵抗体による抵
抗層12と、この抵抗層12を完全に覆うガラスによる
保護層14と、上面電極層11の一部と重なる銀系厚膜
の側面(下地)電極層13とからなっている。
【0008】なお、露出電極面にはハンダ付け性を確保
するためにNiメッキ層15とハンダメッキ層16を形
成している。
【0009】上記従来例は角チップ抵抗器の端子電極の
形成方法について説明してきたが、積層セラミックコン
デンサの場合にはパラジウムを主体とする内部電極層が
あり、側面に導出された両端部に接続が必要となるだけ
であり、ほぼ同じような考え方で端子電極が形成され
る。さらにはチップコイルの場合にも内部電極構造はス
パイラル構造を有しながらも、端子電極構造は積層セラ
ミックコンデンサと同じような構造をとる。
【0010】上記従来方法の欠点を改善するための方法
として、導電性金属粉末に熱硬化型樹脂ポリマーにて混
練したペーストを印刷塗布した後硬化させて形成した電
極の上にハンダ層を形成する端子電極の構造などが提案
されている(特公平5−63927号公報参照)。
【0011】さらには、焼き付け電極の上に熱硬化型樹
脂電極を構成した後、ハンダメッキにてハンダ層を形成
する方法などが考えられている(特公昭58−4616
1号公報参照)。
【0012】
【発明が解決しようとする課題】しかしながら、上記の
ような構造や製造方法ではいくつかの課題を有してい
る。それぞれの課題について代表的なチップ型電子部品
を例に挙げながら詳述する。
【0013】角チップ抵抗器の端子電極は銀系厚膜ペー
ストを、約600℃前後の温度で焼成して形成する。こ
の時、すでに抵抗体の酸化ルテニウムは800〜900
℃の温度で焼成された後に、抵抗値のばらつきを修正す
るためのレーザーによるトリミング工程を完了してお
り、この前記端子電極の熱処理工程中で抵抗値ドリフト
をしてしまう。この抵抗値ドリフトは近年市場が大きく
なってきている精密級(±1%品、±0.5%品)の角
チップ抵抗器の製造歩留まりを大きく悪化させている。
【0014】この課題を解決するためには低温で処理で
きる製造方法を採用すればよい。この端子電極の形成を
低温にて行う方法として、薄膜法が一般的であり、その
なかでも蒸着法、スパッタ法などが考えられてきた。し
かしながら、薄膜法は生産性が乏しいことと、設備コス
トがかかるために、角チップ抵抗器などの単価の低いチ
ップ型電子部品では製造コストが高くつくという課題を
有していた。
【0015】また、従来工法を積層セラミックコンデン
サの端子電極として用いた場合、チタン酸バリウムなど
を主原料とする誘電体セラミック材料と内部電極として
パラジウム電極との積層構造を形成しており、基本物性
として抗折強度は角チップ抵抗器に用いられるアルミナ
基板などに比較してあまり高くない。さらにその上に、
端子電極として焼き付け電極を形成するとき、焼き付け
電極の密着性を高くするために通常金属粉末とガラスフ
リットの混合物となっている。
【0016】上記コンデンサ素子の焼き付け工程時に、
ガラスフリットが焼き付け温度にて溶融しセラミック誘
電体中に拡散をすることによって密着力を得ている。こ
の誘電体とガラスフリットの拡散層は、更に抗折強度の
弱い結晶構造になり、コンデンサ素子のたわみ強度を低
下させる。
【0017】通常、チップ型電子部品はプリント配線基
板の上に実装配置されてハンダ付け固着される。このと
き、端子電極としてたわみ強度は端子電極の密着力、セ
ラミック素体の抗折強度によって大きく左右されるので
電子部品素子の抗折強度、たわみ強度を高くすることが
必要である。
【0018】チップ型電子部品における下地電極のつぎ
の工程として、一般的に行われているニッケル層、ハン
ダ層あるいはスズ層を形成する方法としてメッキ法がと
られている。このメッキ法には電気メッキ法と無電解メ
ッキ法がある。
【0019】無電解メッキ法は電極の上だけに選択的に
メッキ層を形成することが困難であり、レジスト塗布な
どの工程を得なければならないので、コスト、メッキ膜
の密着性の安定性の観点から、あまり大規模な量産ライ
ンでは採用されていない。一方、電気メッキ法は端子電
極の上だけに選択的にメッキできること、量産性に優
れ、性能の安定性が高いことから、角チップ抵抗器、積
層セラミックコンデンサなど主要なチップ型電子部品の
ニッケル層、ハンダ/スズ層の形成に広く用いられてい
る。
【0020】この電気メッキ時における課題はメッキ液
のpHである。特にハンダメッキを行うときのpHは2
以下となり、かなりの強酸下に電子部品素子がさらされ
ることになる。このためメッキ液の悪影響が一方では課
題としてあげられる。
【0021】この課題について積層セラミックコンデン
サを例にして述べる。コンデンサ素子を電気メッキする
ときに、メッキ液がセラミック素体の焼成中に発生する
隙間、空孔などから浸入し、内部電極と反応して電極を
腐食させたり、あるいはセラミック素体内部に残留し、
連続通電状態で電気化学的変化が発生して、故障の原因
に上げられることが多々ある。
【0022】さらに他の課題として、角チップ抵抗器な
どの場合には抵抗層形成用に用いられる酸化ルテニウム
などはこの耐メッキ性に弱く、そのための保護膜が必要
である。この強酸環境に耐えられる保護膜にはかなり制
約があり、コスト的にも課題を有していた。
【0023】本発明は以上のような従来の欠点を除去
し、信頼性に富み、安価で量産性に富んだチップ型電子
部品を供給することを目的とするものである。
【0024】
【課題を解決するための手段】上記課題を解決するため
に本発明のチップ型電子部品の製造方法は、電子部品素
子の両端に、導電性金属粉末の粒径が1〜20μmの
銅、ニッケル、鉛、銀−パラジウム合金のうち少なくと
も1種を含む電極材料に結合材として硬化性樹脂とから
なる電極ペーストを塗布硬化させて下地電極層を形成し
た後、この上に金属スズ粉と有機酸鉛よりなるペースト
を塗布した後に183℃以上の温度にて錯体反応により
生成されたハンダ層を3μm以上の厚みに形成して端子
電極を形成する構成としたものである。
【0025】
【作用】本発明は以上の構成とすることにより、セラミ
ック素体と接合する下地電極層をハンダ食われの少ない
導電性金属粉末と硬化型樹脂材料とから構成すること
と、その上に錯体反応から形成されたハンダ層を被覆す
ることにより、下地電極層とハンダ形成膜との接合面積
が増大するために密着性が得られる。
【0026】さらには、このハンダ層の形成はイオン化
傾向の反応を利用するために不必要な場所にハンダが析
出することもなく、電極の表面だけを被覆するという特
性を有している。その結果、端子強度とハンダ濡れ性に
優れた端子電極を有したチップ型電子部品が得られると
ともに、安価で量産性に優れた製造方法を提供すること
が可能となる。
【0027】
【実施例】
(実施例1)以下、本発明の一実施例について図1、図
2を用いて説明する。
【0028】図1は本発明の一実施例を示すチップ型電
子部品の斜視図であり、図2は断面図である。
【0029】図1、図2において本発明によるチップ型
電子部品の一例として角チップ抵抗器を例として説明す
る。この角チップ抵抗器は96%アルミナ基板1と、前
記96%アルミナ基板1上の銀系厚膜の一対の上面電極
層2と、前記上面電極層2の一部に重なるルテニウム系
厚膜の抵抗層4と、前記抵抗層4を完全に覆う樹脂によ
る保護層5と、前記上面電極層2を完全に覆う厚さ10
〜50μmの導電性樹脂材料から構成した下地電極層3
と、前記下地電極層3の露出部分に形成された有機酸鉛
とスズ粉の錯体反応から析出させたハンダ層6より構成
される。
【0030】次に、図1に示した本発明の実施例の製造
方法について説明する。まず、耐熱性および絶縁性に優
れた96%アルミナ基板1を受け入れる。このアルミナ
基板1には短冊状および個片状に分割するために、分割
のためのブレーク溝(グリーンシート時に金型成形)が
形成されている。
【0031】次に前記96%アルミナ基板1の表面に厚
膜銀系ペーストをスクリーン印刷し、ベルト式トンネル
炉によって850℃の温度ピーク時間10分、IN−O
UT60分の焼成プロファイルにて焼成し上面電極層2
を形成する。
【0032】次に上面電極層2の一部に重なるように酸
化ルテニウムを主成分とする厚膜抵抗体ペーストをスク
リーン印刷し、ベルト炉によって850℃の温度でピー
ク時間10分、IN−OUT60分の焼成プロファイル
にて焼成し抵抗層4を形成する。
【0033】次に抵抗値を調整するために抵抗層4の一
部をYAGレーザーによって切断溝を入れることによっ
てトリミングし、抵抗値修正を行った。続いて抵抗層4
を覆うようにエポキシ系樹脂をスクリーン印刷し、20
0℃の温度条件の硬化炉にて硬化し、保護層5を形成し
た。
【0034】次に下地電極層3を形成するための準備工
程として、アルミナ基板1を個片に分割し、端子電極を
形成する箇所を露出させる。前記個片状アルミナ基板1
を保持治具を用いて下地電極層3を形成するために、導
電性金属粉末として、銅、ニッケル、鉛、銀−パラジウ
ム合金のそれぞれに容量比で85〜90%の金属含有量
になるように、所定量のフェノール樹脂を混合したペー
ストを塗布した後、150℃−30分の硬化条件にて硬
化させる。この時の下地電極層3の厚みは5,10,1
5,25,50,100μmとして作成した。
【0035】そして、下地電極層3上にハンダ層6を形
成するために有機酸鉛とスズ粉との混合物からなるハン
ダ形成用ペーストを上記導電性金属粉末とフェノール樹
脂との混合物からなる下地電極層3の表面に上記ペース
トを塗布した後、温度200℃にて5分間ハンダ析出の
ための錯体反応を行う。この時、下地電極に含まれる金
属粉の表面が触媒作用をし、それによって被着金属の表
面において分解反応が生じ、遊離した金属中のスズが被
着金属の金属中に溶解する。さらに未分解の有機酸鉛が
被着金属の表面に移行して分解を重ねて金属を遊離し、
銅−スズ合金の表面にハンダ組成を析出形成し、反応が
進むにつれて、ついには被着金属間をハンダ合金で被覆
し、被着金属を接合する。また、被着金属から離れた場
所においても錯体の分解反応が進行して、遊離した金属
もまた被着金属の表面に移行して接合に寄与する。さら
に有機酸鉛の分解にて生成されたロジン誘電体はフラッ
クスとして作用し、被着金属表面を還元して接合を促進
する。
【0036】上記錯体反応のハンダ層6の厚みは反応温
度、反応時間、前記ハンダ形成用ペーストの供給量によ
って制御することができる。本実施例ではこのハンダ層
6の厚みを1〜2,3,5,10,30μmに制御して
ハンダ層6を形成した。
【0037】以上の方法にて作成された角チップ抵抗器
は抵抗層4を焼成してからの温度履歴は200℃以下な
ので抵抗値はドリフトしなかった。しかしながら、従来
工法の焼き付け法では500℃以上の熱履歴が加わるの
でトリミング後の抵抗値が±数%の範囲で変動する。
【0038】比較例として共晶ハンダを240℃にて溶
融したハンダ槽に上記下地電極層3を形成した角チップ
抵抗器をハンダディップしてハンダ層を形成してみたが
十分にハンダ被覆を行うことはできなかった。また、共
晶組成を有するハンダペーストを塗布して、ハンダリフ
ロー処理をしてハンダ層6を形成してみたが本発明のよ
うなハンダコートの被覆性は得られなかった。
【0039】本発明において、下地電極層3の厚み依存
性は5μmでは薄いためにアルミナ基板1との密着強度
が十分ではなかった。さらに、後でつけるべきハンダ層
6の被覆性が下地電極層3の厚みに依存しており、完全
に被覆するためには10μm以上必要であることが分か
った。
【0040】さらに錯体反応にて析出させたハンダ層6
の被膜は、厚み1〜2μmでは完全に下地電極層3を被
覆することが困難であり、完全に下地電極層3を被覆す
るためには3μm以上必要であることが分かった。
【0041】以上のような方法にて形成されたハンダ層
6はハンダ濡れ性に優れるとともに、ハンダ層6の被覆
性にも優れる。さらにこの反応は、金属のイオン化傾向
を利用して析出させる工法であるので、原理的にイオン
化傾向を有した金属の上にのみ析出するので、ガラス層
あるいはアルミナ基板の上などにはいっさい析出するこ
とはないので無電解メッキなどのようにレジスト処理す
ることもなく、所定の部分のみにハンダ被覆することが
できるので、量産性に優れるとともに被覆性が優れると
いう特徴をも有している。
【0042】(実施例2)以下に本発明の第2の実施例
として、積層セラミックコンデンサの構造およびその製
造方法について図3を用いて説明する。
【0043】図3において、チタン酸バリウムを主体と
する誘電体材料をグリーンシート法により数μm〜数1
0μmの膜厚に成形されたグリーンシート21の表面に
パラジウムを主体とする電極ペーストをスクリーン印刷
法にて印刷して内部電極22を形成した誘電体シート2
3を内部電極22が両端部24,25から導出するよう
に複数枚積層し、コンデンサ素子寸法の個片に切断し、
1000〜1400℃の焼成温度で焼成して形成したコ
ンデンサ素子26の両端部24,25に導出されている
内部電極22に対し、下地電極層28、およびハンダ層
27よりなる外部電極と電気的に接続形成して構成され
ている。
【0044】印刷されたグリーンシートを積層した後、
個片に切断して焼成したものがコンデンサ素子26であ
る。そのコンデンサ素子26の両端部24,25に導出
されている内部電極22に対して、下地電極層28を電
気的に接続する。
【0045】具体的には焼成されたコンデンサ素子26
の下地電極を形成する箇所をバレル研磨などの方法で内
部電極22の両端部24,25に露出させる。前記個片
状積層のコンデンサ素子26を保持治具を用いて下地電
極層28を塗布して形成する。この時の下地電極形成用
ペーストとして、本実施例では金、銀、銅、そしてスズ
の薄膜金属膜をメッキにて被覆した粒径1〜20μmの
ニッケル粉末に硬化型樹脂を混練した導電性樹脂ペース
トを用いた。それぞれの樹脂ペーストを塗布した後、1
50℃−30分の硬化条件にてフェノール樹脂を硬化さ
せた。この時の下地電極層28の厚みは5,10,1
5,25μmとして作成した。
【0046】そして、ハンダ層27を形成するために有
機酸鉛とスズ粉との混合物からなるハンダ形成用ペース
ト(スーパーソルダーペースト)を、導電性金属粉末と
熱硬化型樹脂との混合物からなる下地電極層28の表面
に、上記ペーストを塗布した後ハンダ層27の厚みを1
〜2,3,5,10μmに制御して、ハンダ層27を形
成した。厚みの制御は実施例1にて述べた原理によって
なされており、端子電極としての性能も金属粉末の中心
部分にニッケル粉を用いていることによって、ハンダ耐
熱性が向上するとともに、ハンダ層27の被覆性が金属
粉末の表面を金、銀、銅、あるいはスズ層にて被覆する
ことによってハンダとの濡れ性が向上しており実施例1
と同様な効果が得られた。
【0047】本実施例において、下地電極層28の厚み
は5μmでは薄いために、コンデンサ素子26との密着
強度が十分ではなかった。さらに、後でつけるべきハン
ダ層27の被覆性が下地電極層28の厚みに依存してお
り、完全に被覆するためには10μm以上必要であっ
た。
【0048】さらに錯体反応にて析出させたハンダ層2
7の被膜は、厚み1〜2μmでは、下地電極層28を完
全に被覆することが困難であり、完全に下地電極層28
を被覆するためには3μm以上必要であることが分かっ
た。
【0049】(実施例3)次に絶縁処理された35μm
φの銅線を直径1mmφのフェライトボビンに所望のター
ン数まで巻き回された後、エポキシ樹脂にて射出成形さ
れたチップコイルの一対の端面に前記銅線の端部が露出
した構造を基本として、次に下地電極を形成するための
準備工程として、上記成形体の端子電極を形成する箇所
を露出させる。露出された端子電極の形成を実施例1,
2と同じ方法にて下地電極、ハンダ層の順にて形成し
た。
【0050】上記のような銅線を切断加工して端子とす
るような構造を両端部に有したチップ型電子部品の構造
においても、本発明の端子電極構造および製造方法にて
端子電極が形成できることが確認できた。
【0051】(実施例4)次に複数の端子構造を持つ水
晶振動子の端子電極の製造方法について説明する。
【0052】水晶振動子の小型化は携帯電話用の部品需
要の強い要請によって、小型化の要求は益々大きくなっ
てきている。本実施例では下地電極として厚み0.3〜
0.5,1,2,5,10μmの銅電極を蒸着法によっ
て形成した後、銅電極の上に実施例1と同じ方法にて、
ハンダ層を形成した。下地電極の厚みが0.3〜0.5
μmでは密着強度が低く、ハンダ層が不安定になり、1
0μmでは銅電極のひずみ応力によってハンダ層を形成
してから端子電極が剥離することが明らかとなった。
【0053】以上のことから、銅電極の厚みは1〜5μ
mの範囲にて形成された下地電極厚みに、ハンダ層を3
μm以上の厚みに形成するのが最適であることが分かっ
た。以上のような方法によって形成された端子電極はハ
ンダ濡れ性、各種長期信頼性に優れた端子電極を備えた
チップ型電子部品およびその製造方法を実現できた。
【0054】
【発明の効果】以上の説明から明らかなように、本発明
によれば下地電極をハンダ食われの少ない導電性金属粉
末と熱硬化型樹脂材料とから構成することとその上に錯
体反応から形成されたハンダ層を被覆することにより、
端子強度とハンダ濡れ性に優れた端子電極が得られる。
【0055】またこの方法であれば、ハンダ層をほぼメ
ッキ法と同じようにハンダ被膜の形成が可能であり、密
着力、膜厚の管理が十分行われるとともに、ハンダメッ
キの際に問題となる強酸環境にさらされることがなくな
り、メッキ液の素体、機能素体材料へのエッチング作
用、あるいは電子部品素子へのメッキ液の残留などがな
くなり、チップ型電子部品の品質が飛躍的に改善される
とともに、耐メッキ性の材料を必要としなくなるため
に、低コスト化も可能とする。
【0056】さらには、それぞれの実施例の中で述べて
きたようにこの方法は各種チップ型電子部品の端子構造
を共通の構造、そして製造ラインにて構成することがで
きるために設備費、材料の共通化が可能となるなどの特
徴を有するものである。
【図面の簡単な説明】
【図1】本発明の一実施例のチップ型電子部品の一例と
しての角チップ抵抗器の構造を示す斜視図
【図2】同断面図
【図3】本発明の他の実施例の積層コンデンサの構造を
示す断面図
【図4】従来の角チップ抵抗器の構造を示す斜視図
【図5】同断面図
【符号の説明】
1 96%アルミナ基板 2 上面電極層 3 下地電極層 4 抵抗層 5 樹脂保護層 6 ハンダ層 21 グリーンシート 22 内部電極 23 誘電体シート 24,25 誘電体シート両端部 26 コンデンサ素子 27 ハンダ層 28 下地電極層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特公 平5−63927(JP,B2) 特公 平5−63928(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H01G 4/12 H01C 1/148 H01C 17/28 H01G 4/252

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 電子部品素子の両端に、導電性金属粉末
    の粒径が1〜20μmの銅、ニッケル、鉛、銀−パラジ
    ウム合金のうち少なくとも1種を含む電極材料に結合材
    として硬化性樹脂とからなる電極ペーストを塗布硬化さ
    せて下地電極層を形成した後、この上に金属スズ粉と有
    機酸鉛よりなるペーストを塗布した後に183℃以上の
    温度にて錯体反応により生成されたハンダ層を3μm以
    上の厚みに形成して端子電極を形成するチップ型電子部
    品の製造方法。
  2. 【請求項2】 下地電極が銅電極にて形成された請求項
    1記載のチップ型電子部品の製造方法。
  3. 【請求項3】 銅電極の形成がスパッタ法、蒸着法、メ
    ッキ法などの薄膜法にて形成されたことを特徴とする請
    求項2記載のチップ部品の製造方法。
  4. 【請求項4】 銅電極の形成が線、箔、粉末焼結などの
    加工にてなされたことを特徴とする請求項2記載のチッ
    プ部品の製造方法。
JP19829394A 1994-08-23 1994-08-23 チップ型電子部品の製造方法 Expired - Fee Related JP3261880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19829394A JP3261880B2 (ja) 1994-08-23 1994-08-23 チップ型電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19829394A JP3261880B2 (ja) 1994-08-23 1994-08-23 チップ型電子部品の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001332229A Division JP2002184604A (ja) 2001-10-30 2001-10-30 チップ型電子部品

Publications (2)

Publication Number Publication Date
JPH0864460A JPH0864460A (ja) 1996-03-08
JP3261880B2 true JP3261880B2 (ja) 2002-03-04

Family

ID=16388725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19829394A Expired - Fee Related JP3261880B2 (ja) 1994-08-23 1994-08-23 チップ型電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP3261880B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305079C (zh) 2000-08-30 2007-03-14 松下电器产业株式会社 电阻器及其制造方法
WO2010026825A1 (ja) * 2008-09-04 2010-03-11 株式会社村田製作所 積層コイル部品およびその製造方法
KR101883039B1 (ko) * 2016-01-08 2018-07-27 삼성전기주식회사 칩 저항 소자

Also Published As

Publication number Publication date
JPH0864460A (ja) 1996-03-08

Similar Documents

Publication Publication Date Title
CN109994317B (zh) 多层电容器及其制造方法
CN1540692B (zh) 镀覆接线端
JP3444826B2 (ja) アレイ型多重チップ素子及びその製造方法
JPS63107087A (ja) 混成集積回路基板
JPH0837127A (ja) 積層セラミックコンデンサおよびその製造方法
JP3261880B2 (ja) チップ型電子部品の製造方法
JP3115713B2 (ja) セラミック電子部品
JP2004200373A (ja) 電子部品および製造方法
JP2002158137A (ja) 積層セラミック電子部品及びその製造方法
CN102176375B (zh) 镀覆接线端
JP2002184604A (ja) チップ型電子部品
JPH08222404A (ja) チップ型電子部品およびその製造方法
JP4715000B2 (ja) チップ型電子部品の製造方法
US20040046636A1 (en) Method of producing ceramic thermistor chips
JP2000269010A (ja) チップ抵抗器の製造方法及びチップ抵抗器
CN112997591A (zh) 陶瓷电子部件
JP6984688B2 (ja) 複合電子部品
JP2839262B2 (ja) チップ抵抗器とその製造方法
JPH06124850A (ja) 積層複合電子部品
JPH10321455A (ja) チップ型電子部品の製造方法
JP2000306763A (ja) 積層セラミックコンデンサとその製造方法
JPH11345734A (ja) 積層セラミックコンデンサ
JPH0661088A (ja) セラミック電子部品
JPH0817673A (ja) マイカコンデンサ
JPH08316013A (ja) チップ型電子部品の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees