JPH06342734A - セラミック電子部品 - Google Patents
セラミック電子部品Info
- Publication number
- JPH06342734A JPH06342734A JP13055393A JP13055393A JPH06342734A JP H06342734 A JPH06342734 A JP H06342734A JP 13055393 A JP13055393 A JP 13055393A JP 13055393 A JP13055393 A JP 13055393A JP H06342734 A JPH06342734 A JP H06342734A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ceramic
- silver
- external electrode
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 半田付け性に優れ、しかも接着強度の良好な
セラミック電子部品の外部電極を得る。 【構成】 セラミック素体上に外部電極を有するセラミ
ック部品の外部電極を銀又は銅を主成分とするガラスを
含有する第１層と、この第１層の上に形成されたパラジ
ウムを主成分としほう素，けい素，タングステン又はそ
れらの酸化物の内の少なくとも１種の物質を含有する第
２層とから構成する。この第２層の主成分は銀又は銅を
主成分とするガラスを含有しない層との二層構造でもよ
く、また、第２層のパラジウムは表面に銀の層を有した
パラジウム粉の焼結体であることが可能である。また、
さらに第２層の上に半田又は錫から成る第３層を形成す
る。
セラミック電子部品の外部電極を得る。 【構成】 セラミック素体上に外部電極を有するセラミ
ック部品の外部電極を銀又は銅を主成分とするガラスを
含有する第１層と、この第１層の上に形成されたパラジ
ウムを主成分としほう素，けい素，タングステン又はそ
れらの酸化物の内の少なくとも１種の物質を含有する第
２層とから構成する。この第２層の主成分は銀又は銅を
主成分とするガラスを含有しない層との二層構造でもよ
く、また、第２層のパラジウムは表面に銀の層を有した
パラジウム粉の焼結体であることが可能である。また、
さらに第２層の上に半田又は錫から成る第３層を形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、積層チップコンデン
サ、積層チップレジスタ、積層チップインダクタ等の各
種セラミック電子部品、特に、その外部電極の構造に関
する。
サ、積層チップレジスタ、積層チップインダクタ等の各
種セラミック電子部品、特に、その外部電極の構造に関
する。
【０００２】
【従来の技術】従来のセラミック電子部品の外部電極
は、一般的に銀をペースト化して塗布・焼き付けするこ
とによって形成されており、半田付け性はよくない。そ
のため近年多用されているチップ型電子部品の場合にお
いては、その焼き付けられた外部電極上にニッケルおよ
び錫めっきを施しているがその際にセラミック素体中に
めっき液が進入し、それが残存することによりセラミッ
ク部品の機能が影響されることがある。
は、一般的に銀をペースト化して塗布・焼き付けするこ
とによって形成されており、半田付け性はよくない。そ
のため近年多用されているチップ型電子部品の場合にお
いては、その焼き付けられた外部電極上にニッケルおよ
び錫めっきを施しているがその際にセラミック素体中に
めっき液が進入し、それが残存することによりセラミッ
ク部品の機能が影響されることがある。
【０００３】この問題に対応するため、接着型導電ペー
ストを外部電極として使用することも提案されている
が、接着型導電ペーストのセラミック素体に対する接着
性は不十分なものであり、内部電極を有する電子部品の
場合にはその内部電極と接着型導電ペーストの電気的接
続性はあまり良くない。
ストを外部電極として使用することも提案されている
が、接着型導電ペーストのセラミック素体に対する接着
性は不十分なものであり、内部電極を有する電子部品の
場合にはその内部電極と接着型導電ペーストの電気的接
続性はあまり良くない。
【０００４】
【発明が解決しようとする課題】本発明は、上記事情に
鑑みてなされたものであり、半田付け性に優れ、しかも
接着強度の良好な外部電極を得ることを課題とする。
鑑みてなされたものであり、半田付け性に優れ、しかも
接着強度の良好な外部電極を得ることを課題とする。
【０００５】
【課題を解決するための手段】上記課題を達成するため
に本願においては、外部電極を内部電極と接続性が良く
内部電極に影響を与えることがない第１の層と、電子部
品を装置に実装する場合に良好な半田付け性を得ること
ができる第２の層から構成した電子部品、すなわち、
「セラミック素体上に外部電極を有するセラミック部品
において、前記外部電極が、銀又は銅を主成分とするガ
ラスを含有する第１層と、この第１層の上に形成された
パラジウムを主成分としほう素，けい素，タングステン
又はそれらの酸化物の内の少なくとも１種の物質を含有
する第２層とから成ることを特徴とするセラミック電子
部品」であることを構成とする発明、この電子部品にお
ける第１層の構造を特定した電子部品、すなわち、「第
１層が、銀又は銅を主成分とするガラスを含有する層
と、この層の上に形成した銀又は銅を主成分とするガラ
スを含有しない層との二層構造であることを特徴とする
セラミック電子部品」であることを構成とする発明、こ
れらの電子部品における第２層の材料を特定した電子部
品、すなわち、「第２層のパラジウムが、表面に銀の層
を有したパラジウム粉の焼結体であることを特徴とする
セラミック部品」、第２層の構造を特定した電子部品、
すなわち、「第２層が連続した空隙の多いポーラスな構
造であるセラミック部品」及び第２層の上に第３層を形
成した電子部品、すなわち、「第２層の上に半田又は錫
から成る第３層を形成したセラミック部品」であること
を構成とする発明を提供する。
に本願においては、外部電極を内部電極と接続性が良く
内部電極に影響を与えることがない第１の層と、電子部
品を装置に実装する場合に良好な半田付け性を得ること
ができる第２の層から構成した電子部品、すなわち、
「セラミック素体上に外部電極を有するセラミック部品
において、前記外部電極が、銀又は銅を主成分とするガ
ラスを含有する第１層と、この第１層の上に形成された
パラジウムを主成分としほう素，けい素，タングステン
又はそれらの酸化物の内の少なくとも１種の物質を含有
する第２層とから成ることを特徴とするセラミック電子
部品」であることを構成とする発明、この電子部品にお
ける第１層の構造を特定した電子部品、すなわち、「第
１層が、銀又は銅を主成分とするガラスを含有する層
と、この層の上に形成した銀又は銅を主成分とするガラ
スを含有しない層との二層構造であることを特徴とする
セラミック電子部品」であることを構成とする発明、こ
れらの電子部品における第２層の材料を特定した電子部
品、すなわち、「第２層のパラジウムが、表面に銀の層
を有したパラジウム粉の焼結体であることを特徴とする
セラミック部品」、第２層の構造を特定した電子部品、
すなわち、「第２層が連続した空隙の多いポーラスな構
造であるセラミック部品」及び第２層の上に第３層を形
成した電子部品、すなわち、「第２層の上に半田又は錫
から成る第３層を形成したセラミック部品」であること
を構成とする発明を提供する。
【０００６】
【作用】上記構成を有する電子部品は以下に記載する作
用を行う。ガラスを配合した第１層によりセラミック素
体との密着性が良好になるとともに、第２層中のほう
素，けい素，タングステン又はそれらの酸化物により主
成分であるバラジウムの酸化が防止されて半田付け性が
良好となる。第１層が銀又は銅を主成分とするガラスを
含有する層と、その層の上に形成された銀または銅を主
成分とするガラスを含有しない層との２層構造とされた
ことにより、第２層との密着性が良好となる。表面に銀
の層を有したパラジウム粉の焼結体である第２層によ
り、半田付け性が良好となる。第２層が、連続した空隙
の多いポーラスな構造であるため半田付け性が良好とな
る。半田又は錫から成る第３層により、半田付け性が良
好となる。
用を行う。ガラスを配合した第１層によりセラミック素
体との密着性が良好になるとともに、第２層中のほう
素，けい素，タングステン又はそれらの酸化物により主
成分であるバラジウムの酸化が防止されて半田付け性が
良好となる。第１層が銀又は銅を主成分とするガラスを
含有する層と、その層の上に形成された銀または銅を主
成分とするガラスを含有しない層との２層構造とされた
ことにより、第２層との密着性が良好となる。表面に銀
の層を有したパラジウム粉の焼結体である第２層によ
り、半田付け性が良好となる。第２層が、連続した空隙
の多いポーラスな構造であるため半田付け性が良好とな
る。半田又は錫から成る第３層により、半田付け性が良
好となる。
【０００７】
【実施例】図面を用いて本願各発明の実施例を説明す
る。 第１実施例 本発明を積層チップインダクタに適用した第１実施例の
断面図を図１に示す。図１（ａ）に概要を示す積層チッ
プインダクタ１は、フェライト等の強磁性材料からなる
セラミック素体２と、銀等からなる内部電極３と、セラ
ミック素体１の対向する２面に形成された外部電極４か
ら構成されている。
る。 第１実施例 本発明を積層チップインダクタに適用した第１実施例の
断面図を図１に示す。図１（ａ）に概要を示す積層チッ
プインダクタ１は、フェライト等の強磁性材料からなる
セラミック素体２と、銀等からなる内部電極３と、セラ
ミック素体１の対向する２面に形成された外部電極４か
ら構成されている。
【０００８】図１（ｂ）に詳細な構造を説明するための
拡大図を示す外部電極４は、セラミック素体２の上に形
成されセラミック素体２との密着性が良好な第１層４ａ
と、第１層４ａ上に形成され半田付け性が良好な第２層
４ｂとから構成されている。
拡大図を示す外部電極４は、セラミック素体２の上に形
成されセラミック素体２との密着性が良好な第１層４ａ
と、第１層４ａ上に形成され半田付け性が良好な第２層
４ｂとから構成されている。
【０００９】第１層４ａは、例えば銀粉末とガラスを主
成分とする導電ペーストからなり、セラミック素体２上
に塗布した後、ガラスの軟化点以上の温度で焼付けを行
うことにより形成される。また、第２層４ｂは、例えば
パラジウム粉とほう素を主成分とする導電ペーストから
なり、第１層４ａ上に塗布・焼付けを行うことにより形
成される。
成分とする導電ペーストからなり、セラミック素体２上
に塗布した後、ガラスの軟化点以上の温度で焼付けを行
うことにより形成される。また、第２層４ｂは、例えば
パラジウム粉とほう素を主成分とする導電ペーストから
なり、第１層４ａ上に塗布・焼付けを行うことにより形
成される。
【００１０】次に、外部電極４の形成方法についてさら
に具体的に説明する。 Ｃｕ−Ｚｎ−Ｃｏ系のフェライト材料であるセラミッ
ク素体２と、銀からなる内部電極３により例えば２.０
×１.２×０.９mmの大きさのセラミックインダクタを形
成する。 セラミックインダクタの対向面両端部に銀粉末，ほう
硅酸鉛系のガラスフリット及び有機ビヒクルから成る導
電ペーストを塗布し、ガラスフリットの軟化点以上の温
度である６５０℃において１時間焼き付けを行い、外部
電極４の第１層４ａを形成する。 パラジウム粉、ほう素、ほう酸系のガラスフリット及
び有機ビヒクルから成る導電ペーストを塗布し、温度６
００℃において空気中で１時間焼き付けを行い、外部電
極４の第２層４ｂを形成する。
に具体的に説明する。 Ｃｕ−Ｚｎ−Ｃｏ系のフェライト材料であるセラミッ
ク素体２と、銀からなる内部電極３により例えば２.０
×１.２×０.９mmの大きさのセラミックインダクタを形
成する。 セラミックインダクタの対向面両端部に銀粉末，ほう
硅酸鉛系のガラスフリット及び有機ビヒクルから成る導
電ペーストを塗布し、ガラスフリットの軟化点以上の温
度である６５０℃において１時間焼き付けを行い、外部
電極４の第１層４ａを形成する。 パラジウム粉、ほう素、ほう酸系のガラスフリット及
び有機ビヒクルから成る導電ペーストを塗布し、温度６
００℃において空気中で１時間焼き付けを行い、外部電
極４の第２層４ｂを形成する。
【００１１】ここでは、第１層４ａの導電ペーストは、
銀粉末とガラス粉末と有機ビヒクルから成るが、銀粉末
の代わりに銅粉末を用いても良く、また若干のパラジウ
ムを含有しても良い。さらに、第２層４ｂの導電ペース
トは、パラジウム粉に銀粉末を含有しても良いが、その
場合銀粉末の量はパラジウムに対して５０ｗｔ％を越え
ないことが望ましく、また、ほう素は同じくパラジウム
に対して１〜２０ｗｔ％であることが望ましい。なお、
第１層４ａと第２層４ｂの金属粉末の粒径は、ペースト
として使用するのに都合のよい大きさ、例えば０.１〜
１０μｍとすることが望ましい。
銀粉末とガラス粉末と有機ビヒクルから成るが、銀粉末
の代わりに銅粉末を用いても良く、また若干のパラジウ
ムを含有しても良い。さらに、第２層４ｂの導電ペース
トは、パラジウム粉に銀粉末を含有しても良いが、その
場合銀粉末の量はパラジウムに対して５０ｗｔ％を越え
ないことが望ましく、また、ほう素は同じくパラジウム
に対して１〜２０ｗｔ％であることが望ましい。なお、
第１層４ａと第２層４ｂの金属粉末の粒径は、ペースト
として使用するのに都合のよい大きさ、例えば０.１〜
１０μｍとすることが望ましい。
【００１２】この第１の実施例の場合、空気中での焼成
を行っても２１５℃で０.５秒以内の半田濡れ性及び３
００℃で１０秒以上の耐熱性を有しており、良好な半田
付け性を示す。これは、良好な半田濡れ性と耐熱性を有
するパラジウム粉及びこのパラジウム粉の酸化を防止す
るほう素、けい素、タングステン又はそれらの酸化物の
存在によるものである。また、銀とガラスを配合した第
１層がセラミック素体の上に焼き付けて形成されている
ことにより、セラミック素体と第１層の密着性が良好と
なり３ｋｇ以上の端子引張り強度、３mm以上の撓み強度
を示し、セラミック素体２との密着性が良好であること
が確認された。
を行っても２１５℃で０.５秒以内の半田濡れ性及び３
００℃で１０秒以上の耐熱性を有しており、良好な半田
付け性を示す。これは、良好な半田濡れ性と耐熱性を有
するパラジウム粉及びこのパラジウム粉の酸化を防止す
るほう素、けい素、タングステン又はそれらの酸化物の
存在によるものである。また、銀とガラスを配合した第
１層がセラミック素体の上に焼き付けて形成されている
ことにより、セラミック素体と第１層の密着性が良好と
なり３ｋｇ以上の端子引張り強度、３mm以上の撓み強度
を示し、セラミック素体２との密着性が良好であること
が確認された。
【００１３】第２実施例 本発明を積層チップコンデンサに適用した第２実施例の
断面図を図２に示す。図２（ａ）に示す積層チップコン
デンサ１０は、チタン酸バリウム系の誘電体セラミック
材料等から成るセラミック素体１２と、パラジウム等か
ら成る内部電極１３と、外部電極１４とから構成されて
いる。
断面図を図２に示す。図２（ａ）に示す積層チップコン
デンサ１０は、チタン酸バリウム系の誘電体セラミック
材料等から成るセラミック素体１２と、パラジウム等か
ら成る内部電極１３と、外部電極１４とから構成されて
いる。
【００１４】図２（ｂ）に詳細な構造を説明するための
拡大図を示す外部電極１４は、セラミック素体１２の上
に形成されセラミック素体１２との密着性が良好な第１
層１４ａと、第１層１４ａ上に形成され半田付け性が良
好な第２層１４ｂ及び第２層１４ｂ上に形成されさらに
良好な半田付け性が得られる半田又は錫から成る第３層
１４ｃとから構成されている。
拡大図を示す外部電極１４は、セラミック素体１２の上
に形成されセラミック素体１２との密着性が良好な第１
層１４ａと、第１層１４ａ上に形成され半田付け性が良
好な第２層１４ｂ及び第２層１４ｂ上に形成されさらに
良好な半田付け性が得られる半田又は錫から成る第３層
１４ｃとから構成されている。
【００１５】外部電極１４の形成方法は基本的に第１実
施例と同様であり、第１実施例におけるチップ部品が第
２実施例においてはチップコンデンサであることによる
セラミック材料の相違及び第２実施例においては第３層
を形成する必要があるために第１実施例における〜
の工程にさらに次のの工程が付加されている。 フラックスを塗布して２３０℃の半田槽にディップ
し、表面に第３層である半田層１４ｃを形成する。
施例と同様であり、第１実施例におけるチップ部品が第
２実施例においてはチップコンデンサであることによる
セラミック材料の相違及び第２実施例においては第３層
を形成する必要があるために第１実施例における〜
の工程にさらに次のの工程が付加されている。 フラックスを塗布して２３０℃の半田槽にディップ
し、表面に第３層である半田層１４ｃを形成する。
【００１６】この第２実施例の場合、外部電極の最外層
である半田層により、第１実施例よりも良好な半田付け
性が得られたばかりでなく、第１実施例と同等以上のセ
ラミック素体との良好な密着性が得られた。これは、第
２層１４ｂの空隙部を埋めた第３層１４ｃの半田の一部
が第１層１４ａまで到達していることにより、第３層１
４ｃと第１層１４ａが直接結合することによって密着強
度が向上するものと考えられる。
である半田層により、第１実施例よりも良好な半田付け
性が得られたばかりでなく、第１実施例と同等以上のセ
ラミック素体との良好な密着性が得られた。これは、第
２層１４ｂの空隙部を埋めた第３層１４ｃの半田の一部
が第１層１４ａまで到達していることにより、第３層１
４ｃと第１層１４ａが直接結合することによって密着強
度が向上するものと考えられる。
【００１７】なお、本発明を実施例に記載した以外の他
のセラミック電子部品における外部電極に適用すること
が可能であることはいうまでもないことである。
のセラミック電子部品における外部電極に適用すること
が可能であることはいうまでもないことである。
【００１８】
【発明の効果】以上の説明から明らかなように、本願各
発明の構成によれば半田付け性に優れしかも接着性の良
好な外部電極を有するセラミック電子部品を得ることが
できる。
発明の構成によれば半田付け性に優れしかも接着性の良
好な外部電極を有するセラミック電子部品を得ることが
できる。
【図１】本発明第１実施例の断面図及び拡大断面図。
【図２】本発明第２実施例の断面図及び拡大断面図。
１ 積層チップインダクタ ２，１２ セラミック素体 ３，１３ 内部電極 ４，１４ 外部電極 ４ａ，１４ａ 第１層 ４ｂ，１４ｂ 第２層 １０ 積層チップコンデンサ １２ セラミック素体 １３ 内部電極 １４ 外部電極 １４ａ 第１層 １４ｃ 第３層
Claims (5)
- 【請求項１】 セラミック素体上に外部電極を有するセ
ラミック部品において、前記外部電極が、銀又は銅を主
成分とするガラスを含有する第１層と、この第１層の上
に形成されたパラジウムを主成分としほう素，けい素，
タングステン又はそれらの酸化物の内の少なくとも１種
の物質を含有する第２層とから成ることを特徴とするセ
ラミック電子部品。 - 【請求項２】 前記第１層が、銀又は銅を主成分とする
ガラスを含有する層と、この層の上に形成した銀又は銅
を主成分とするガラスを含有しない層との二層構造であ
ることを特徴とする請求項１記載のセラミック電子部
品。 - 【請求項３】 前記第２層のパラジウムが、表面に銀の
層を有したパラジウム粉の焼結体であることを特徴とす
る請求項１又は２記載のセラミック部品。 - 【請求項４】 前記第２層が連続した空隙の多いポーラ
スな構造であることを特徴とする請求項１，２又は３記
載のセラミック部品。 - 【請求項５】 前記第２層の上に半田又は錫から成る第
３層を形成したことを特徴とする請求項１，２，３又は
４記載のセラミック部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13055393A JPH06342734A (ja) | 1993-06-01 | 1993-06-01 | セラミック電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13055393A JPH06342734A (ja) | 1993-06-01 | 1993-06-01 | セラミック電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06342734A true JPH06342734A (ja) | 1994-12-13 |
Family
ID=15037030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13055393A Withdrawn JPH06342734A (ja) | 1993-06-01 | 1993-06-01 | セラミック電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06342734A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342732B1 (en) | 1998-09-18 | 2002-01-29 | Tdk Corporation | Chip-type multilayer electronic part |
| US6381118B1 (en) | 1999-07-22 | 2002-04-30 | Tdk Corporation | Ceramic electronic component having electronic component containing cuprous oxide |
| KR100425919B1 (ko) * | 2001-01-18 | 2004-04-01 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 전자 부품 |
| EP1156498A3 (en) * | 2000-04-25 | 2006-06-07 | TDK Corporation | Multi-layer ceramic electronic device and method for producing same |
-
1993
- 1993-06-01 JP JP13055393A patent/JPH06342734A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342732B1 (en) | 1998-09-18 | 2002-01-29 | Tdk Corporation | Chip-type multilayer electronic part |
| US6381118B1 (en) | 1999-07-22 | 2002-04-30 | Tdk Corporation | Ceramic electronic component having electronic component containing cuprous oxide |
| US6729003B2 (en) | 1999-07-22 | 2004-05-04 | Tdk Corporation | Process for producing a ceramic electronic component |
| EP1156498A3 (en) * | 2000-04-25 | 2006-06-07 | TDK Corporation | Multi-layer ceramic electronic device and method for producing same |
| KR100425919B1 (ko) * | 2001-01-18 | 2004-04-01 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 전자 부품 |
| US6911893B2 (en) | 2001-01-18 | 2005-06-28 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08180731A (ja) | 導電性厚膜組成物、厚膜電極、セラミック電子部品、および積層セラミックコンデンサ | |
| JPS63107087A (ja) | 混成集積回路基板 | |
| JP3115713B2 (ja) | セラミック電子部品 | |
| JPH0629144A (ja) | セラミック電子部品 | |
| JPH06342734A (ja) | セラミック電子部品 | |
| JPS5830194A (ja) | セラミック多層配線基板の製造法 | |
| JP2000182883A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH0136243B2 (ja) | ||
| JP3399558B2 (ja) | セラミック電子部品 | |
| JPH02227908A (ja) | フェライトチップ部品 | |
| JPH0661089A (ja) | セラミック電子部品 | |
| JPH0897075A (ja) | セラミック電子部品の製造方法 | |
| JPS635842B2 (ja) | ||
| JPH06349668A (ja) | セラミック電子部品 | |
| JPS62242324A (ja) | チツプコンデンサ− | |
| JPH0312446B2 (ja) | ||
| JP2996015B2 (ja) | チップ型電子部品の外部電極 | |
| JPH0729625Y2 (ja) | 積層型ｌｃ複合部品 | |
| JP3556377B2 (ja) | 配線基板 | |
| JPS62242323A (ja) | チツプコンデンサ− | |
| JP2001023438A (ja) | 導電性ペーストおよびセラミック電子部品 | |
| JPH0636970A (ja) | チップ型電子部品の外部電極 | |
| JPS6226166B2 (ja) | ||
| JP3140561B2 (ja) | セラミック電子部品 | |
| JP2003037010A (ja) | チップ積層型電子部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |