JP3399558B2 - セラミック電子部品 - Google Patents
セラミック電子部品Info
- Publication number
- JP3399558B2 JP3399558B2 JP21506292A JP21506292A JP3399558B2 JP 3399558 B2 JP3399558 B2 JP 3399558B2 JP 21506292 A JP21506292 A JP 21506292A JP 21506292 A JP21506292 A JP 21506292A JP 3399558 B2 JP3399558 B2 JP 3399558B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silver
- powder
- ceramic body
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
- Soft Magnetic Materials (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、セラミック電子部品に
関し、より詳しくは、チップインダクタ，積層チップコ
ンデンサ等の電子部品に適用して好適なセラミック電子
部品に関する。 【０００２】 【従来の技術】従来のセラミック電子部品の外部電極
は、その多くが銀又は銀パラジム合金粉末にガラスフリ
ットを混合してペースト化し、焼き付けたものであり、
必ずしもはんだ付け性に優れているとは言えず、そのた
め近年の小型化に伴って多用されてきたチップ型の電子
部品の場合は、殆どがその焼付け電極の上に、ニッケル
及び錫等のめっきを行っていた。 【０００３】 【発明が解決しようとする課題】しかし、かかるセラミ
ック電子部品の場合、電気めっきを施した際にセラミッ
ク素体中にめっき液が浸入し、内部に残存することから
時に電子部品の特性劣化を生じさせるという問題があっ
た。 【０００４】このため、最近接着型の導電ペーストを外
部電極として使用するという試みもなされているが、こ
のような導電ペーストの場合、セラミック素体との接着
性が不十分であり、また多数の内部電極のある積層形セ
ラミック電子部品の場合には内部電極と外部電極との接
触性も良好でなく実用上問題があった。 【０００５】そこで、本発明は、はんだ付け性に優れ、
しかも接着強度の良好な外部電極を有するセラミック電
子部品を提供することを目的とする。 【０００６】 【課題を解決するための手段】上記目的を達成するため
に請求項１記載の発明は、セラミック素体と、このセラ
ミック素体の上の外部電極とを有するセラミック電子部
品において、前記外部電極は、セラミック素体の上に形
成した銀又は銀パラジウム又は銅を主成分としガラスを
含む第一層と、この第一層の上に形成した銀又は銀パラ
ジウム又は銅を主成分とするガラスを含有しない第二層
と、金属粉末と硬化性樹脂とを含む第三層及びこの第三
層上に形成されたはんだ層とから構成したものである。 【０００７】 【０００８】 【０００９】 【作用】請求項１記載のセラミック電子部品によれば、
セラミック素体の上に形成した外部電極の第一層は、銀
又は銀パラジウム又は銅を主成分としガラスを含む層で
あり、第三層は、金属粉末と硬化性樹脂とを含む層であ
るため、第一層によりセラミック素体との密着性が良好
となるとともに、第三層によりはんだ付け性が良好とな
る。 【００１０】また、第一層と第三層との間の第二層によ
りこれら両層の密着性が良好となる。 【００１１】このような第一層，第二層，第三層の役割
分担により、外部電極はセラミック素体との接着強度が
良好ではんだ付け性にも優れたものとなる。 【００１２】また、このセラミック電子部品によれば、
第三層上にはんだ層を形成したので、はんだが第三層を
介して第二層に浸透することになり各層間の接触抵抗が
小さくなって電気特性が良好となり、また、はんだ付け
性も良好となる。 【００１３】 【００１４】 【実施例】以下に本発明の実施例を詳細に説明する。 【００１５】図１はセラミック電子部品の一例である積
層チップインダクタ１を示すものである。 【００１６】この積層チップインダクタ１は、Ｃｕ−Ｚ
ｎ−Ｃｏ系のフェライト材料等からなるセラミック素体
２と、このセラミック素体２の内部に積層した銀等から
なる内部電極３と、セラミック素体２の両端部に形成し
た内部電極３への通電用の一対の外部電極４とを具備し
ている。 【００１７】前記外部電極４は、セラミック素体２の両
端部外周部に各々形成した第一層５と、この第一層５の
外側に形成した第二層６と、第二層６のさらに外側に形
成した第三層７とを具備している。 【００１８】前記第一層５は、銀粉末を主成分としガラ
スを含む導電ペーストをセラミック素体２の両端部外周
部に各々塗布し、ガラスの軟化点以上の温度で焼付けて
形成する。導電ペーストは、銀粉末と、ガラス粉末と、
有機ビヒクルからなり、銀粉末は若干のパラジウムを含
有したものでも又は銅粉でもよい。また、ガラス粉末は
主にほう硅酸系のガラスフリットが用いられるが、これ
に限らない。 【００１９】前記第二層６は、第一層５の外側に銀粉末
又は銅粉末を主成分とするガラスを含まない導電ペース
トを塗布し、焼き付けて形成する。 【００２０】尚、第二層６の銀粉末の粒径は、導電ペー
ストとして使用するのに都合のよい大きさ、例えば１乃
至２０μｍとすることが望ましい。 【００２１】前記第三層７は、銀粉末などの金属粉末
と、エポキシ樹脂等の硬化性樹脂と溶剤とからなる導電
ペーストを塗布し、乾燥，硬化させて形成する。硬化性
樹脂は、熱硬化，紫外線硬化，電子線硬化等又はこれら
を組み合わせた硬化性樹脂であり、エポキシ樹脂の他
に、ポリイミド樹脂，フェノール樹脂，キシレン樹脂，
アクリル樹脂，ポリエステル樹脂又はこれらを変成した
り組み合わしたものでもよい。 【００２２】また、金属粉末は、銀粉末の他、銅粉末，
ニッケル粉末等又はこれらの表面に銀をめっきした金属
粉末でもよい。 【００２３】尚、第三層７の銀粉末又は銅粉末等の粒径
も、導電ペーストとして使用するのに都合のよい大き
さ、例えば１乃至２０μｍとすることが望ましい。 【００２４】次に、外部電極４の形成方法についてさら
に詳述する。 【００２５】セラミック素体２を形成するＣｕ−Ｚｎ−
Ｃｏ系のフェライト材料と、内部電極３を形成する銀と
からなる素体（例えば２．０×１．２×０．９ｍｍ）を
用意して、これに外部電極４の第一層５として銀粉末、
ほう硅酸鉛系のガラスフリット、有機ビヒクルから成る
導電ペーストを塗布して６５０℃で１時間焼き付ける。 【００２６】次に第二層６として銀粉，有機ビヒクルか
ら成る導電ペーストを塗布して６００℃で１時間焼き付
ける。 【００２７】次に、第二層６の上に銀粉，フェノール樹
脂，溶剤からなる導電ペーストを塗布し、１８０℃で１
時間硬化させる。 【００２８】このようにして形成した積層チップインダ
クタ１の外部電極４によれば、第三層７としてはんだ付
け性のよい銀粉を用いているので、はんだ濡れ性は２１
５℃で０．５秒以内であり、また、はんだ耐熱性も２８
０℃で１０秒以上となり、良好なはんだ付け性が得られ
た。 【００２９】また、第一層５として銀粉末，ほう硅酸鉛
系のガラスフリットがセラミック素体２に焼き付けられ
ており、さらに、ガラスを含まない銀粉の焼結体が第一
層５と第三層７との密着を強化している。 【００３０】この結果、引張り強度は５Ｋｇ以上、撓み
強度は３ｍｍ以上となって、外部電極４とセラミック素
体２との良好な密着性が得られた。 【００３１】上述したように、本実施例によれば、はん
だ付け性に優れ、しかもセラミック素体２との接着強度
の良好な外部電極４を具備する実用価値の高い積層チッ
プインダクタ１を提供することができる。 【００３２】次に、図２を参照して本発明の他の実施例
を説明する。 【００３３】図２はセラミック電子部品の他例としての
積層チップコンデンサ１０を示すものである。 【００３４】同図に示す積層チップコンデンサ１０は、
チタン酸バリウム系のセラミック材料等から成るセラミ
ック素体１２と、このセラミック素体１２の内部に積層
したパラジウム等から成る内部電極１３と、セラミック
素体１２の両端部に形成した内部電極１３への通電用の
一対の外部電極１４とを具備している。 【００３５】前記外部電極１４は、セラミック素体１２
の両端部外周部に各々形成した第一層１５と、この第一
層１５の外側に形成した第二層１６と、この第二層１６
のさらに外側に形成した金属粉末、硬化性樹脂を主成分
とする層１７ａ（第三層）、はんだからなる層１７ｂと
を具備している。 【００３６】前記第一層１５は、銀粉末とガラスとを含
む導電ペーストを塗布し、ガラスの軟化点以上の温度で
焼付けて形成する。導電ペーストは、銀粉末と、ガラス
粉末と、有機ビヒクルからなり、銀粉末は若干のパラジ
ウムを含有したものでも又は銅粉でもよい。また、ガラ
ス粉末は主にほう硅酸系のガラスフリットが用いられる
が、これに限らない。 【００３７】前記第二層１６は、第一層１５に対して銀
粉末を主成分とするガラスを含まない導電ペーストを塗
布し、焼付けて形成する。 【００３８】前記第三層１７ａは、表面に銀を形成した
銀粉末等の金属粉末と、エポキシ樹脂等の硬化性樹脂と
溶剤とからなる導電ペーストを塗布し、乾燥，硬化させ
て金属粉末，硬化性樹脂を主成分とする層を形成すると
ともに、この層１７ａの外側にディップ法によりはんだ
からなる層１７ｂを形成するものである。 【００３９】硬化性樹脂は、熱硬化，紫外線硬化，電子
線硬化等又はこれらを組み合わせた硬化性樹脂であり、
エポキシ樹脂の他に、ポリイミド樹脂，フェノール樹
脂，キシレン樹脂，アクリル樹脂，ポリエステル樹脂又
はこれらを変成したり組み合わしたものでもよい。 【００４０】また、金属粉末は、表面に銀を形成した銅
粉末の他、表面に銀をめっきしたニッケル粉末でもよ
い。 【００４１】尚、第二層１６，第三層１７ａの金属粉末
の粒径も、導電ペーストとして使用するのに都合のよい
大きさ、例えば１乃至２０μｍとすることが望ましい。 【００４２】次に、外部電極１４の形成方法についてさ
らに詳述する。 【００４３】セラミック素体１２を形成するチタン酸バ
リウム系のセラミック材料と、内部電極３を形成するパ
ラジウムとから成る素体（例えば２．０×１．５×０．
９ｍｍ）を用意して、これに外部電極１４の第一層１５
の内側の層１５ａとして銀粉末，ほう硅酸鉛系のガラス
フリット，有機ビヒクルから成る導電ペーストを塗布
し、６５０℃で１時間焼付ける。 【００４４】次に、第二層１６として、銀粉末，有機ビ
ヒクルからなる導電ペーストを塗布し、６００℃で１時
間焼付ける。 【００４５】次に、第三層１７ａとして、表面に銀めっ
きをした銅粉，エポキシ樹脂，溶剤からなる導電ペース
トを塗布し、１５０℃で１時間硬化させる。さらに、は
んだ層１７ｂとして、第三層１７ａにフラックスを付
け、２３０℃のはんだ槽にディップする。 【００４６】このようにして、セラミック素体１２の両
端部に各々外部電極１４が形成される。 【００４７】図３，図４は、前記外部電極１４を拡大し
た状態及び第三層１７ａを拡大した状態を示すものであ
る。 【００４８】図３，図４から明らかなように、第三層１
７ａにおける金属粉末間の空隙部をはんだ層１７ｂのは
んだが埋めていき、部分的に第二層１６まで到達してお
り、このように第三層１７ａと第二層１６とを直接結合
することで高い密着強度が得られるとともに接触抵抗が
小さくなって電気特性が良好となる。 【００４９】上述したようなはんだの浸透は、第三層１
７ａの金属粉末が表面の銀同士の焼結による表面だけの
結合であるために金属粉末間の空隙部が大きいことに起
因する。 【００５０】このように構成された外部電極１４によれ
ば、前記外部電極４の場合よりもより良好なはんだ付け
性及びより良好な密着性が得られることが確認できた。 【００５１】従って、本実施例により、はんだ付け性に
優れ、しかも接着強度の良好な外部電極１４を有し、十
分に実用的な積層チップコンデンサ１０を提供すること
ができる。 【００５２】本発明は上記実施例に限定されず、その要
旨を変更しない範囲内で種々に変形実施可能である。 【００５３】例えば、第１の実施例の積層チップインダ
クタ１の第三層７の上にはんだ又は錫からなる層を形成
しても良い。 【００５４】本発明は、積層チップインダクタ，積層チ
ップコンデンサのみならず、他のセラミック電子部品に
おける外部電極についても同様に適用可能である。 【００５５】 【発明の効果】以上詳述した本発明によれば、以下の効
果を奏する。 【００５６】請求項１記載の発明によれば、上述した組
成の第一層，第二層，第三層の各々の作用で、はんだ付
け性に優れ、しかも密着強度の良好な外部電極を有する
セラミック電子部品を提供することができる。 【００５７】しかもこの発明によれば、第三層の表面
に、はんだ層を形成することにより、はんだ付け性がよ
り良好となると共に、各層の接触抵抗が小さくなり電気
特性が良好になるという効果を有する。 【００５８】
関し、より詳しくは、チップインダクタ，積層チップコ
ンデンサ等の電子部品に適用して好適なセラミック電子
部品に関する。 【０００２】 【従来の技術】従来のセラミック電子部品の外部電極
は、その多くが銀又は銀パラジム合金粉末にガラスフリ
ットを混合してペースト化し、焼き付けたものであり、
必ずしもはんだ付け性に優れているとは言えず、そのた
め近年の小型化に伴って多用されてきたチップ型の電子
部品の場合は、殆どがその焼付け電極の上に、ニッケル
及び錫等のめっきを行っていた。 【０００３】 【発明が解決しようとする課題】しかし、かかるセラミ
ック電子部品の場合、電気めっきを施した際にセラミッ
ク素体中にめっき液が浸入し、内部に残存することから
時に電子部品の特性劣化を生じさせるという問題があっ
た。 【０００４】このため、最近接着型の導電ペーストを外
部電極として使用するという試みもなされているが、こ
のような導電ペーストの場合、セラミック素体との接着
性が不十分であり、また多数の内部電極のある積層形セ
ラミック電子部品の場合には内部電極と外部電極との接
触性も良好でなく実用上問題があった。 【０００５】そこで、本発明は、はんだ付け性に優れ、
しかも接着強度の良好な外部電極を有するセラミック電
子部品を提供することを目的とする。 【０００６】 【課題を解決するための手段】上記目的を達成するため
に請求項１記載の発明は、セラミック素体と、このセラ
ミック素体の上の外部電極とを有するセラミック電子部
品において、前記外部電極は、セラミック素体の上に形
成した銀又は銀パラジウム又は銅を主成分としガラスを
含む第一層と、この第一層の上に形成した銀又は銀パラ
ジウム又は銅を主成分とするガラスを含有しない第二層
と、金属粉末と硬化性樹脂とを含む第三層及びこの第三
層上に形成されたはんだ層とから構成したものである。 【０００７】 【０００８】 【０００９】 【作用】請求項１記載のセラミック電子部品によれば、
セラミック素体の上に形成した外部電極の第一層は、銀
又は銀パラジウム又は銅を主成分としガラスを含む層で
あり、第三層は、金属粉末と硬化性樹脂とを含む層であ
るため、第一層によりセラミック素体との密着性が良好
となるとともに、第三層によりはんだ付け性が良好とな
る。 【００１０】また、第一層と第三層との間の第二層によ
りこれら両層の密着性が良好となる。 【００１１】このような第一層，第二層，第三層の役割
分担により、外部電極はセラミック素体との接着強度が
良好ではんだ付け性にも優れたものとなる。 【００１２】また、このセラミック電子部品によれば、
第三層上にはんだ層を形成したので、はんだが第三層を
介して第二層に浸透することになり各層間の接触抵抗が
小さくなって電気特性が良好となり、また、はんだ付け
性も良好となる。 【００１３】 【００１４】 【実施例】以下に本発明の実施例を詳細に説明する。 【００１５】図１はセラミック電子部品の一例である積
層チップインダクタ１を示すものである。 【００１６】この積層チップインダクタ１は、Ｃｕ−Ｚ
ｎ−Ｃｏ系のフェライト材料等からなるセラミック素体
２と、このセラミック素体２の内部に積層した銀等から
なる内部電極３と、セラミック素体２の両端部に形成し
た内部電極３への通電用の一対の外部電極４とを具備し
ている。 【００１７】前記外部電極４は、セラミック素体２の両
端部外周部に各々形成した第一層５と、この第一層５の
外側に形成した第二層６と、第二層６のさらに外側に形
成した第三層７とを具備している。 【００１８】前記第一層５は、銀粉末を主成分としガラ
スを含む導電ペーストをセラミック素体２の両端部外周
部に各々塗布し、ガラスの軟化点以上の温度で焼付けて
形成する。導電ペーストは、銀粉末と、ガラス粉末と、
有機ビヒクルからなり、銀粉末は若干のパラジウムを含
有したものでも又は銅粉でもよい。また、ガラス粉末は
主にほう硅酸系のガラスフリットが用いられるが、これ
に限らない。 【００１９】前記第二層６は、第一層５の外側に銀粉末
又は銅粉末を主成分とするガラスを含まない導電ペース
トを塗布し、焼き付けて形成する。 【００２０】尚、第二層６の銀粉末の粒径は、導電ペー
ストとして使用するのに都合のよい大きさ、例えば１乃
至２０μｍとすることが望ましい。 【００２１】前記第三層７は、銀粉末などの金属粉末
と、エポキシ樹脂等の硬化性樹脂と溶剤とからなる導電
ペーストを塗布し、乾燥，硬化させて形成する。硬化性
樹脂は、熱硬化，紫外線硬化，電子線硬化等又はこれら
を組み合わせた硬化性樹脂であり、エポキシ樹脂の他
に、ポリイミド樹脂，フェノール樹脂，キシレン樹脂，
アクリル樹脂，ポリエステル樹脂又はこれらを変成した
り組み合わしたものでもよい。 【００２２】また、金属粉末は、銀粉末の他、銅粉末，
ニッケル粉末等又はこれらの表面に銀をめっきした金属
粉末でもよい。 【００２３】尚、第三層７の銀粉末又は銅粉末等の粒径
も、導電ペーストとして使用するのに都合のよい大き
さ、例えば１乃至２０μｍとすることが望ましい。 【００２４】次に、外部電極４の形成方法についてさら
に詳述する。 【００２５】セラミック素体２を形成するＣｕ−Ｚｎ−
Ｃｏ系のフェライト材料と、内部電極３を形成する銀と
からなる素体（例えば２．０×１．２×０．９ｍｍ）を
用意して、これに外部電極４の第一層５として銀粉末、
ほう硅酸鉛系のガラスフリット、有機ビヒクルから成る
導電ペーストを塗布して６５０℃で１時間焼き付ける。 【００２６】次に第二層６として銀粉，有機ビヒクルか
ら成る導電ペーストを塗布して６００℃で１時間焼き付
ける。 【００２７】次に、第二層６の上に銀粉，フェノール樹
脂，溶剤からなる導電ペーストを塗布し、１８０℃で１
時間硬化させる。 【００２８】このようにして形成した積層チップインダ
クタ１の外部電極４によれば、第三層７としてはんだ付
け性のよい銀粉を用いているので、はんだ濡れ性は２１
５℃で０．５秒以内であり、また、はんだ耐熱性も２８
０℃で１０秒以上となり、良好なはんだ付け性が得られ
た。 【００２９】また、第一層５として銀粉末，ほう硅酸鉛
系のガラスフリットがセラミック素体２に焼き付けられ
ており、さらに、ガラスを含まない銀粉の焼結体が第一
層５と第三層７との密着を強化している。 【００３０】この結果、引張り強度は５Ｋｇ以上、撓み
強度は３ｍｍ以上となって、外部電極４とセラミック素
体２との良好な密着性が得られた。 【００３１】上述したように、本実施例によれば、はん
だ付け性に優れ、しかもセラミック素体２との接着強度
の良好な外部電極４を具備する実用価値の高い積層チッ
プインダクタ１を提供することができる。 【００３２】次に、図２を参照して本発明の他の実施例
を説明する。 【００３３】図２はセラミック電子部品の他例としての
積層チップコンデンサ１０を示すものである。 【００３４】同図に示す積層チップコンデンサ１０は、
チタン酸バリウム系のセラミック材料等から成るセラミ
ック素体１２と、このセラミック素体１２の内部に積層
したパラジウム等から成る内部電極１３と、セラミック
素体１２の両端部に形成した内部電極１３への通電用の
一対の外部電極１４とを具備している。 【００３５】前記外部電極１４は、セラミック素体１２
の両端部外周部に各々形成した第一層１５と、この第一
層１５の外側に形成した第二層１６と、この第二層１６
のさらに外側に形成した金属粉末、硬化性樹脂を主成分
とする層１７ａ（第三層）、はんだからなる層１７ｂと
を具備している。 【００３６】前記第一層１５は、銀粉末とガラスとを含
む導電ペーストを塗布し、ガラスの軟化点以上の温度で
焼付けて形成する。導電ペーストは、銀粉末と、ガラス
粉末と、有機ビヒクルからなり、銀粉末は若干のパラジ
ウムを含有したものでも又は銅粉でもよい。また、ガラ
ス粉末は主にほう硅酸系のガラスフリットが用いられる
が、これに限らない。 【００３７】前記第二層１６は、第一層１５に対して銀
粉末を主成分とするガラスを含まない導電ペーストを塗
布し、焼付けて形成する。 【００３８】前記第三層１７ａは、表面に銀を形成した
銀粉末等の金属粉末と、エポキシ樹脂等の硬化性樹脂と
溶剤とからなる導電ペーストを塗布し、乾燥，硬化させ
て金属粉末，硬化性樹脂を主成分とする層を形成すると
ともに、この層１７ａの外側にディップ法によりはんだ
からなる層１７ｂを形成するものである。 【００３９】硬化性樹脂は、熱硬化，紫外線硬化，電子
線硬化等又はこれらを組み合わせた硬化性樹脂であり、
エポキシ樹脂の他に、ポリイミド樹脂，フェノール樹
脂，キシレン樹脂，アクリル樹脂，ポリエステル樹脂又
はこれらを変成したり組み合わしたものでもよい。 【００４０】また、金属粉末は、表面に銀を形成した銅
粉末の他、表面に銀をめっきしたニッケル粉末でもよ
い。 【００４１】尚、第二層１６，第三層１７ａの金属粉末
の粒径も、導電ペーストとして使用するのに都合のよい
大きさ、例えば１乃至２０μｍとすることが望ましい。 【００４２】次に、外部電極１４の形成方法についてさ
らに詳述する。 【００４３】セラミック素体１２を形成するチタン酸バ
リウム系のセラミック材料と、内部電極３を形成するパ
ラジウムとから成る素体（例えば２．０×１．５×０．
９ｍｍ）を用意して、これに外部電極１４の第一層１５
の内側の層１５ａとして銀粉末，ほう硅酸鉛系のガラス
フリット，有機ビヒクルから成る導電ペーストを塗布
し、６５０℃で１時間焼付ける。 【００４４】次に、第二層１６として、銀粉末，有機ビ
ヒクルからなる導電ペーストを塗布し、６００℃で１時
間焼付ける。 【００４５】次に、第三層１７ａとして、表面に銀めっ
きをした銅粉，エポキシ樹脂，溶剤からなる導電ペース
トを塗布し、１５０℃で１時間硬化させる。さらに、は
んだ層１７ｂとして、第三層１７ａにフラックスを付
け、２３０℃のはんだ槽にディップする。 【００４６】このようにして、セラミック素体１２の両
端部に各々外部電極１４が形成される。 【００４７】図３，図４は、前記外部電極１４を拡大し
た状態及び第三層１７ａを拡大した状態を示すものであ
る。 【００４８】図３，図４から明らかなように、第三層１
７ａにおける金属粉末間の空隙部をはんだ層１７ｂのは
んだが埋めていき、部分的に第二層１６まで到達してお
り、このように第三層１７ａと第二層１６とを直接結合
することで高い密着強度が得られるとともに接触抵抗が
小さくなって電気特性が良好となる。 【００４９】上述したようなはんだの浸透は、第三層１
７ａの金属粉末が表面の銀同士の焼結による表面だけの
結合であるために金属粉末間の空隙部が大きいことに起
因する。 【００５０】このように構成された外部電極１４によれ
ば、前記外部電極４の場合よりもより良好なはんだ付け
性及びより良好な密着性が得られることが確認できた。 【００５１】従って、本実施例により、はんだ付け性に
優れ、しかも接着強度の良好な外部電極１４を有し、十
分に実用的な積層チップコンデンサ１０を提供すること
ができる。 【００５２】本発明は上記実施例に限定されず、その要
旨を変更しない範囲内で種々に変形実施可能である。 【００５３】例えば、第１の実施例の積層チップインダ
クタ１の第三層７の上にはんだ又は錫からなる層を形成
しても良い。 【００５４】本発明は、積層チップインダクタ，積層チ
ップコンデンサのみならず、他のセラミック電子部品に
おける外部電極についても同様に適用可能である。 【００５５】 【発明の効果】以上詳述した本発明によれば、以下の効
果を奏する。 【００５６】請求項１記載の発明によれば、上述した組
成の第一層，第二層，第三層の各々の作用で、はんだ付
け性に優れ、しかも密着強度の良好な外部電極を有する
セラミック電子部品を提供することができる。 【００５７】しかもこの発明によれば、第三層の表面
に、はんだ層を形成することにより、はんだ付け性がよ
り良好となると共に、各層の接触抵抗が小さくなり電気
特性が良好になるという効果を有する。 【００５８】
【図面の簡単な説明】
【図１】本発明の実施例である積層チップインダクタを
示す断面図 【図２】本発明の他の実施例である積層チップコンデン
サを示す断面図 【図３】図２に示す積層チップコンデンサの外部電極の
拡大図 【図４】図３の円印部分の拡大図 【符号の説明】 １ 積層チップインダクタ ２ セラミック素体 ４ 外部電極 ５ 第一層 ６ 第二層 ７ 第三層
示す断面図 【図２】本発明の他の実施例である積層チップコンデン
サを示す断面図 【図３】図２に示す積層チップコンデンサの外部電極の
拡大図 【図４】図３の円印部分の拡大図 【符号の説明】 １ 積層チップインダクタ ２ セラミック素体 ４ 外部電極 ５ 第一層 ６ 第二層 ７ 第三層
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭62−264613（ＪＰ，Ａ)
特開 昭59−69907（ＪＰ，Ａ)
実開 平２−17829（ＪＰ，Ｕ)
実公 平４−10670（ＪＰ，Ｙ２)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01G 4/252
H01F 1/14
H01F 17/00
H01F 41/00
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 セラミック素体と、このセラミック素体
の上の外部電極とを有するセラミック電子部品におい
て、前記外部電極は、セラミック素体の上に形成した銀
又は銀パラジウム又は銅を主成分としガラスを含む第一
層と、この第一層の上に形成した銀又は銅を主成分とす
るガラスを含有しない第二層と、金属粉末と硬化性樹脂
とを含む第三層及びこの第三層上に形成されたはんだ層
とから構成したことを特徴とするセラミック電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21506292A JP3399558B2 (ja) | 1992-08-12 | 1992-08-12 | セラミック電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21506292A JP3399558B2 (ja) | 1992-08-12 | 1992-08-12 | セラミック電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661088A JPH0661088A (ja) | 1994-03-04 |
| JP3399558B2 true JP3399558B2 (ja) | 2003-04-21 |
Family
ID=16666125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21506292A Expired - Fee Related JP3399558B2 (ja) | 1992-08-12 | 1992-08-12 | セラミック電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3399558B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7214819B2 (ja) * | 2016-05-30 | 2023-01-30 | Tdk株式会社 | 積層コイル部品 |
| KR20180058634A (ko) | 2016-11-24 | 2018-06-01 | 티디케이가부시기가이샤 | 전자 부품 |
| JP7106817B2 (ja) * | 2017-05-19 | 2022-07-27 | Tdk株式会社 | 電子部品 |
| JP7338554B2 (ja) * | 2020-05-20 | 2023-09-05 | Tdk株式会社 | セラミック電子部品 |
-
1992
- 1992-08-12 JP JP21506292A patent/JP3399558B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0661088A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109994317B (zh) | 多层电容器及其制造方法 | |
| CN110335739B (zh) | 线圈电子组件和制造该线圈电子组件的方法 | |
| CN104700982B (zh) | 片式电子组件及其制造方法 | |
| CN108695067B (zh) | 多层电容器及制造多层电容器的方法 | |
| CN108597730B (zh) | 片式电子组件及其制造方法 | |
| CN109712788B (zh) | 电感器 | |
| CN110838400B (zh) | 电子元件与电感器 | |
| CN109216022B (zh) | 多层陶瓷电容器及其制造方法以及电子组件 | |
| KR101994730B1 (ko) | 인덕터 | |
| JPH0629144A (ja) | セラミック電子部品 | |
| JP3267067B2 (ja) | セラミック電子部品 | |
| JP3115713B2 (ja) | セラミック電子部品 | |
| JP3399558B2 (ja) | セラミック電子部品 | |
| JPH08107039A (ja) | セラミック電子部品 | |
| JP2003243246A (ja) | 積層セラミック電子部品 | |
| JPH0563928B2 (ja) | ||
| JP2021141323A (ja) | リードレス積層セラミックコンデンサ | |
| JPH0155566B2 (ja) | ||
| JP3140561B2 (ja) | セラミック電子部品 | |
| JPH05342909A (ja) | 導電性ペースト | |
| JPH06342734A (ja) | セラミック電子部品 | |
| JPH0661089A (ja) | セラミック電子部品 | |
| JP2001244367A (ja) | 電気素子内蔵配線基板 | |
| JPH1092695A (ja) | チップ状固体電解コンデンサおよびその製造方法 | |
| CN116190068A (zh) | 一种电感电极结构、电感及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030204 |
|
| LAPS | Cancellation because of no payment of annual fees |