CN114143956A - 封装结构及其制备方法、封装模组和电子装置 - Google Patents

封装结构及其制备方法、封装模组和电子装置 Download PDF

Info

Publication number
CN114143956A
CN114143956A CN202111229452.3A CN202111229452A CN114143956A CN 114143956 A CN114143956 A CN 114143956A CN 202111229452 A CN202111229452 A CN 202111229452A CN 114143956 A CN114143956 A CN 114143956A
Authority
CN
China
Prior art keywords
layer
conductive
conductive substrate
package structure
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111229452.3A
Other languages
English (en)
Inventor
吴鸣
丁永欢
秦俊良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202111229452.3A priority Critical patent/CN114143956A/zh
Publication of CN114143956A publication Critical patent/CN114143956A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本申请提供一种封装结构，该封装结构包括导电基板、位于导电基板表面上的封装层、位于封装层中的电子元器件以及位于导电基板表面上的线路层，线路层分别与导电基板和电子元器件电性连接，导电基板和/或线路层的电阻随电流或温度的增大而增大。本申请还提供应用该封装结构的封装模组、应用该封装模组的电子装置以及该封装结构的制备方法。通过在封装结构中不同结构的电阻随电流或温度增大而增大，可在过流(过温)时提高阻抗从而降低电流，防止电子元器件烧毁，从而达到过流或过温自保护的目的。

Description

封装结构及其制备方法、封装模组和电子装置
技术领域
本申请涉及一种能够实现过流或过温自保护的封装结构、该封装结构的制备方法、应用该封装结构的封装模组以及应用该封装模组的电子装置。
背景技术
功率半导体器件是将芯片封装后形成的一种封装结构，功率半导体器件通常通过表面贴装技术(Surface-mount technology，SMT)与印制电路板(Printed Circuit Board，PCB)电性连接。
但是，功率半导体器件尤其是电源类功率半导体器件，一旦过流就可能导致内部封装的芯片烧毁，芯片烧毁后，针对高度封装结构进行维修非常困难，而且，芯片烧毁的热量同时会破坏封装聚合物，使烧毁面进一步延伸至PCB主板，最终导致PCB主板烧毁报废。
发明内容
本申请实施例第一方面提供了一种封装结构，所述封装结构包括导电基板、位于所述导电基板表面上的封装层、位于所述封装层中的电子元器件以及位于所述导电基板表面上的线路层，所述线路层分别与所述导电基板和所述电子元器件电性连接，所述导电基板和/或所述线路层的电阻随电流或温度的增大而增大。
封装结构中引入电阻能够随电流或温度的增大而增大的结构，使封装结构能够在电路过流或过温的情况下提高电路的阻抗，从而降低流经电子元器件的电流，降低电子元器件被烧毁的风险，从而达到过流或过温自保护的目的；且可以根据实际需求在封装结构的不同部位设置具有过流自保护功能的结构，提高了封装结构的结构设计灵活性。
在一些实施例中，所述导电基板和/或所述线路层的材料包括正温度系数(PTC)材料。
通过在封装结构中的导电基板和/或线路层中引入PTC材料，可以使导电基板和线路层具有自身电阻随电路电流或温度的增大而增大的特性，从而使封装结构具有过流或过温自保护的功能，降低电子元器件及整个封装结构被烧毁的风险，进而提供封装结构的性能稳定性和良率。
在一些实施例中，所述线路层包括靠近所述电子元器件设置的第一层和设于所述第一层远离所述电子元器件的表面的第二层，所述第一层和/或所述第二层的电阻随电流或温度的增大而增大。
线路层采用多层的结构设计，可以根据实际需要使任一层或两层同时具有电阻能够随电流或温度的增大而增大的特性，在保证过流或过温自保护目的的同时，提高了线路层的结构设计灵活性，降低了成本。
在一些实施例中，所述封装结构包括第一区和与所述第一区连接的第二区，所述电子元器件位于所述第一区，所述第二区位于所述第一区远离所述电子元器件的外边缘，所述第一区内的所述导电基板和/或所述线路层的电阻随电流或温度的增大而增大。
将封装结构的局部，尤其是在距离电子元器件较近的区域设计成具有电阻随电流或温度增大而增大的结构，当流经电子元器件的电流过大或电子元器件周围温度过高，位于这一区域的具有过流自保护功能的结构能迅速感应到电流或温度的变化，并快速做出反应，从而起到过流或过温自保护的目的；另外，封装模组仅局部结构具有过流自保护功能功能，可以有效降低成本，而且不影响其他区域的电性能。
在一些实施例中，所述导电基板包括绝缘层和位于所述绝缘层表面的导电层，所述导电层的电阻随电流或温度的增大而增大。
导电基板采用多层结构设计，在满足电路过流或过温自保护目的的同时，能有效降低导电层的厚度，进而降低成本。尤其是针对较厚的电子元器件，导电基板的厚度需要设计的较厚，通过将导电基板设计成绝缘层和导电层叠设的结构，可以降低导电层的厚度，有效降低成本，同时由于减薄了导电基板中导电层的厚度，还可以降低导电基板在电路正常工作时的电阻，提高导电基板在电路正常工作时的电导率。
在一些实施例中，所述封装结构还包括第一导电部和第二导电部，所述第一导电部和所述第二导电部均位于所述封装层中，所述第一导电部电性连接所述线路层和所述电子元器件，所述第二导电部电性连接所述线路层和所述导电基板，所述第一导电部和/或所述第二导电部的电阻随电流或温度的增大而增大。
通过进一步将第一导电部和/或第二导电部设计成具有过流或过温自保护的功能，成型简单，成本低廉，尤其是第一导电部直接与电子元器件连接，能够直接感应电子元器件的温度以及流经电子元器件的电流是否过大，从而迅速做出反应，降低电子元器件烧毁的风险，提供封装结构的良率。
在一些实施例中，所述封装结构还包括设于所述线路层远离所述电子元器件表面的多个连接垫，至少一个所述连接垫的电阻随电流或温度的增大而增大。
通过进一步将连接封装结构与电路板的连接垫设计成具有过流或过温自保护的功能，能够加强封装结构过流自保护的功能，尤其是将与电路板的电源输入端连接的连接垫设计成具有过流或过温自保护功能，连接垫能快速感应输入电流是否过大并迅速做出反应，提供过流或过温自保护的效果；且可以提高封装结构的结构设计灵活性。
在一些实施例中，所述导电基板上设有一开口，所述电子元器件位于所述开口内。
通过在导电基板上设置开口，将电子元器件内埋于导电基板中，可以有效降低封装结构的总厚度，提高内埋电子元器件的密度，满足封装结构多功能及轻薄短小的发展需求。
本申请实施例第二方面提供一种封装模组，所述封装模组包括封装结构、电路板以及多个连接部，所述多个连接部电性连接所述封装结构和所述电路板，所述封装结构为如上所述的封装结构。
通过将具有过流自保护功能的封装结构与电路板电性连接，能够降低电路板因过流或过温被烧毁的风险，提高封装模组的良率和使用寿命。
在一些实施例中，所述连接部的电阻随电流或温度的增大而增大。
通过进一步将连接封装结构与电路板的连接部设计成具有过流或过温自保护的功能，能够加强封装模组过流自保护的功能，尤其是将与电路板的电源输入端连接的连接部设计成具有过流或过温自保护功能，连接部能快速感应输入电流是否过大并迅速做出反应，提供过流或过温自保护的效果。
本申请实施例第三方面提供一种封装模组，所述封装模组包括封装结构、电路板以及多个连接部，所述封装结构包括导电基板、位于所述导电基板的表面上的封装层、位于所述封装层中的电子元器件以及位于所述导电基板的表面上的线路层，所述多个连接部电性连接所述封装结构和所述电路板，至少一个所述连接部的电阻随电流或温度的增大而增大。
封装结构通过连接部与电路板电性连接，通过将连接部设计成具有过流或过温自保护功能，可以对电源输入的较大电流最快做出反应，提高连接部电阻对电流或温度的反应速度，从而更有效的起到过流或过温自保护的目的。
本申请实施例第四方面提供一种电子装置，所述电子装置包括如上所述的封装模组。
通过将上述封装模组应用于电子装置中，封装模组具有过流或过温自保护的功能，能够降低封装模组因过流或过温被烧毁的风险，从而提高电子装置的性能稳定性，进而提高电子装置的良率和寿命。
本申请实施例第五方面提供一种封装结构的制备方法，所述制备方法包括：于导电基板的表面上形成封装层，所述封装层内封装有电子元器件；以及，于所述导电基板的表面上形成线路层，所述线路层分别与所述导电基板和所述电子元器件电性连接，所述导电基板和/或所述线路层的电阻随电流或温度的增大而增大，从而获得所述封装结构。
根据实际需求将封装结构中不同部位的结构设计成具有过流或过温自保护的功能，提高了封装结构的结构设计灵活性，且封装结构的制造无需特殊成型设备及特殊工艺，制备方法简单，易于实现，成本低，便于量产。
在一些实施例中，所述导电基板和/或所述线路层的材质包括PTC材料。
在封装结构的不同部位通过改变结构材料的方式使相应结构具有过流或过温自保护功能，易于实现，且成型方法简单。
在一些实施例中，所述线路层包括第一层和第二层，所述第一层和/或所述第二层的电阻随电流或温度的增大而增大。所述线路层的制备方法包括步骤：于所述导电基板的表面上形成所述第一层，所述第一层的电阻随电流或温度的增大而增大；于所述第一层的表面设置金属以形成所述第二层；以及图形化所述第一层和所述第二层以形成所述线路层。或，所述线路层的制备方法包括步骤：于所述导电基板的表面上设置金属以形成所述第一层；于所述第一层的表面形成所述第二层，所述第二层的电阻随电流或温度的增大而增大；以及图形化所述第一层和所述第二层以形成所述线路层。
分层制作线路层，能降低具有过流或过温自保护功能的层别的厚度，也能降低金属材质的层别的厚度，进而能有效降低成型难度和制造成本。
在一些实施例中，所述封装结构包括第一区和与所述第一区连接的第二区，所述电子元器件位于所述第一区，所述第二区位于所述第一区远离所述电子元器件的外边缘，所述导电基板对应所述第一区包括第三导电部，所述第三导电部的电阻随电流或温度的增大而增大，所述导电基板的制备方法包括步骤：贯穿金属板形成一开窗；于所述金属板上贴合一承载膜；于所述开窗内设置第三导电部，所述第三导电部的电阻随电流或温度的增大而增大；以及，移除所述承载膜，从而获得所述导电基板。
通过将距离电子元器件较近的区域内的导电基板设置成具有过流或过温自保护的功能，能减少第三导电部的面积，有效降低成本；而且，导电基板的成型方法简单，易于实现；另外，仅第三导电部具有过流或过温自保护功能，不会影响其他区域导电基板的成型方法以及电性能。
在一些实施例中，所述封装结构包括第一区和与所述第一区连接的第二区，所述电子元器件位于所述第一区，所述第二区位于所述第一区远离所述电子元器件的外边缘，所述第一区内的所述线路层的电阻随电流或温度的增大而增大。
在所述线路层靠近电子元器件的区域设计成具有过流或过温自保护的功能，能有效降低成本，不影响其他区域线路层的制造和电性能。
在一些实施例中，所述导电基板包括绝缘层和设于所述绝缘层至少一表面的导电层，所述导电层的电阻随电流或温度的增大而增大。
在绝缘层的表面形成具有过流或过温自保护功能的导电层，成型方法简单，对成型设备要求低，无需改变传统的成型设备便可实现，成本低。
在一些实施例中，所述制备方法还包括步骤：于所述封装层中设置第一导电部和第二导电部，所述第一导电部电性连接所述线路层和所述电子元器件，所述第二导电部电性连接所述线路层和所述导电基板，所述第一导电部和/或所述第二导电部的电阻随电流或温度的增大而增大。
线路层分别通过第一导电部和第二导电部实现与电子元器件和导电基板的电性连接，无需特殊成型设备及特殊工艺，制备方法简单，易于实现，成本低。
附图说明
图1是本申请一个实施例的封装模组的结构示意图。
图2是本申请一个实施例的封装结构的结构示意图。
图3是本申请另一个实施例的封装结构的结构示意图。
图4是本申请又一个实施例的封装结构的结构示意图。
图5是本申请又一个实施例的封装结构的结构示意图。
图6是本申请又一个实施例的封装结构的结构示意图。
图7是本申请又一个实施例的封装结构的结构示意图。
图8是本申请又一个实施例的封装结构的结构示意图。
图9是本申请又一个实施例的封装结构的结构示意图。
图10是本申请又一个实施例的封装结构的结构示意图。
图11是本申请又一个实施例的封装结构的结构示意图。
图12是本申请又一个实施例的封装结构的结构示意图。
图13是本申请又一个实施例的封装结构的结构示意图。
图14是本申请另一个实施例的封装模组的结构示意图。
图15是本申请一个实施例的导电基板的结构示意图。
图16是本申请一实施例在图15提供的导电基板上形成开口的结构示意图。
图17是本申请一实施例在图16提供的导电基板的表面贴合承载膜的结构示意图。
图18是本申请一实施例在图17提供的容纳腔内设置电子元器件的结构示意图。
图19是本申请一实施例在图18设置电子元器件的容纳腔内填充第一塑封部的结构示意图。
图20是本申请一实施例在图19移除承载膜的结构示意图。
图21是本申请一实施例在图20提供的导电基板的两表面形成第二塑封部的结构示意图。
图22是本申请一实施例图案化图21提供的第二塑封部以形成通孔进而形成封装层的结构示意图。
图23是在图22提供的通孔内形成导电部以及在封装层的表面形成铜层的结构示意图。
图24是图案化图23提供的导电层以形成线路层的结构示意图。
图25与图26是在图24提供的线路层的表面增层以形成介质层和另一铜层的结构示意图。
图27是本申请另一实施例在图22提供的通孔内形成导电部以及在封装层的表面形成PPTC材料层的结构示意图。
图28是图案化图27提供的PPTC材料层以形成线路层的结构示意图。
图29与图30是在图28提供的线路层的表面增层以形成介质层和另一PPTC材料层的结构示意图。
图31是本申请又一实施例在图22提供的通孔内形成导电部以及在封装层的表面形成铜层，并在铜层表面形成PPTC材料层的结构示意图。
图32是图案化图31提供的铜层和PPTC材料层以形成线路层的结构示意图。
图33与图34是在图32提供的线路层的表面增层以形成介质层和另一铜层和另一PPTC材料层的结构示意图。
图35是本申请另一实施例提供的导电基板的结构示意图。
图36是在图35提供的导电基板上形成填充口的结构示意图。
图37是在图36提供的形成有填充口的导电基板上贴合承载膜的结构示意图。
图38是在图37提供的导电基板的填充口内填充PPTC材料以形成第三导电部的结构示意图。
图39是在图38提供的第三导电部上开设开口的结构示意图。
主要元件符号说明
封装模组 1000,2000
封装结构 100’,100a,100b,100c,100d,100e,100f,100g,100h,100i,100j,100k,100l
导电基板 1’,1,1a,1b,1i,1k
绝缘层 11
导电层 12
封装层 13
开口 2’,2
电子元器件 3’,3
封装层 4’,4
第一塑封部 41
第二塑封部 42
第三塑封部 43
通孔 44
线路层 5’,5,5c,5e,5f,5j
第一层 51e,51f
第二层 52e,52f
第一线路 51j
第二线路 52j
第一导电部 61’,61,61c
第二导电部 62’,62,62c
金属板 7
表面处理层 8
承载膜 20
容纳腔 30
铜层 40,50
PPTC材料层 40c,60
第三导电部 9
开窗 70
第一区 A
第二区 B
电路板 200
连接部 300,300l
具体实施方式
下面结合本申请实施例中的附图对本申请实施例进行描述。
如图1所示，为一种封装模组1000。所述封装模组1000包括封装结构100’以及电路板200，所述封装结构100’通过多个连接部300与所述电路板200电性连接。其中，所述封装结构100’可以是一种功率半导体器件，用于进行功率处理，包括变频、变压、变流、功率管理等。所述封装模组1000应用于电子装置(图未示)中，所述电子装置可以是电能转换装置，而电能转换装置又可以搭载在电能转换设备上以完成设备的各类电力功能。例如，本实施例中所述电子装置可以应用在电动汽车动力系统领域，其中，所述电子装置可以为电机控制器，所述封装结构100’可以是装配在电机控制器中的动力转换单元；所述电子装置还可以是车载充电器(on-board charger，OBC)，所述封装结构100’是OBC中的能量转换单元；所述电子装置还可以是低压控制电源，所述封装结构100’是低压控制电源中的DC-DC转换单元等。可以理解的，在其他实施例中，所述电子装置并不限于电动汽车领域，还可以广泛地应用于传统工业控制、通信、智能电网、电器等领域，例如，可以应用于数据中心的不间断电源(uninterruptible power supply,UPS)、光伏发电设备的逆变器、服务器的电源、电器(例如冰箱)的开关电源等。还可以理解的，在其他实施例中，所述电子装置并不限定为电能转换装置，所述封装结构100’并不限定进行电能转换，还可以在电子装置中用于改变电压、频率等以实现电路控制功能。
如图2所示，为一实施例提供的一种封装结构100’，所述封装结构100’包括导电基板1’、形成于所述导电基板1’上的开口2’、容置于所述开口2’内的电子元器件3’、设于所述导电基板1’表面上的封装层4’、设于所述导电基板1’表面上的线路层5’、内埋于所述封装层4’中的第一导电部61’以及内埋于所述封装层4’中的第二导电部62’，所述封装层4’还封装所述电子元器件3’，所述第一导电部61’电性连接所述线路层5’和所述电子元器件3’，所述第二导电部62’电性连接所述线路层5’和所述导电基板1’。
可以理解的，可根据实际需要设计所述线路层5’的层数，可以是单层线路，也可以是多层线路。本实施例中，所述线路层5’为四层，分别设置在所述导电基板1’相对的两表面上，即在所述导电基板1’的同一侧设有两层所述线路层5’，其中一层内埋于所述封装层4’内形成内层线路，另一层位于所述封装层4’的表面形成外层线路。
结合图1与图2，封装结构100’通过多个连接部300实现与电路板200的电性连接。本实施例中，导电基板1’为铜基板，线路层5’的材质可以是铜，所述连接部300的材质可以是导电膏。在实际使用过程中，当电流或温度超过一定范围时，就可能导致封装结构100’内部的电子元器件3’因过流或过温烧毁，电子元器件3’烧毁后，由于封装结构100’高度封装，维修非常困难；而且，电子元器件3’烧毁的热量同时会破坏封装层4’，使烧毁面进一步延伸，最终导致整个电路板200’烧毁报废。
请参阅图3，为了解决所述封装结构100’的上述问题，本实施例提供一种封装结构100a。所述封装结构100a包括导电基板1a、形成于所述导电基板1a上的开口2、容置于所述开口2内的电子元器件3、设于所述导电基板1a表面上的封装层4以及设于所述导电基板1a的表面上的线路层5，所述封装层4封装所述电子元器件3，所述导电基板1a的电阻随电流或温度的增大而增大。
具体地，所述导电基板1a的材质包括正温度系数(PTC)材料。PTC材料是一种电阻值随温度变化呈正温度系数而变化的材料，正常温度下PTC材料表现为较低的阻值，以使与其连接的电路正常运作。但是当电路发生过电流或过温现象时，过电流产生的焦耳热使PTC材料达到高温态，或PTC材料周围过高的环境温度使其达到高温态，PTC材料的电阻异常升高，从而起到限制电路电流流过，由此具有保护电路的功能。PTC材料对电路的保护是基于高阻限流的机制，并未完全切断电路，电路中仍有很小的漏电流通过，当电流变小或温度降低，PTC材料温度下降，阻值可以逐渐恢复到初始状态，因而具有可恢复性。基于PTC材料优异的阻值变化特性，本申请将所述封装结构100a的导电基板1a采用PTC材料制备而成，当所述封装结构100a出现过流或过温时，PTC材料制作的导电基板1a的电阻升高，限制电路电流大小，当电流减小或温度降低后，所述导电基板1a的电阻恢复至初始状态，由此可以对电路起到过流或过温自保护的功能。所述导电基板1a在正常工作时不会影响电路性能，同时能够在过流或过温的情况下有效降低所述电子元器件3被烧毁的风险，进而提高所述封装结构100a的性能稳定性、良率以及使用寿命。而且，结合图2所示，将所述导电基板1a直接采用PTC材料制备而成，相较于原有导电基板1’，所述导电基板1a的厚度不会增加，有利于封装结构100a的轻薄短小化；另外，在封装结构100a中内埋所述电子元器件3时，通常所述导电基板1a的厚度需要超过所述电子元器件3的厚度，因此，尤其是针对较薄的电子元器件3，由于所述导电基板1a的厚度较薄，所述导电基板1a整体采用PTC材料制成，能够提升过流或过温自保护效果，同时，所述导电基板1a的结构更简单，便于成型。
具体地，本实施例中的PTC材料为聚合物基正温度系数(PPTC)材料，所述PPTC材料包括聚合物和导电填料，PPTC材料通过在聚合物中添加导电填料，由于导电填料的存在，使得PPTC材料在低电流或低温的状态下具有导电性，当超过一定电流或温度时，聚合物膨胀，PPTC材料的阻抗增大，起到过流或过温自保护的目的。采用PPTC材料成型所述导电基板1a，成型简单，无需采用特殊工艺和特殊的成型设备，而且聚合物基的所述导电基板1a与所述封装层4的界面相容性更好，不易分层。
所述聚合物可以是聚烯烃，具体可以是结晶性聚烯烃，例如聚乙烯(PE)、低密度聚乙烯(LDPE)、高密度聚乙烯(HDPE)、乙烯四氟乙烯共聚物(ETFE)、聚四氟乙烯(PTFE)、聚偏氟乙烯(PVDF)中的至少一种。采用结晶性聚烯烃制备的导电基板1a具有高温膨胀，低温恢复的性能外，还能够保证基板具有优良的力学性能。
所述导电填料包括导电炭黑、金属粉末和导电陶瓷中的至少一种。其中导电炭黑、金属粉末和导电陶瓷均为导电性能优良的导电填料，能够提高PPTC材料在低电流或低温的状态下的导电性。其中，所述金属粉末可以是钛粉、镍粉、铜粉等。所述导电陶瓷可以是快离子导体陶瓷粉末，例如银、铜的卤族和硫族化合物，或具有β-Al2O3结构的高迁移率单价阳离子氧化物，或具有氟化钙(CaF2)结构的高浓度缺陷的氧化物(如CaO·ZrO2、Y2O3·ZrO2)等。快离子导体陶瓷材料具有良好的快离子导体充、放电特性，且对温度和电流具有较高的敏感性，因此可以提高PPTC材料制备的导电基板1a对过流或过温的反应速度，从而提高过流或过温自保护的效果。
可以理解的，所述导电填料在所述聚合物中以颗粒状存在，且在聚合物中均匀分散，保证导电基板1a的电性能优良。本实施例中，所述导电填料的颗粒形状可以是圆球形，在其他实施例中，所述导电填料的颗粒形状还可以是具有一定长径比的细长条形或其他不规则形状。所述导电填料的添加量可以根据实际的封装的电子元器件3的类型或其他实际使用需求(例如电路的最大电流)设定。通常应用在电源类半导体器件中，所述导电填料的添加量在5wt％-80wt％范围内。
如图3所示，所述开口2通过覆膜、曝光、显影及蚀刻的方式成型。由于所述导电基板1a整体采用PPTC材料制成，采用蚀刻的方式形成所述开口2，方法简单，易于实现，且成本低廉。在其他实施例中，所述开口2还可以采用激光打孔或机械打孔的方式成型。
所述电子元器件3可包括一颗或多颗有源器件，例如有源芯片，包括但不限于电源芯片、数字芯片、射频芯片等。所述电子元器件3内埋在所述导电基板1a中，且所述封装层4完全包覆所述电子元器件3。
如图3所示，本实施例中，所述线路层5为四层，分别设置在所述导电基板1a相对的两表面上，即在所述导电基板1a的同一侧设有两层所述线路层5，其中一层内埋于所述封装层4内形成内层线路，另一层位于所述封装层4的表面形成外层线路。可以理解的，可根据实际需要设计所述线路层5的层数，所述线路层5还可以是单层，或其他超过四层的更多层。
如图3所示，所述封装层4包括容置于所述开口2内的第一塑封部41、形成于所述导电基板1a表面的第二塑封部42以及第三塑封部43，其中，第三塑封部43位于所述导电基板1a同一侧相邻的两层线路层5之间。所述第一塑封部41、所述第二塑封部42和所述第三塑封部43结合构成完全包覆所述电子元器件3的所述封装层4。由于所述导电基板1a采用PPTC材料制成，PPTC材料采用聚合物作为基质，因此能够提高第一塑封部41和第二塑封部42与导电基板1a的界面结合力，避免封装结构100内部出现分层现象。
所述第一塑封部41的材质可以选自环氧树脂(epoxy resin)、半固化片(Prepreg，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等树脂中的一种。具体地，本实施例中，所述第一塑封部41为环氧树脂。所述第一塑封部41可以采用填充的方式将封装材料充满所述开口2，可以提高第一塑封部41对电子元器件3的包覆效果，而且还能提高第一塑封部41与导电基板1a的接触面积，进而提高界面结合力，降低开口2内部缺少封装材料导致出现孔隙等缺陷。
所述第二塑封部42的材质可以选自环氧树脂(epoxy resin)、半固化片(Prepreg，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等树脂中的一种。具体地，本实施例中，所述第二塑封部42为半固化片，所述第二塑封部42可以采用压合的方式形成在所述导电基板1a的表面，采用常规压合的方式，工艺简单，成本低廉。
所述第三塑封部43的材质可以选自环氧树脂(epoxy resin)、半固化片(Prepreg，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等树脂中的一种。具体地，本实施例中，所述第二塑封部42为半固化片，所述第三塑封部43可以采用压合的方式将形成在第二塑封部42的表面，采用常规压合的方式，工艺简单，成本低廉。
如图3所示，所述封装结构100还包括内埋于所述封装层4中的第一导电部61和第二导电部62，所述第一导电部61电性连接所述线路层5和所述电子元器件3，所述第二导电部62电性连接所述线路层5和所述导电基板1a。
如图3所示，所述封装结构100a还包括形成于所述第二塑封部42和所述第三塑封部43上的多个通孔44，多个通孔44用于成型所述第一导电部61和所述第二导电部62。
所述多个通孔44通过覆膜、曝光、显影及蚀刻的方式成型，方法简单，易于实现，且成本低廉。在其他实施例中，所述多个通孔44还可以采用激光打孔或机械打孔的方式成型。
所述第一导电部61和所述第二导电部62均通过在相应的通孔44内电镀铜形成，通过电镀的方式形成所述第一导电部61和所述第二导电部62，工艺简单，便于实现，且成本低廉；而且所述第一导电部61和所述第二导电部62的结构形式可以根据实际需要设计，局限性小。其他实施例中，所述第一导电部61和所述第二导电部62还可以通过在相应通孔44内填充导电膏并固化形成，通过填充导电膏并固化的方式形成所述第一导电部61和所述第二导电部62，工艺简单，操作方便，成本低，且导电膏与所述电子元器件3和所述导电基板1a之间的接触更充分，能够提高电性连接的稳定性。
如图3所示，所述封装结构100a还包括表面处理层8，所述表面处理层8形成于最外层的所述线路层5和所述第三塑封部43的表面。
所述表面处理层8的材质可以选自具有填充和保护功能的热固化材料或光固化材料，如覆盖膜(CVL)、油墨、纯胶、ABF树脂和半固化片(PP)等。具体地，所述表面处理层8的材料为覆盖膜。所述表面处理层8还可以是护铜剂(Organic Solderability Preservatives，OSP)或化学镍金层等。
所述封装结构100a还包括多个连接垫(图未示)，所述多个连接垫设于最外层的所述线路层5远离所述电子元器件3的一侧，所述多个连接垫于所述表面处理层8露出，通过所述多个连接垫可以实现与电路板的电性连接。至少一个连接垫可以采用PPTC材料制成，通过在不同部位设置PPTC材料，可以提高封装结构100a的结构设计灵活性，连接垫采用PPTC材料制备，可对电源输入的电流具有较快的反应灵敏度，提高封装结构100a的过流或过温自保护的效果。
本实施例提供的所述封装结构100a中，采用PPTC材料制备所述导电基板1a，可在封装结构100a过流或过温时提高阻抗，从而降低流经电子元器件3的电流，防止电子元器件3被烧毁，从而达到过流或过温自保护的目的；直接将所述导电基板1a用PPTC材料制备，相较于导电基板1’，导电基板1a的厚度不会增加，且无需改变原有封装结构100’的结构形式，不会增加封装结构100a的厚度，有利于封装结构100a的轻薄短小化；而且制备工艺简单，成本低，便于量产。
请参阅图4，本申请另一实施例的封装结构100b，其与前述实施例中的封装结构100a的区别在于：本实施例中的导电基板1b采用层叠的多层结构，所述导电基板1b包括绝缘层11和与所述绝缘层11叠设的导电层12，所述导电层12的电阻随电流或温度的增大而增大。具体地，所述导电层12的材质为所述PPTC材料。
如图4所示，所述导电基板1b为三层结构，所述绝缘层11的相对两表面均形成有所述导电层12，两所述导电层12可以通过过孔实现电性连接。
所述导电层12可以通过压合或涂覆的方式形成于所述绝缘层11的表面，压合或涂覆的成型工艺简单，易于成型，成本低廉。
所述绝缘层11的材质可以选自环氧树脂(epoxy resin)、半固化片(Prepreg，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等树脂中的一种。具体地，所述绝缘层11的材质为PI。由于PPTC材料采用聚合物作为基质，因此，所述导电层12与聚合物类的所述绝缘层11的界面相容性较好，通过压合或涂覆后，所述导电层12与所述绝缘层11之间的结合力较强，不易分层，有利于提高整体导电基板1b的力学性能。
与前述实施例相比，本实施例的封装结构100b通过多层结构设计，可以使所述导电基板1b在满足电路过流或过温自保护目的的同时，减少PPTC材料的用量。尤其是针对较厚的电子元器件3，所述导电基板1b的厚度需要设计的较厚，通过将所述导电基板1b设计成所述绝缘层11和所述导电层12叠设的结构，可以减少PPTC材料的用量，有效降低成本的同时，还可以降低所述导电基板1b在电路正常工作时的电阻，提高导电基板1b在电路正常工作时的电导率。
可以理解的，在其他实施例中，所述导电基板1b中的绝缘层11还可以用导电金属层(图未示)替代，从而实现减少PPTC材料用量的目的。
请参阅图5，本申请又一实施例的封装结构100c，其与前述实施例中的封装结构100a的区别在于：本实施例中的导电基板1的材质为常规金属，直接连接所述电子元器件3和导电基板1连接的第一导电部61c和第二导电部62c，以及与所述第一导电部61c和所述第二导电部62c直接连接的线路层5c的电阻随电流或温度的增大而增大。具体地，所述第一导电部61c、所述第二导电部62c和所述线路层5c的材质为PPTC材料。
所述导电基板1的材质可以是铜。
所述线路层5c通过压合或涂覆PPTC材料并固化的方式形成于所述第二塑封部42的表面，压合或涂覆的成型工艺简单，易于成型，成本低廉。
所述第一导电部61c通过在对应电子元器件3的通孔44内填充PPTC材料并固化的方式成型，所述第二导电部62c通过在对应导电基板1的通孔44内填充PPTC材料并固化的方式成型，成型方式简单，成本低。
与前述实施例相比，本实施例的封装结构100c通过将直接连接电子元器件3和导电基板1连接的第一导电部61c、第二导电部62c以及线路层5c采用PPTC材料制成，当电子元器件3所在电路出现过流或过温时，由于电流或过高的温度会直接作用于第一导电部61c、第二导电部62c和线路层5c，能够提高PPTC材料对温度的反应速度，使PPTC材料的阻抗迅速增大，电流减小，防止电子元器件3被烧毁，从而提高过流或过温自保护的效果。而且，可以根据实际需求在封装结构中的不同部位引入PPTC材料，提高了封装结构的结构设计灵活性。
请参阅图6，本申请又一实施例的所述封装结构100d，其与前述实施例提供的封装结构100c的区别在于：所述封装结构100d的各层线路层5c、第一导电部61c和第二导电部62c的电阻均随电流或温度的增大而增大。具体地，各层线路层5c、第一导电部61c和第二导电部62c的材质均为PPTC材料。
将封装结构100d中各层线路层5c、所述第一导电部61c和所述第二导电部62c的电阻随电流或温度的增大而增大，能够增加过流或过温自保护的效果，能够提高封装模组100的过流或过温自保护的效果，尤其适用于大功率器件，且成型简单，成本低廉。尤其是第一导电部61c直接与所述电子元器件3连接，能够直接感应电子元器件3的温度以及流经电子元器件3的电流是否过大，从而迅速做出反应，降低电子元器件3烧毁的风险，提供封装结构100d的良率。
请参阅图7，本申请又一实施例的封装结构100e，其与前述实施例中的封装结构100c的区别在于：本实施例中的线路层5e包括层叠设置的第一层51e和第二层52e，所述第一层51e的电阻随电流或温度的增大而增大。具体地，所述第一层51e的材质为PPTC材料。
所述第二层52e通过电镀的方式形成于所述第一层51e的表面，成型方法简单，具体地，所述第二层52e为铜层。
所述线路层5e采用多层的结构设计，其中的所述第一层51e采用PPTC材料制成，既可以起到过流或过温自保护的目的，还能降低PPTC材料的用量，从而降低成本，而且，利用导电性较好的金属替代部分PPTC材料，还可以降低线路层5e在正常工作状态下的电阻。
请参阅图8，本申请又一实施例的封装结构100f，其与前述实施例中的封装结构100e的区别在于：本实施例中的线路层5f包括层叠设置的第一层51f和第二层52f，所述第二层52f的电阻随电流或温度的增大而增大，第一导电部61和第二导电部62采用金属材质。具体地，所述第二层52f材质为PPTC材料。
所述第一层51f通过电镀的方式形成于所述第二塑封部42的表面，成型方法简单，具体地，所述第一层51f为铜层。
所述线路层5f采用多层的结构设计，其中的所述第一层51f为铜层，所述第二层52f采用PPTC材料制成，既可以起到过流或过温自保护的目的，还能降低PPTC材料的用量，从而降低成本，而且，利用导电性较好的铜替代部分PPTC材料，还可以降低线路层5f在正常工作状态下的电阻。
请参阅图9，本申请又一实施例的封装结构100g，其与前述实施例中的封装结构100a和封装结构100d的区别在于：本实施例将前述实施例提供的封装结构100a和前述实施例提供的封装结构100d结合，其中导电基板1a、线路层5c、第一导电部61c和第二导电部62c的电阻随电流或温度的增大而增大。具体地，所述导电基板1a、所述线路层5c、所述第一导电部61c和所述第二导电部62c的材质均为PPTC材料。
将封装结构100g中所述导电基板1a、所述线路层5c、所述第一导电部61c和所述第二导电部62c均采用PPTC材料制成，能够增加过流或过温自保护的效果，尤其是适用于大功率器件。
请参阅图10，本申请又一实施例的封装结构100h，其与前述实施例中的封装结构100g的区别在于：本实施例各层的线路层5f均包括层叠设置的第一层51f和第二层52f，所述第二层52f的电阻随电流或温度的增大而增大，第一导电部61和第二导电部62的材质为金属，例如铜。具体地，所述第二层52f的材质为PPTC材料。
将封装结构100h中导电基板1a和所有第二层52f均采用PPTC材料制成，能够增加过流或过温自保护的效果，尤其是适用于大功率器件；同时线路层5f采用多层的结构设计，其中的所述第一层51f为铜层，所述第二层52f采用PPTC材料制成，既可以起到过流或过温自保护的目的，还能降低PPTC材料的用量，从而降低成本，而且，利用导电性较好的铜替代部分PPTC材料，还可以降低线路层5f在正常工作状态下的电阻。
请参阅图11，本申请又一实施例的封装结构100i，其与前述实施例中的封装结构100a的区别在于：本实施例中的封装结构100i包括第一区A和与所述第一区A连接的第二区B，所述电子元器件3位于所述第一区A，所述第二区B位于所述第一区A远离所述电子元器件3的外边缘，所述第一区A内的所述导电基板1i的电阻随电流或温度的增大而增大。具体地，所述第一区A内的所述导电基板1i的材质包括所述PPTC材料。
在所述第一区A内设置PPTC材料，对于流经所述电子元器件3的大电流或所述电子元器件3周围的过高温度，PPTC材料能够快速响应，从而提高过流或过温自保护的效果；同时还能够减少PPTC材料的用量，降低成本；另外，局部采用PPTC材料，不需要改变其他区域的原有结构及线路的材料，不会影响其他区域线路的导电性。
请参阅图12，本申请又一实施例的封装结构100j，其与前述实施例中的封装结构100i的区别在于：本实施例中的导电基板1采用常规结构和材料，所述封装结构100j包括第一区A和与所述第一区A连接的第二区B，所述电子元器件3位于所述第一区A，所述第二区B位于所述第一区A远离所述电子元器件3的外边缘，所述线路层5j包括对应所述第一区A设置的第一线路51j和与所述第一线路51j连接的第二线路52j，其中所述第一线路51j的电阻随电流或温度的增大而增大。具体地，所述第一线路51j的材质包括所述PPTC材料。
在线路层5j靠近电子元器件3的局部区域设置PPTC材料，对于流经所述电子元器件3的大电流或所述电子元器件3周围的过高温度，PPTC材料能够快速响应，从而提高过流或过温自保护的效果；同时还能够减少PPTC材料的用量，降低成本；另外，局部采用PPTC材料，不需要改变其他区域的原有结构及线路的材料，不会影响其他区域线路的导电性。
请参阅图13，本申请又一实施例的封装结构100k，其与前述实施例中的封装结构100a的区别在于：本实施例中的电子元器件3设于导电基板1k的表面上，且内埋于封装层4中，通过在导电基板1k上直接安装电子元器件3，工艺简单，易于操作，且无需对导电基板1k进行开口，降低封装难度。
结合参阅图1，本申请上述实施例中提供的封装结构100a(或100b/100c/100d/100e/100f/100g/100h/100i/100j/100k)可应用于图1中的封装模组1000中，通过在所述封装结构100a中的不同部位引入PPTC材料，使得所述封装结构100a具有过流或过温自保护的功能，当所述封装结构100a与所述电路板200通过多个连接部300实现电性连接后，不仅能够降低所述封装结构100a内部的所述电子元器件3被烧毁的风险，还能进一步降低所述电路板200因过流或过温被烧毁的风险，提高所述封装模组1000的性能稳定性，进而提高所述封装模组1000的良率和使用寿命。
请参阅图14，本申请另一实施例提供了一种封装模组2000，其与前述实施例中的封装模组1000的区别在于：至少一个连接部300l的材质为PPTC材料，封装结构100l中的导电基板1和线路层5均采用常规金属材料制成。具体地，电源输入端(Vin端)对应的所述连接部300l的材质为PPTC材料。
封装结构100l通过连接部300l与电路板200电性连接时，其中电源输入端(Vin端)的输入电流最大，将Vin端对应的连接部300l采用PPTC材料制成，可以提高PPTC材料的反应速度，从而更有效的起到过流或过温自保护的目的。
本申请一实施例还提供上述封装结构100a的制备方法，其包括如下步骤：
S101：如图15所示，提供一导电基板1a，所述导电基板1a的材质为PPTC材料。
S102：如图16所示，于所述导电基板1a上形成开口2。
本实施例中，所述开口2通过覆膜、曝光、显影及蚀刻的方式成型。由于所述导电基板1a整体采用PPTC材料制成，采用蚀刻的方式形成所述开口2，方法简单，易于实现，且成本低廉。在其他实施例中，所述开口2还可以采用激光打孔或机械打孔的方式成型。
S103，如图17所示，在所述导电基板1a上贴合一承载膜20，所述开口2的侧壁与所述承载膜20的表面共同围成一容纳腔30。
通过增加承载膜20，能够为后续内埋电子元器件3起到支撑的作用。
S104，如图18所示，于所述容纳腔30内设置电子元器件3。
通常内埋的所述电子元器件3的厚度需小于或等于所述导电基板1a的厚度，可以使所述电子元器件3完全内埋在所述导电基板1a上。
S105，如图18与图19所示，于所述容纳腔30内填充封装材料并固化以形成第一塑封部41，其中所述第一塑封部41将所述电子元器件3的上表面和侧表面完全包覆。
所述第一塑封部41所采用的封装材料可以选自环氧树脂(epoxy resin)、半固化片(Prepreg，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等树脂中的一种。具体地，本实施例中，所述第一塑封部41为环氧树脂。通过填充的方式将封装材料充满所述容纳腔30，可以提高第一塑封部41对电子元器件3的包覆效果，而且还能提高第一塑封部41与导电基板1a的接触面积，进而提高界面结合力，降低开口2内部缺少封装材料导致出现孔隙等缺陷。
S106，如图20所示，移除所述承载膜20。
S107，如图21所示，于所述导电基板1a的相对两表面分别形成第二塑封部42，所述第二塑封部42覆盖所述第一塑封部41的表面和所述电子元器件3的底表面，所述第一塑封部41和所述第二塑封部42将所述电子元器件3完全包覆。
通过上述方法实现了所述电子元器件3的内埋。采用内埋的方式有利于降低封装结构100a的轻薄短小化，且可以提高封装结构100a中电子元器件3的封装密度。
S108，如图22所示，于所述第二塑封部42上形成多个通孔44，所述导电基板1a的相对两表面和所述电子元器件3的一表面于所述通孔44露出。
所述多个通孔44通过覆膜、曝光、显影及蚀刻的方式成型，方法简单，易于实现，且成本低廉。在其他实施例中，所述多个通孔44还可以采用激光打孔或机械打孔的方式成型。
S109，如图23所示，于对应所述电子元器件3设置的通孔44内电镀铜形成第一导电部61，于对应所述导电基板1a设置的通孔44内电镀铜形成第二导电部62，并于所述第二塑封部42的表面电镀铜形成铜层40，所述铜层40分别与第一导电部61和第二导电部62电性连接。
S110，如图24所示，图形化所述铜层40以形成线路层5。
具体图形化的方法采用常规线路制作方法便可，即通过覆膜、曝光、显影以及蚀刻形成所述线路层5。
S111，如图25与图26所示，于所述第二塑封部42的表面形成第三塑封部43，并于所述第三塑封部43上形成另外的多个通孔44，于另外的多个通孔44内电镀铜形成另外的多个第二导电部62，再于所述第三塑封部43的表面形成另一铜层40。
S112，如图3所示，图形化所述另一铜层40以形成位于最外层的线路层5，并于最外层的线路层5的表面和所述第三塑封部43的表面形成表面处理层8，从而得到所述封装结构100a。
所述封装结构100a的制备方法简单，易于实现，无需改变原有封装结构的结构形式，无需特殊成型设备及特殊工艺，制备方法简单，易于实现，成本低，便于量产。
本申请一实施例还提供上述封装结构100b的制备方法，本实施例的所述封装结构100b的制备方法与前述实施例中封装结构100a的制备方法的区别在于以下步骤：
S201，结合图4所示，提供一导电基板1b，所述导电基板1b包括绝缘层11和与所述绝缘层11叠设的导电层12，所述导电层12的材质为所述PPTC材料。
所述导电层12可以通过压合或涂覆的方式形成于所述绝缘层11的表面，压合或涂覆的成型工艺简单，易于成型，成本低廉。
所述绝缘层11的材质可以选自环氧树脂(epoxy resin)、半固化片(Prepreg，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等树脂中的一种。具体地，所述绝缘层11的材质为PI。由于PPTC材料采用聚合物作为基质，因此，所述导电层12与聚合物类的所述绝缘层11的界面相容性较好，通过压合或涂覆后，所述导电层12与所述绝缘层11之间的结合力较强，不易分层，有利于提高整体导电基板1b的力学性能。
其他步骤请参见前述封装结构100a的制备方法。
结合图5所示，本申请一实施例还提供上述封装结构100c的制备方法，本实施例的所述封装结构100c的制备方法与前述实施例中封装结构100a的制备方法的区别在于：提供的导电基板1的材质为铜；在制作与电子元器件3直接相连的第一导电部61c时采用填充PTTC材料的方式形成，第二导电部62的材质为铜；采用PPTC材料制作与第一导电部61c直接相连的线路层5c，其他线路层5的制作方法请参见前述封装结构100a中的方法。其中线路层5c是通过在封装层4的一表面压合或涂覆PTTC材料并固化形成PPTC材料层，再图案化所述PPTC材料层形成。其他步骤请参见前述封装结构100a的制备方法。
结合图6所示，本申请一实施例还提供上述封装结构100d的制备方法，本实施例的所述封装结构100d的制备方法与前述实施例中封装结构100c的制备方法的区别在于：第一导电部61c、第二导电部62c和所有的所述线路层5c的材质均为PTTC材料，具体的成型方法参见前述方法。
结合图7所示，本申请一实施例还提供上述封装结构100e的制备方法，本实施例的所述封装结构100e的制备方法与前述实施例中封装结构100c的制备方法的区别在于：与电子元器件3直接连接的第一导电部61c的材质采用PPTC材料，与第一导电部61c直接连接的线路层5e包括层叠设置的第一层51e和第二层52e，所述第一层51e的材质为PPTC材料。其中所述第一层51e的具体成型方法请详参前述实施例，此处不做过多赘述。所述第二层52e通过电镀铜的方式形成于所述第一层51e的表面。
结合图8所示，本申请一实施例还提供上述封装结构100f的制备方法，本实施例的所述封装结构100f的制备方法与前述实施例中封装结构100e的制备方法的区别在于：与电子元器件3直接连接的第一导电部61通过在通孔44内电镀铜形成，其中与靠近电子元器件3的一线路层5f包括层叠设置的第一层51f和第二层52f，所述第一层51f通过电镀铜的方式形成于所述封装层4的表面，所述第二层52f的材质为PPTC材料，所述第二层52f的具体成型方法请详参前述实施例，此处不做过多赘述。
本申请一实施例还提供上述封装结构100g的制备方法，本实施例的所述封装结构100g的制备方法与前述实施例中封装结构100a的制备方法的区别在于以下步骤：
S201至S208请参见前述封装结构100a的制备步骤S101至S108。
S209，如图27所示，于所述电子元器件3对应的通孔44内填充PPTC材料并固化以形成第一导电部61c，于所述导电基板1a对应的通孔44内填充PPTC材料并固化形成第二导电部62c，并于所述第二塑封部42的表面形成PPTC材料层40c并固化，所述PPTC材料层40c与第一导电部61c和第二导电部62c电性连接。
具体地，通过将PPTC材料压合或涂覆于所述第二塑封部42的表面以形成PPTC材料层40c。
S210，如图27与图28所示，图形化所述PPTC材料层40c以形成线路层5c。具体图形化的方法采用常规线路制作方法便可，即通过覆膜、曝光、显影以及蚀刻形成所述线路层5c。
S211，如图29与图30所示，于所述线路层5c的表面通过增层的方式形成第三塑封部43和另一PPTC材料层40c，具体成型方式请参见前述。
S212，结合图9与图30所示，图形化所述另一PPTC材料层40c以形成位于最外层的线路层5c，并于最外层的线路层5c的表面和所述第三塑封部43的表面形成表面处理层8，从而得到所述封装结构100g。
本申请一实施例还提供上述封装结构100h的制备方法，本实施例的所述封装结构100h的制备方法与前述实施例中封装结构100a的制备方法的区别在于以下步骤：
S301至S308请参见前述封装结构100a的制备步骤S101至S108。
S309，如图31所示，于所述电子元器件3对应的通孔44内电镀铜形成第一导电部61，于所述导电基板1a对应的通孔44内电镀铜形成第二导电部62，于所述第二塑封部42的表面电镀铜形成铜层50，并于所述铜层50的表面形成PPTC材料层60并固化。
具体地，通过将PPTC材料压合或涂覆的方式形成PPTC材料层60。
S310，如图32所示，结合图31，图形化所述PPTC材料层60以形成第二层52f，图形化所述铜层50以形成第一层51f，其中第一层51f和第二层52f构成线路层5f。具体图形化的方法采用常规线路制作方法便可，即通过覆膜、曝光、显影以及蚀刻形成所述第一层51f和第二层52f。可以理解的，第一层51f和第二层52f可以同时进行图形化处理，也可以分步进行图形化处理，本实施方式中，所述铜层50和所述PPTC材料层60同时进行图形化处理形成所述线路层5f。
S311，如图33与图34所示，于所述线路层5f的表面通过增层的方式形成第三塑封部43和另一铜层50和另一PPTC材料层60，具体成型方式请参见前述。
S312，结合图10与图34所示，图形化所述另一铜层50和所述另一PPTC材料层60以形成位于最外层的线路层5f，并于最外层的线路层5f的表面和所述第三塑封部43的表面形成表面处理层8，从而得到所述封装结构100h。
本申请一实施例还提供上述封装结构100i的制备方法，本实施例的所述封装结构100i的制备方法与前述实施例中封装结构100a的制备方法的区别在于以下步骤：
S401，如图35所示，提供一金属板7，所述金属板7包括第一区A和与所述第一区A连接的第二区B。
S402，如图36所示，对应所述第一区A，于所述金属板7上开设一开窗70。
S403，如图37所示，在所述金属板7的表面贴合一承载膜20。
S404，如图38所示，于所述开窗70内填充PPTC材料并固化形成第三导电部9。
S405，如图39所示，于所述第三导电部9上开设开口2，从而得到导电基板1i。
后续封装结构100i的制备方法与封装结构100a的制备方法相同，请参见前述方法。
结合图12所示，本申请一实施例还提供上述封装结构100j的制备方法，本实施例的所述封装结构100j的制备方法与前述实施例中封装结构100i的制备方法的区别在于：所述封装结构100j包括第一区A，所述线路层5j在成型过程中，首先对应所述第一区A通过压合或涂覆PTTC材料并固化的方式形成第一线路51j，再在所述第一线路51j之外的其他区域电镀铜以形成第二线路52j。其余制备方法请参见前述实施例提供的封装结构100c的制备方法。
结合图13所示，本申请一实施例还提供上述封装结构100k的制备方法，本实施例的所述封装结构100k的制备方法与前述实施例中封装结构100a的制备方法的区别在于：本实施例中的导电基板1k无需开设安装电子元器件3的开口，直接将电子元器件3焊接在导电基板1k上即可。其他结构的制备方法参见前述实施例的制备方法。
结合图1所示，本申请一实施例还提供了一种封装模组1000的制备方法，具体步骤为：将前述实施例提供的封装结构100a(100b/100c/100d/100e/100f/100g/100h/100i/100j/100k)与电路板200之间通过焊接的方式形成连接部300，从而得到所述封装模组1000。
结合图14所示，本申请另一实施例还提供了一种封装模组2000的制备方法，具体步骤为：将封装结构100l的电源输入端(Vin端)涂覆或点涂PTTC材料形成连接部300l，其余连接部300采用常规焊接的方式形成，并通过所述连接部300l与电路板200实现电性连接，从而得到所述封装模组2000。
需要说明的是，以上仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内；在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (19)

1.一种封装结构，其特征在于，包括：
导电基板；
封装层，位于所述导电基板的表面上；
电子元器件，位于所述封装层中；以及
线路层，位于所述导电基板的表面上，所述线路层分别与所述导电基板和所述电子元器件电性连接；
所述导电基板和/或所述线路层的电阻随电流或温度的增大而增大。
2.根据权利要求1所述的封装结构，其特征在于，所述导电基板和/或所述线路层的材质包括正温度系数(PTC)材料。
3.根据权利要求1所述的封装结构，其特征在于，所述线路层包括靠近所述电子元器件设置的第一层和设于所述第一层远离所述电子元器件的表面的第二层，所述第一层和/或所述第二层的电阻随电流或温度的增大而增大。
4.根据权利要求1所述的封装结构，其特征在于，所述封装结构包括第一区和与所述第一区连接的第二区，所述电子元器件位于所述第一区，所述第二区位于所述第一区远离所述电子元器件的外边缘，所述第一区内的所述导电基板和/或所述线路层的电阻随电流或温度的增大而增大。
5.根据权利要求1所述的封装结构，其特征在于，所述导电基板包括绝缘层和位于所述绝缘层表面的导电层，所述导电层的电阻随电流或温度的增大而增大。
6.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括第一导电部和第二导电部，所述第一导电部和所述第二导电部均位于所述封装层中，所述第一导电部电性连接所述线路层和所述电子元器件，所述第二导电部电性连接所述线路层和所述导电基板，所述第一导电部和/或所述第二导电部的电阻随电流或温度的增大而增大。
7.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括设于所述线路层远离所述电子元器件表面的多个连接垫，至少一个所述连接垫的电阻随电流或温度的增大而增大。
8.根据权利要求1所述的封装结构，其特征在于，所述导电基板包括一开口，所述电子元器件位于所述开口内。
9.一种封装模组，其特征在于，包括封装结构、电路板以及多个连接部，所述多个连接部电性连接所述封装结构和所述电路板，所述封装结构为权利要求1至8中任一项所述的封装结构。
10.根据权利要求9所述的封装模组，其特征在于，所述连接部的电阻随电流或温度的增大而增大。
11.一种封装模组，其特征在于，包括：
封装结构，所述封装结构包括导电基板、位于所述导电基板的表面上的封装层、位于所述封装层中的电子元器件以及位于所述导电基板的表面上的线路层；
电路板；以及
多个连接部，所述多个连接部电性连接所述封装结构和所述电路板，
至少一个所述连接部的电阻随电流或温度的增大而增大。
12.一种电子装置，其特征在于，包括如权利要求9至11中任一项所述的封装模组。
13.一种封装结构的制备方法，其特征在于，包括：
于导电基板的表面上形成封装层，所述封装层内封装有电子元器件；以及
于所述导电基板的表面上形成线路层，所述线路层分别与所述导电基板和所述电子元器件电性连接，
所述导电基板和/或所述线路层的电阻随电流或温度的增大而增大，从而获得所述封装结构。
14.根据权利要求13所述的封装结构的制备方法，其特征在于，所述导电基板和/或所述线路层的材质包括PTC材料。
15.根据权利要求13所述的封装结构的制备方法，其特征在于，所述线路层包括第一层和第二层，所述第一层和/或所述第二层的电阻随电流或温度的增大而增大，
所述线路层的制备方法包括步骤：
于所述导电基板的表面上形成所述第一层，所述第一层的电阻随电流或温度的增大而增大；
于所述第一层的表面设置金属以形成所述第二层；以及
图形化所述第一层和所述第二层以形成所述线路层；
或，所述线路层的制备方法包括步骤：
于所述导电基板的表面上设置金属以形成所述第一层；
于所述第一层的表面形成所述第二层，所述第二层的电阻随电流或温度的增大而增大；以及
图形化所述第一层和所述第二层以形成所述线路层。
16.根据权利要求13所述的封装结构的制备方法，其特征在于，所述封装结构包括第一区和与所述第一区连接的第二区，所述电子元器件位于所述第一区，所述第二区位于所述第一区远离所述电子元器件的外边缘，所述导电基板对应所述第一区包括第三导电部，所述第三导电部的电阻随电流或温度的增大而增大，所述导电基板的制备方法包括步骤：
贯穿金属板形成一开窗；
于所述金属板上贴合一承载膜；
于所述开窗内设置第三导电部，所述第三导电部的电阻随电流或温度的增大而增大；以及
移除所述承载膜，从而获得所述导电基板。
17.根据权利要求13所述的封装结构的制备方法，其特征在于，所述封装结构包括第一区和与所述第一区连接的第二区，所述电子元器件位于所述第一区，所述第二区位于所述第一区远离所述电子元器件的外边缘，所述第一区内的所述线路层的电阻随电流或温度的增大而增大。
18.根据权利要求13所述的封装结构的制备方法，其特征在于，所述导电基板包括绝缘层和设于所述绝缘层至少一表面的导电层，所述导电层的电阻随电流或温度的增大而增大。
19.根据权利要求13所述的封装结构的制备方法，其特征在于，所述制备方法还包括步骤：
于所述封装层中设置第一导电部和第二导电部，所述第一导电部电性连接所述线路层和所述电子元器件，所述第二导电部电性连接所述线路层和所述导电基板，所述第一导电部和/或所述第二导电部的电阻随电流或温度的增大而增大。
CN202111229452.3A 2021-10-21 2021-10-21 封装结构及其制备方法、封装模组和电子装置 Pending CN114143956A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111229452.3A CN114143956A (zh) 2021-10-21 2021-10-21 封装结构及其制备方法、封装模组和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111229452.3A CN114143956A (zh) 2021-10-21 2021-10-21 封装结构及其制备方法、封装模组和电子装置

Publications (1)

Publication Number Publication Date
CN114143956A true CN114143956A (zh) 2022-03-04

Family

ID=80395456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111229452.3A Pending CN114143956A (zh) 2021-10-21 2021-10-21 封装结构及其制备方法、封装模组和电子装置

Country Status (1)

Country Link
CN (1) CN114143956A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294403A (ja) * 1999-04-01 2000-10-20 Murata Mfg Co Ltd チップ型サーミスタ
CN2479709Y (zh) * 2001-03-30 2002-02-27 聚鼎科技股份有限公司 多层电路板
US20060215342A1 (en) * 2005-03-28 2006-09-28 Wayne Montoya Surface mount multi-layer electrical circuit protection device with active element between PPTC layers
CN202697037U (zh) * 2012-04-13 2013-01-23 瑞侃电子(上海)有限公司 电路保护模块
CN203814038U (zh) * 2014-04-08 2014-09-03 好利来（中国）电子科技股份有限公司 一种过电流及过热保护的电路板
CN109727941A (zh) * 2017-10-31 2019-05-07 比亚迪股份有限公司 一种封装模组及其制备方法、电池保护模组
CN111479386A (zh) * 2019-01-23 2020-07-31 上海神沃电子有限公司 印刷电路保护板及usb接口电路板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294403A (ja) * 1999-04-01 2000-10-20 Murata Mfg Co Ltd チップ型サーミスタ
CN2479709Y (zh) * 2001-03-30 2002-02-27 聚鼎科技股份有限公司 多层电路板
US20060215342A1 (en) * 2005-03-28 2006-09-28 Wayne Montoya Surface mount multi-layer electrical circuit protection device with active element between PPTC layers
CN202697037U (zh) * 2012-04-13 2013-01-23 瑞侃电子(上海)有限公司 电路保护模块
CN203814038U (zh) * 2014-04-08 2014-09-03 好利来（中国）电子科技股份有限公司 一种过电流及过热保护的电路板
CN109727941A (zh) * 2017-10-31 2019-05-07 比亚迪股份有限公司 一种封装模组及其制备方法、电池保护模组
CN111479386A (zh) * 2019-01-23 2020-07-31 上海神沃电子有限公司 印刷电路保护板及usb接口电路板

Similar Documents

Publication Publication Date Title
JP4207686B2 (ja) ヒューズ、それを用いたパック電池およびヒューズ製造方法
US20060055500A1 (en) Encapsulated conductive polymer device and method of manufacturing the same
CN211879369U (zh) 芯片封装结构及电子设备
US20060152329A1 (en) Conductive polymer device and method of manufacturing same
JP5503565B2 (ja) 保護回路モジュール
JP2006279045A (ja) Ｐｐｔｃ層間に能動素子を備える表面実装多層電気回路保護デバイス
US20210267063A1 (en) Method of Direct Embedding a Lithium Ion Battery on a Flexible Printed Circuit Board
KR20010075545A (ko) 전도성 폴리머 ｐｔｃ 배터리 보호 장치 및 그 제조 방법
WO2011079549A1 (zh) 表面贴装型过电流保护元件
CN101299362B (zh) 表面贴装型高分子ptc过流过温保护元件及其制造方法
JP6716045B1 (ja) 部品内蔵基板、及び部品内蔵基板の製造方法
CN112218444B (zh) 电池保护电路封装件及其制造方法
CN114143956A (zh) 封装结构及其制备方法、封装模组和电子装置
JP5394560B2 (ja) 複合多層基板およびそれを用いたモジュール
JP5439560B2 (ja) 複合多層基板およびそれを用いたモジュール
KR101533996B1 (ko) 온도 퓨즈 기능을 가진 smd형 마이크로 복합 퓨즈 및 그 제조방법
JP5091021B2 (ja) 複合多層基板およびそれを用いたモジュール
CN116313682A (zh) 一种大电流保护元件
CN107275019A (zh) 一种具有局部制冷功能的ptc贴片元件
JP7287457B2 (ja) 固体電池
CN209929256U (zh) 具有高导热基板的大电流熔断器
CN112490234A (zh) 智能功率模块和智能功率模块的制造方法
CN100448133C (zh) 过电流保护装置及其制作方法
WO2023178528A1 (zh) 半导体器件、电子装置及半导体器件的制造方法
JP2004146419A (ja) 複合多層基板およびそれを用いたモジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination