JP3169181B2 - チップ型正特性サーミスタ - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、チップ部品として構成された正特性サーミ
スタに関し、特に、電極構造が改良されたチップ型正特
性サーミスタに関する。

［従来の技術］ 従来より、第５図に示すチップ型正特性サーミスタが
公知である。チップ型正特性サーミスタ１は、半導体化
されたチタン酸バリウム系セラミックスのような正の抵
抗温度特性を示す材料により構成された正特性サーミス
タ素体２の両端面を覆うように電極3,4を形成した構造
を有する。電極3,4は、それぞれ、Niを主体とする材料
により構成された下層3a,4aと、Agを主体とする材料で
構成された上層3b,4bとを有する。

電極3,4の形成は、従来、以下のようにして行われて
いた。まず、正特性サーミスタ素体２の外表面に、無電
解めっき法によりNiをめっきし、しかる後不要部分のNi
層を除去することにより、下層3a,4aを形成する。次
に、下層3a,4a上に、Agを主体とする導電ペーストを塗
布し、焼き付けることにより、Agを主体とする上層3b,4
bを形成していた。

下層3a,4aをNiを主体とする材料で形成しているの
は、電極3,4が、正特性サーミスタ素体２の外表面に対
してオーミック接触されねばならないからである。ま
た、Niを主体とする下層3a,4a上に、Agを主体とする上
層3b,4bを形成しているのは、はんだ付け性を高めるた
めである。

［発明が解決しようとする課題］ しかしながら、Agを焼き付けるに際し、下層3a,4aを
構成しているNiの酸化が進行し、該Niよりなる下層3a,4
aのはんだ付け性能が低下しがちであった。その結果、
はんだ付けに際し、上層3b,4b中のAgのはんだ喰われ現
象が甚だしい場合には、下層のNiのはんだ付け性が低下
しているため、チップ型正特性サーミスタ１と実装基板
上の実装部分との間の接合強度が低下するという問題が
あった。

すなわち、チップ型正特性サーミスタ１を実装基板上
に確実に実装することができなかったり、あるいは実装
し得たとしても、実装基板が撓んだりした場合等におい
て実装基板から容易に外れ落ちることがあった。

上記のように、従来のチップ型正特性サーミスタ１で
は、はんだ付け性が充分でないため、フローはんだ付け
法により実装基板上に実装することができず、またリフ
ローはんだ付け法においてもはんだ付け温度、時間及び
フラックス等の設定に多大の注意を払わねばならなかっ
た。

本発明の目的は、はんだ耐熱性すなわち耐はんだ喰わ
れ性に優れており、かつ種々のはんだ付け方法により実
装基板等に確実に実装することが可能な構造を備えたチ
ップ型正特性サーミスタを提供することにある。

［課題を解決するための手段］ 本発明は、正特性サーミスタ素体と、該サーミスタ素
体の表面に形成された一対の電極とを備えるチップ型正
特性サーミスタであって、下記の構造の電極を有するこ
とを特徴とする。

すなわち、本発明のチップ型正特性サーミスタでは、
電極は、Ti、Ni、ZnもしくはAlを主体とする材料、また
はTi、Cr、Ni、ZnもしくはAlのうちの２種以上を主体と
する材料により構成された第１の電極層と、第１の電極
層よりも外側表面側に形成されており、Ni及びCuの少な
くとも１種を主体とし、但し、第１の電極層がNiを主体
とする材料の場合には、Ni及びCuまたはCuを主体とする
材料により構成されている第２の電極層と、第２の電極
層表面に形成されたAg層と、Ag層の表面に形成されたは
んだコーティング層とを備えることを特徴とする。

［作用］ 本発明において、第１の電極層を、上記特定の材料に
より構成しているのは、正特性サーミスタ素体に対して
電極をオーミック接触で接触させるためである。すなわ
ち、正特性サーミスタにおいては、正特性サーミスタ素
体に対してオーミック接触により接触する材料で電極を
形成する必要があるが、そのために、上記のようなTi、
Ni、ZnもしくはAlを主体とする材料、またはTi、Cr、N
i、ZnもしくはAlのうちの２種以上を主体とする材料
で、第１の電極層が形成されている。

また、本発明において、第１の電極層よりも外側表面
側に形成された第２の電極層を、上記特定の材料で構成
しているのは、Ni及びCuが、はんだ耐熱性すなわち耐は
んだ喰われ性において優れているからである。

すなわち、本発明は、上層すなわち第２の電極層とし
て、はんだ付け性及び耐はんだ喰われ性に優れたNiもし
くはCuまたはこれらの合金を用いることにより、正特性
サーミスタの電極のはんだ耐熱性及びはんだ付け性を高
めたことに特徴を有するものである。

なお、第１の電極層の膜厚は、オーミック接触の得ら
れる限り任意であり、特に限定はされないが、通常は、
0.01μｍ〜5.0μｍの範囲の厚みに形成される。

また、第２の電極層についても、必要とするはんだ耐
熱性によって膜厚は適宜変更されるため、特に限定はさ
れない。通常は、0.05〜5.0μｍ程度の厚みに形成され
る。

また、はんだ付け性を高めるためのAg層及びはんだコ
ーティング層においても、所望とするはんだ付け性に応
じて適宜の膜厚に形成される。通常、Ag層は、0.05〜3.
0μｍ程度の厚みに形成される。

本発明のチップ型正特性サーミスタにおける電極形成方
法 本発明のチップ型正特性サーミスタにおいて、上記第
1,第２の電極層を含む電極は、例えば以下の方法により
形成される。

まず、第１の電極層は、Ti、Ni、ZnもしくはAlを主体
とする材料、またはTi、Cr、Ni、ZnもしくはAlのうちの
２種以上を主体とする材料を正特性サーミスタ素体表面
にスパッタリング、蒸着または溶射等により付与するこ
とにより形成される。

同様に、第２の電極層についても、スパッタリング、
蒸着または溶斜により形成されるが、好ましくは、第１
の電極層と同一方法により連続的に形成される。例え
ば、第１の電極層をスパッタリングにより形成した後
に、同一のスパッタリング装置を用いて続いて第２の電
極層を形成すれば第１の電極層を構成している金属成分
の酸化が進行する前に、第２の電極層を形成することが
できる。

［実施例の説明］ 以下、参考例、比較例及び実施例を説明することによ
り本発明を明らかにする。

参考例１ まず、正特性サーミスタ素体として、半導体化された
チタン酸バリウム系セラミックスよりなる長さ3.1mm×
幅1.6mm、厚み1.0mmのものを用意した。次に、正特性サ
ーミスタ素体の両端面を覆うように、スパッタリングに
より、0.2μｍの厚みのTi膜（第１の電極層）を形成し
た。続いて、第２の電極層として、Ti膜よりなる第１の
電極層上に、Niを1.0μｍの厚みに製膜して、チップ型
正特性サーミスタを得た。

Sn及びPbを重量比で60:40の割合で含み、かつ270±５
℃の温度にされた噴流はんだを用意し（フラックスは塩
素0.2重量％含有ロジン系フラックス）、該噴流はんだ
中に、得られたチップ型正特性サーミスタを10秒間浸漬
し、はんだ耐熱性を評価した。

その結果、電極外表面の全面にはんだが確実に付着さ
れており、かつはんだ喰われ現象は認められなかった。

比較例 参考例１で用いたのと同一の正特性サーミスタ素体の
表面に、無電解めっき法により、１μｍの厚みのNi膜を
析出させ、不要部分のNi膜を除去した。次に、Ni膜上
に、Ag含有導電ペーストを塗布し、焼き付けた。焼き付
けの条件は、最高温度域が700±10℃であり、焼付時間
は10分間とした。

Agを焼き付けて電極が形成された正特性サーミスタ素
体において、焼付後のAg膜の厚みを蛍光Ｘ線法で測定し
たところ、25μｍであった。

上記のようにして得られた比較例のチップ型正特性サ
ーミスタについても、参考例と同様にしてはんだ耐熱性
の評価を行った。その結果、比較例では、電極面にはん
だが斑点状付着していたに過ぎなかった。また、電極表
面の大半において、かなりのはんだ喰われ現象が見られ
た。

上記参考例１及び比較例の正特性サーミスタにおける
はんだ耐熱性の評価から明らかなように、参考例１の正
特性サーミスタでは、噴流はんだが確実に電極表面に付
着され、かつはんだ喰われ現象が生じず、すなわちはん
だ耐熱性においても優れていることがわかる。

参考例２ 参考例１で得られたチップ型正特性サーミスタでは、
電極の外表面はNi膜のままである。そのため、時間の経
過と共に、Ni膜の酸化によりはんだ付け性が低下するお
それがある。そこで、参考例１の正特性サーミスタにお
いてNi膜を形成した後に、引き続いてSn及びPbを60:40
で含有し、かつ250±５℃の温度の溶融はんだ中に、３
秒間浸漬し、はんだコーティング層を形成した。なお、
溶融はんだ中のフラックスは、塩素0.2重量％含有ロジ
ン系フラックスである。

このようにして得られた参考例２のチップ型正特性サ
ーミスタを、第１図及び第２図に示す。第１図におい
て、正特性サーミスタ11は、正特性サーミスタ12の両端
面を覆うように電極13,14を形成した構造を有する。電
極13,14において、13a,14aがTiよりなる第１の電極層を
13b,14bがNiよりなる第２の電極層を、13c,14cがはんだ
コーティング層を示す。

上記のようにして得られた参考例２のチップ型正特性
サーミスタを、第４図に示すように、実装基板15上の電
極15a,15bにクリームはんだを用いてはんだ付けし、は
んだ付け性すなわちはんだの濡れ性を調べた。第４図に
おいて、16a,16bは付着したクリームはんだを示す。

比較のために、参考例１で用意したチップ型正特性サ
ーミスタ10についても、同様に実装基板15上の電極15a,
15b上にクリームはんだを用いて、はんだ付けした。結
果を第３図に断面図で示す。なお、第３図において、1
7,18は電極を示す。

第３図及び第４図を比較すれば明らかなように、はん
だコーティング層が設けられた参考例２のチップ型正特
性サーミスタでは、クリームはんだ16a,16bが電極13,14
の上方まで付着しているのに対し、参考例１のチップ型
正特性サーミスタ10では、はんだコーティング層が設け
られていないため、クリームはんだ16a,16bが電極17,18
の下方部分においてのみ付着していることがわかる。

なお、参考例２のチップ型正特性サーミスタ11では、
スパッタリングによりNiからなる第２の電極層13b,14b
を形成した後、直ちにはんだコーティング層を設けた
が、これに代えて、Niよりなる第２の電極層表面に0.5
μｍの厚みのAg層を形成することも考えられる。このよ
うに、Niよりなる第２の電極層13b,14bの表面をAgによ
りコーティングすることにより、Niよりなる第２の電極
層13b,14bの表面の酸化を防止することができ、Ni層の
はんだ付け性を確保することができる。

本発明の実施例では、上記のようにAg層を表面に形成
した後に、さらにその表面にはんだ濡れ性を高めるため
に、はんだコーティング層が形成される。このように表
面にはんだコーティング層をさらに形成することによ
り、リフローはんだ法によるはんだ付けに際し、Agのマ
イグレーションを防止することも可能となる。

なお、第１図及び第２図に示したチップ型正特性サー
ミスタ11では、矩形の正特性サーミスタ素体12を用いて
チップ型正特性サーミスタを構成したが、本発明は、電
極構造に特徴を有するものであり、正特性サーミスタ素
体の形状は、図示のものに限定されない。例えば、円板
状の正特性サーミスタ素体等の他の形状の正特性サーミ
スタ素体を用いたチップ型正特性サーミスタにも本発明
を適用することができる。

［発明の効果］ 本発明によれば、上述した特定の材料よりなる第1,第
２の電極層により電極が構成されているため、チップ型
正特性サーミスタにおいて電極のはんだ耐熱性すなわち
耐はんだ喰われ性が飛躍的に高められ、従ってリフロー
はんだ付け法及びフローはんだ付け法のいずれにおいて
も実装基板上に確実に実装可能なチップ型正特性サーミ
スタを提供することが可能となる。

また、第２の電極層表面に、はんだコーティング層を
設けることによりはんだの濡れ性を高めることができ、
それによってはんだ付け性を高めることができる。

さらに、第２の電極層表面にAg層が形成されているの
で、第２の電極層の表面における酸化の進行を防止する
ことができ、それによって第２の電極層のはんだ付け性
の低下を防止することもできる。

また、Ag層上に、さらにはんだコーティング層が設け
られるので、第２の電極層のはんだ付け性の低下を防止
するだけでなく、はんだ濡れ性を高めることにより、は
んだ付け性をより一層高めることが可能となる。

【図面の簡単な説明】

第１図及び第２図は、参考例２で用意されたチップ型正
特性サーミスタの断面図及び斜視図、第３図は参考例１
で用意したチップ型正特性サーミスタの実装状態の一例
を示す断面図、第４図は参考例２で用意したチップ型正
特性サーミスタの実装状態の一例を示す断面図、第５図
は従来のチップ型正特性サーミスタを示す断面図であ
る。 図において、11はチップ型正特性サーミスタ、12は正特
性サーミスタ素体、13,14は電極、13a,14aは第１の電極
層、13b,14bは第２の電極層、13c,14cははんだコーティ
ング層を示す。

フロントページの続き (56)参考文献 特開 平１−287902（ＪＰ，Ａ) 特開 昭60−701（ＪＰ，Ａ) 特開 昭63−285918（ＪＰ，Ａ) 特開 平２−78211（ＪＰ，Ａ) 特開 平２−273901（ＪＰ，Ａ) 特開 平１−289217（ＪＰ，Ａ) 特開 平１−187801（ＪＰ，Ａ) 特開 平１−236602（ＪＰ，Ａ) 特開 平１−128501（ＪＰ，Ａ) 実開 昭57−66501（ＪＰ，Ｕ) 実開 昭63−132417（ＪＰ，Ｕ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】正特性サーミスタ素体と、該正特性サーミ
   スタ素体上に形成された一対の電極とを備え、 前記電極が、Ti、Ni、ZnもしくはAlを主体とする材料、
   またはTi、Cr、Ni、ZnもしくはAlのうちの２種以上を主
   体とする材料により構成された第１の電極層と、 前記第１の電極層よりも外表面側に形成されており、Ni
   及びCuの少なくとも１種を主体とし、但し、第１の電極
   層がNiを主体とする材料の場合にはNi及びCuまたはCuを
   主体とする材料により構成された第２の電極層と、第２
   の電極層表面に形成されたAg層と、Ag層の表面に形成さ
   れたはんだコーティング層とを有することを特徴とす
   る、チップ型正特性サーミスタ。