JP3031024B2 - チップ型セラミック電子部品の製造方法 - Google Patents
チップ型セラミック電子部品の製造方法Info
- Publication number
- JP3031024B2 JP3031024B2 JP3356025A JP35602591A JP3031024B2 JP 3031024 B2 JP3031024 B2 JP 3031024B2 JP 3356025 A JP3356025 A JP 3356025A JP 35602591 A JP35602591 A JP 35602591A JP 3031024 B2 JP3031024 B2 JP 3031024B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- chip
- electronic component
- ceramic electronic
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、セラミック電子部品
に関し、詳しくは、セラミック電子部品素体上に電極を
設けてなるチップ型正特性サーミスタなどのチップ型セ
ラミック電子部品の製造方法に関する。
に関し、詳しくは、セラミック電子部品素体上に電極を
設けてなるチップ型正特性サーミスタなどのチップ型セ
ラミック電子部品の製造方法に関する。
【０００２】
【従来の技術】チップ型セラミック電子部品（この従来
例においてはチップ型正特性サーミスタ）は、例えば、
図３に示すように、所定の特性を有するセラミック電子
部品素体（正特性サーミスタ素体）２１に電極２５を設
けることにより形成されている。そして、この従来のチ
ップ型セラミック電子部品は、図４に示すように、セラ
ミック電子部品素体２１にＮｉの無電解メッキを行い、
その表面にＮｉメッキ層２２を形成した後、Ｎｉメッキ
層２２の不要部分をエッチングなどの方法により除去
（図５）した後、図３に示すように、残ったＮｉメッキ
層（下層側電極）２２の表面にＡｇを主成分とするペー
スト２３ａを塗布し、これを焼き付けて上層側電極２３
を形成することにより製造されている。
例においてはチップ型正特性サーミスタ）は、例えば、
図３に示すように、所定の特性を有するセラミック電子
部品素体（正特性サーミスタ素体）２１に電極２５を設
けることにより形成されている。そして、この従来のチ
ップ型セラミック電子部品は、図４に示すように、セラ
ミック電子部品素体２１にＮｉの無電解メッキを行い、
その表面にＮｉメッキ層２２を形成した後、Ｎｉメッキ
層２２の不要部分をエッチングなどの方法により除去
（図５）した後、図３に示すように、残ったＮｉメッキ
層（下層側電極）２２の表面にＡｇを主成分とするペー
スト２３ａを塗布し、これを焼き付けて上層側電極２３
を形成することにより製造されている。
【０００３】
【発明が解決しようとする課題】しかし、上記従来の製
造方法においては、Ａｇペーストを焼き付けるときに下
層側電極２２を構成するＮｉの酸化が進行し、半田付け
性が著しく低下する。そのため、実装基板への実装工程
で半田付けを行う場合に、上層側電極２３を構成するＡ
ｇが半田くわれを起こすとチップ型セラミック電子部品
（チップ型正特性サーミスタ）が実装基板上から外れ落
ちてしまうという問題点がある。
造方法においては、Ａｇペーストを焼き付けるときに下
層側電極２２を構成するＮｉの酸化が進行し、半田付け
性が著しく低下する。そのため、実装基板への実装工程
で半田付けを行う場合に、上層側電極２３を構成するＡ
ｇが半田くわれを起こすとチップ型セラミック電子部品
（チップ型正特性サーミスタ）が実装基板上から外れ落
ちてしまうという問題点がある。
【０００４】また、チップ型セラミック電子部品が実装
基板上から外れ落ちてしまうほどＡｇが半田くわれを起
こしていない場合にも、チップ型セラミック電子部品
（の電極２５）と実装基板との間の接続強度が低下し、
応力がかかって実装基板がたわんだりした場合にチップ
型セラミック電子部品が外れ落ちることがあり、信頼性
に欠けるという問題点がある。
基板上から外れ落ちてしまうほどＡｇが半田くわれを起
こしていない場合にも、チップ型セラミック電子部品
（の電極２５）と実装基板との間の接続強度が低下し、
応力がかかって実装基板がたわんだりした場合にチップ
型セラミック電子部品が外れ落ちることがあり、信頼性
に欠けるという問題点がある。
【０００５】さらに、上記従来の製造方法では、実装工
程でフロー半田を適用することができず、実装方法に関
する制約がチップ型正特性サーミスタなどのチップ型セ
ラミック電子部品の用途を制約するという問題点があ
り、また、リフロー半田を行うにしても、温度、時間、
フラックスの種類などの諸条件を厳密に管理しなければ
ならず、実装工程の作業性が悪いという問題点がある。
程でフロー半田を適用することができず、実装方法に関
する制約がチップ型正特性サーミスタなどのチップ型セ
ラミック電子部品の用途を制約するという問題点があ
り、また、リフロー半田を行うにしても、温度、時間、
フラックスの種類などの諸条件を厳密に管理しなければ
ならず、実装工程の作業性が悪いという問題点がある。
【０００６】この発明は、上記の問題点を解決するもの
であり、半田耐熱性や半田付け性に優れ、リフロー半田
やフロー半田などの方法を適用して容易かつ確実に実装
することが可能なチップ型セラミック電子部品の製造方
法を提供することを目的とする。
であり、半田耐熱性や半田付け性に優れ、リフロー半田
やフロー半田などの方法を適用して容易かつ確実に実装
することが可能なチップ型セラミック電子部品の製造方
法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、この発明のチップ型セラミック電子部品は、オーミ
ック性を有する下層側電極と、半田付け性を有する上層
側電極とを備えてなる電極をセラミック電子部品素体上
に配設してなるチップ型セラミック電子部品の製造方法
において、Ｔｉ、Ｚｎ及びＡｌからなる群より選ばれる
いずれか１種の金属または前記群から選ばれる少なくと
も１種を含む合金を蒸着することにより下層側電極を形
成する工程と、前記下層側電極上に、ＮｉとＣｕのいず
れか１種の金属または少なくとも１種を含む合金を蒸着
することにより中間層電極を形成する工程と、前記中間
層電極に半田コーティングを施すことにより、前記中間
層電極上に上層側電極を形成する工程とを具備すること
を特徴とする。
に、この発明のチップ型セラミック電子部品は、オーミ
ック性を有する下層側電極と、半田付け性を有する上層
側電極とを備えてなる電極をセラミック電子部品素体上
に配設してなるチップ型セラミック電子部品の製造方法
において、Ｔｉ、Ｚｎ及びＡｌからなる群より選ばれる
いずれか１種の金属または前記群から選ばれる少なくと
も１種を含む合金を蒸着することにより下層側電極を形
成する工程と、前記下層側電極上に、ＮｉとＣｕのいず
れか１種の金属または少なくとも１種を含む合金を蒸着
することにより中間層電極を形成する工程と、前記中間
層電極に半田コーティングを施すことにより、前記中間
層電極上に上層側電極を形成する工程とを具備すること
を特徴とする。
【０００８】
【作用】下層側電極は、Ｔｉ、Ｚｎ及びＡｌからなる群
から選ばれるいずれか１種の金属または少なくとも１種
を含む合金を蒸着することにより形成されるため、下層
側電極とセラミック電子部品素体との間には安定したオ
ーミック接触が得られる。
から選ばれるいずれか１種の金属または少なくとも１種
を含む合金を蒸着することにより形成されるため、下層
側電極とセラミック電子部品素体との間には安定したオ
ーミック接触が得られる。
【０００９】そして、下層側電極上に、ＮｉとＣｕのい
ずれか１種の金属または少なくとも１種を含む合金を蒸
着して中間層電極を形成することにより、下層側電極
が、その表面に直接に半田コーティングを行うことによ
っては上層側電極を形成することができないような材料
からなる場合にも、中間層電極を介して半田コーティン
グにより上層側電極を形成することが可能になる。
ずれか１種の金属または少なくとも１種を含む合金を蒸
着して中間層電極を形成することにより、下層側電極
が、その表面に直接に半田コーティングを行うことによ
っては上層側電極を形成することができないような材料
からなる場合にも、中間層電極を介して半田コーティン
グにより上層側電極を形成することが可能になる。
【００１０】また、上層側電極は、半田コーティングに
よって形成することができるため、その形成が容易であ
るとともに、上層側電極が中間層電極を確実に覆って、
半田付け性を向上させ、フロー半田などによる実装基板
への容易な実装を可能にする作用を果たす。
よって形成することができるため、その形成が容易であ
るとともに、上層側電極が中間層電極を確実に覆って、
半田付け性を向上させ、フロー半田などによる実装基板
への容易な実装を可能にする作用を果たす。
【００１１】すなわち、従来例の製造方法のように、下
層側電極が形成されたセラミック電子部品素体を高温に
さらすようなＡｇペーストの焼付工程が不要になるた
め、下層側電極の半田付け性の低下を招くようなことが
なく、また、上層側電極が半田層であることから半田付
け性が向上し、実装工程でフロー半田を適用することが
可能になるとともに、リフロー半田付けを行う場合に
も、温度、時間、フラックスの種類などの条件を特に厳
密に管理する必要性が緩和され、実装工程において容易
かつ確実に半田付けを行うことが可能になる。
層側電極が形成されたセラミック電子部品素体を高温に
さらすようなＡｇペーストの焼付工程が不要になるた
め、下層側電極の半田付け性の低下を招くようなことが
なく、また、上層側電極が半田層であることから半田付
け性が向上し、実装工程でフロー半田を適用することが
可能になるとともに、リフロー半田付けを行う場合に
も、温度、時間、フラックスの種類などの条件を特に厳
密に管理する必要性が緩和され、実装工程において容易
かつ確実に半田付けを行うことが可能になる。
【００１２】
【実施例】以下、この発明の実施例を図に基づいて説明
する。図１及び図２は、それぞれこの発明の一実施例に
かかるチップ型セラミック電子部品を示す断面図及び斜
視図である。図１，図２に示すように、この実施例にか
かるチップ型セラミック電子部品（チップ型正特性サー
ミスタ）は、セラミック電子部品素体（正特性サーミス
タ素体）１の両端側に電極５を配設することにより形成
されている。
する。図１及び図２は、それぞれこの発明の一実施例に
かかるチップ型セラミック電子部品を示す断面図及び斜
視図である。図１，図２に示すように、この実施例にか
かるチップ型セラミック電子部品（チップ型正特性サー
ミスタ）は、セラミック電子部品素体（正特性サーミス
タ素体）１の両端側に電極５を配設することにより形成
されている。
【００１３】そして、このチップ型正特性サーミスタを
製造する場合、まず、所定の正特性を有する正特性サー
ミスタ素体１に、スパッタ蒸着法により、厚さ０．２μ
mのＴｉ薄膜を析出させて下層側電極２を形成する。次
に、この下層側電極２の表面に、スパッタ蒸着法により
厚さ１．０μmのＮｉ薄膜を析出させて中間層電極４を
形成する。その後、直ちに、中間層電極４が形成された
正特性サーミスタ素体１を、２５０℃±５℃に調整した
Ｓｎ：Ｐｂ＝６０：４０の溶融半田中に３秒間浸漬して
半田コーティングを行い、半田膜からなる上層側電極３
を形成する。なお、半田コーティングを行うにあたって
は、フラックスとして、０．２重量％のＣｌを含むロジ
ン系フラックスを使用した。
製造する場合、まず、所定の正特性を有する正特性サー
ミスタ素体１に、スパッタ蒸着法により、厚さ０．２μ
mのＴｉ薄膜を析出させて下層側電極２を形成する。次
に、この下層側電極２の表面に、スパッタ蒸着法により
厚さ１．０μmのＮｉ薄膜を析出させて中間層電極４を
形成する。その後、直ちに、中間層電極４が形成された
正特性サーミスタ素体１を、２５０℃±５℃に調整した
Ｓｎ：Ｐｂ＝６０：４０の溶融半田中に３秒間浸漬して
半田コーティングを行い、半田膜からなる上層側電極３
を形成する。なお、半田コーティングを行うにあたって
は、フラックスとして、０．２重量％のＣｌを含むロジ
ン系フラックスを使用した。
【００１４】なお、比較のために、正特性サーミスタ素
体にＮｉの無電解メッキを行って、Ｎｉメッキ層（下層
側電極）を形成した後、Ｎｉメッキ層の不要部分をエッ
チングなどの方法により除去し、次いで、残されたＮｉ
メッキ層（下層側電極）上にＡｇペーストを塗布し、こ
れを最高温度７００℃±１０℃で１０分間焼き付けて厚
さ２５μmの上層側電極（Ａｇ膜）を形成することによ
りチップ型正特性サーミスタ（比較例）を製造した。
体にＮｉの無電解メッキを行って、Ｎｉメッキ層（下層
側電極）を形成した後、Ｎｉメッキ層の不要部分をエッ
チングなどの方法により除去し、次いで、残されたＮｉ
メッキ層（下層側電極）上にＡｇペーストを塗布し、こ
れを最高温度７００℃±１０℃で１０分間焼き付けて厚
さ２５μmの上層側電極（Ａｇ膜）を形成することによ
りチップ型正特性サーミスタ（比較例）を製造した。
【００１５】上記実施例及び比較例のチップ型正特性サ
ーミスタを、２７０℃±５℃に調整したＳｎ：Ｐｂ＝６
０：４０の噴流半田中に１０秒間浸漬することにより半
田耐熱性の評価を行った。なお、フラックスとしては、
０．２重量％のＣｌを含むロジン系フラックスを使用し
た。
ーミスタを、２７０℃±５℃に調整したＳｎ：Ｐｂ＝６
０：４０の噴流半田中に１０秒間浸漬することにより半
田耐熱性の評価を行った。なお、フラックスとしては、
０．２重量％のＣｌを含むロジン系フラックスを使用し
た。
【００１６】上記の半田耐熱性テストの結果、実施例の
チップ型正特性サーミスタにおいては、電極（上層側電
極）の全面が半田で覆われており、半田くわれはまった
く認められなかった。
チップ型正特性サーミスタにおいては、電極（上層側電
極）の全面が半田で覆われており、半田くわれはまった
く認められなかった。
【００１７】一方、比較例のチップ型正特性サーミスタ
については、電極（上層側電極）の表面に半田が斑点状
に付着した状態となり、電極表面の大部分がいわゆる半
田くわれの状態を呈していた。
については、電極（上層側電極）の表面に半田が斑点状
に付着した状態となり、電極表面の大部分がいわゆる半
田くわれの状態を呈していた。
【００１８】上記実施例では、下層側電極をスパッタ蒸
着法により形成した場合について説明したが、下層側電
極はスパッタ蒸着法に限らず、真空蒸着、電子ビーム蒸
着などの他の蒸着法や、蒸着法に準ずるＣＶＤ法や溶射
法などの方法で形成することも可能であり、その場合に
も上記実施例と同様の効果を得ることができる。
着法により形成した場合について説明したが、下層側電
極はスパッタ蒸着法に限らず、真空蒸着、電子ビーム蒸
着などの他の蒸着法や、蒸着法に準ずるＣＶＤ法や溶射
法などの方法で形成することも可能であり、その場合に
も上記実施例と同様の効果を得ることができる。
【００１９】また、上記実施例では、下層側電極を構成
する材料としてＴｉを用いた場合について説明したが、
この発明において、下層側電極を構成する材料はこれに
限られるものではなく、Ｔｉ、Ｚｎ及びＡｌからなる群
より選ばれるいずれか１種の金属または少なくとも１種
を含む合金を用いて下層側電極を形成することができ
る。
する材料としてＴｉを用いた場合について説明したが、
この発明において、下層側電極を構成する材料はこれに
限られるものではなく、Ｔｉ、Ｚｎ及びＡｌからなる群
より選ばれるいずれか１種の金属または少なくとも１種
を含む合金を用いて下層側電極を形成することができ
る。
【００２０】なお、上記実施例では、下層側電極がＴｉ
蒸着膜であり、溶融半田に浸漬することにより、その上
に直接半田コーティングを行って上層側電極を形成する
ことはできないが、下層側電極の上に中間層電極として
Ｎｉを蒸着するようにしているので、その上に半田コー
ティングを行うことにより容易に上層側電極を形成する
ことができる。
蒸着膜であり、溶融半田に浸漬することにより、その上
に直接半田コーティングを行って上層側電極を形成する
ことはできないが、下層側電極の上に中間層電極として
Ｎｉを蒸着するようにしているので、その上に半田コー
ティングを行うことにより容易に上層側電極を形成する
ことができる。
【００２１】なお、上記実施例では、上層側電極を構成
する半田として、Ｓｎ：Ｐｂ＝６０：４０の半田を用い
たが、半田の組成はこれに限定されるものではなく、そ
の割合を変化させたり、他の添加成分を添加したりする
ことも可能である。
する半田として、Ｓｎ：Ｐｂ＝６０：４０の半田を用い
たが、半田の組成はこれに限定されるものではなく、そ
の割合を変化させたり、他の添加成分を添加したりする
ことも可能である。
【００２２】また、上記実施例では、中間層電極として
Ｎｉを蒸着した場合について説明したが、中間層電極を
構成する材料としてはＮｉ及びＣｕのいずれか１種の金
属または少なくとも１種を含む合金を用いることが好ま
しく、また、その形成方法としては、上記下層側電極と
同様に蒸着法を用いることが好ましい。
Ｎｉを蒸着した場合について説明したが、中間層電極を
構成する材料としてはＮｉ及びＣｕのいずれか１種の金
属または少なくとも１種を含む合金を用いることが好ま
しく、また、その形成方法としては、上記下層側電極と
同様に蒸着法を用いることが好ましい。
【００２３】さらに、上記実施例においては、チップ型
正特性サーミスタの製造方法について説明したが、この
発明はチップ型正特性サーミスタに限られるものではな
く、チップ型負特性サーミスタなどの他のチップ型セラ
ミック電子部品の製造方法にも適用することが可能であ
る。
正特性サーミスタの製造方法について説明したが、この
発明はチップ型正特性サーミスタに限られるものではな
く、チップ型負特性サーミスタなどの他のチップ型セラ
ミック電子部品の製造方法にも適用することが可能であ
る。
【００２４】
【発明の効果】上述のように、この発明のチップ型セラ
ミック電子部品の製造方法は、Ｔｉ、Ｚｎ及びＡｌから
なる群から選ばれるいずれか１種の金属または少なくと
も１種を含む合金を蒸着することにより下層側電極を形
成するとともに、下層側電極上に、ＮｉとＣｕのいずれ
か１種の金属または少なくとも１種を含む合金を蒸着し
て中間層電極を形成し、この中間層電極に半田コーティ
ングを施してこれを上層側電極とするようにしているの
で、下層側電極が、その表面に直接に半田コーティング
を行うことによって上層側電極を形成することができな
いような材料からなる場合にも、上層側電極を容易、か
つ、確実に形成することができるとともに、下層側電極
が形成されたセラミック電子部品素体を高温にさらすよ
うな工程（例えば、従来例の、Ａｇペーストの焼付工程
など）がないので、下層側電極の半田付け性を特に低下
させるようなことがなく、また、上層側電極が半田層で
あることから、全体的な半田付け性が向上し、信頼性が
向上する。
ミック電子部品の製造方法は、Ｔｉ、Ｚｎ及びＡｌから
なる群から選ばれるいずれか１種の金属または少なくと
も１種を含む合金を蒸着することにより下層側電極を形
成するとともに、下層側電極上に、ＮｉとＣｕのいずれ
か１種の金属または少なくとも１種を含む合金を蒸着し
て中間層電極を形成し、この中間層電極に半田コーティ
ングを施してこれを上層側電極とするようにしているの
で、下層側電極が、その表面に直接に半田コーティング
を行うことによって上層側電極を形成することができな
いような材料からなる場合にも、上層側電極を容易、か
つ、確実に形成することができるとともに、下層側電極
が形成されたセラミック電子部品素体を高温にさらすよ
うな工程（例えば、従来例の、Ａｇペーストの焼付工程
など）がないので、下層側電極の半田付け性を特に低下
させるようなことがなく、また、上層側電極が半田層で
あることから、全体的な半田付け性が向上し、信頼性が
向上する。
【００２５】また、半田付け性が向上するため、実装工
程でフロー半田を適用することが可能になるとともに、
リフロー半田付けを行う場合にも半田付け条件が緩和さ
れるため、実装工程における制約を排除して実装コスト
を低減することが可能になるとともに、その用途を拡大
することができるようになる。
程でフロー半田を適用することが可能になるとともに、
リフロー半田付けを行う場合にも半田付け条件が緩和さ
れるため、実装工程における制約を排除して実装コスト
を低減することが可能になるとともに、その用途を拡大
することができるようになる。
【図１】この発明の一実施例にかかるチップ型セラミッ
ク電子部品（チップ型正特性サーミスタ）を示す断面図
である。
ク電子部品（チップ型正特性サーミスタ）を示す断面図
である。
【図２】この発明の一実施例にかかるチップ型セラミッ
ク電子部品（チップ型正特性サーミスタ）を示す斜視図
である。
ク電子部品（チップ型正特性サーミスタ）を示す斜視図
である。
【図３】従来のチップ型セラミック電子部品を示す斜視
図である。
図である。
【図４】従来のチップ型セラミック電子部品の製造工程
を示す斜視図である。
を示す斜視図である。
【図５】従来のチップ型セラミック電子部品の製造工程
を示す斜視図である。
を示す斜視図である。
１ セラミック電子部品素体（正特性サーミ
スタ素体） ２ 下層側電極 ３ 上層側電極 ４ 中間層電極 ５ 電極
スタ素体） ２ 下層側電極 ３ 上層側電極 ４ 中間層電極 ５ 電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−159102（ＪＰ，Ａ) 特公 昭47−25954（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01C 7/02 - 7/22
Claims (1)
- 【請求項１】オーミック性を有する下層側電極と、半田
付け性を有する上層側電極とを備えてなる電極をセラミ
ック電子部品素体上に配設してなるチップ型セラミック
電子部品の製造方法において、 Ｔｉ、Ｚｎ及びＡｌからなる群より選ばれるいずれか１
種の金属または前記群から選ばれる少なくとも１種を含
む合金を蒸着することにより下層側電極を形成する工程
と、前記下層側電極上に、ＮｉとＣｕのいずれか１種の金属
または少なくとも１種を含む合金を蒸着することにより
中間層電極を形成する工程と、 前記中間層電極に半田コーティングを施すことにより、
前記中間層電極上に上層側電極を形成する工程とを具備
することを特徴とするチップ型セラミック電子部品の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3356025A JP3031024B2 (ja) | 1991-12-22 | 1991-12-22 | チップ型セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3356025A JP3031024B2 (ja) | 1991-12-22 | 1991-12-22 | チップ型セラミック電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175011A JPH05175011A (ja) | 1993-07-13 |
| JP3031024B2 true JP3031024B2 (ja) | 2000-04-10 |
Family
ID=18446948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3356025A Expired - Lifetime JP3031024B2 (ja) | 1991-12-22 | 1991-12-22 | チップ型セラミック電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3031024B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5293506B2 (ja) | 2009-08-31 | 2013-09-18 | Ｔｄｋ株式会社 | セラミック電子部品及びセラミック電子部品の製造方法 |
-
1991
- 1991-12-22 JP JP3356025A patent/JP3031024B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175011A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4441118A (en) | Composite copper nickel alloys with improved solderability shelf life | |
| JP3477692B2 (ja) | 電子部品 | |
| JPH06196349A (ja) | タンタルコンデンサ用銅系リードフレーム材及びその製造方法 | |
| JPH11222659A (ja) | 金属複合帯板を製造する方法 | |
| JPH04329891A (ja) | 錫めっき銅合金材およびその製造方法 | |
| US4615908A (en) | Method for the manufacture of plasma-polymer multilayer capacitors | |
| JP2760107B2 (ja) | セラミックス基板の表面構造およびその製造方法 | |
| JP3031024B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JP3730120B2 (ja) | 無鉛基板の製法 | |
| JPS58178903A (ja) | 導電性ペ−スト | |
| JP3019567B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JP3031025B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JP3169181B2 (ja) | チップ型正特性サーミスタ | |
| JP2798512B2 (ja) | 錫めっき銅合金材およびその製造方法 | |
| JPH0137876B2 (ja) | ||
| JPH068053B2 (ja) | サ−マルヘツド | |
| JP2976048B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JPH06150802A (ja) | チップ型ヒューズ抵抗器 | |
| JP2001011612A (ja) | ターゲット材料、電極材料、及び実装部品 | |
| JP3031026B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JPH08330105A (ja) | 電子部品 | |
| JPH09260106A (ja) | 電子部品の製造方法 | |
| JPH0783172B2 (ja) | 配線基板 | |
| JPS63249666A (ja) | サ−マルヘツド | |
| JPS6199319A (ja) | セラミツク電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |