JPH05175011A - チップ型セラミック電子部品の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 半田耐熱性や半田付け性を向上させ、実装工
程においてフロー半田などの方法を適用して、容易かつ
確実に実装することを可能にする。 【構成】 Ｔｉ、Ｃｒ、Ｎｉ、Ｚｎ及びＡｌからなる群
より選ばれるいずれか１種の金属または前記群から選ば
れる少なくとも１種を含む合金を蒸着することにより下
層側電極２を形成するとともに、下層側電極２に半田コ
ーティングを施すことにより上層側電極３を形成する。
また、必要に応じて、下層側電極２を形成した後、その
上にＮｉとＣｕのいずれか１種または少なくとも１種を
含む合金を蒸着することにより、下層側電極２と上層側
電極３との間に中間層電極４を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、セラミック電子部品
に関し、詳しくは、セラミック電子部品素体上に電極を
設けてなるチップ型正特性サーミスタなどのチップ型セ
ラミック電子部品の製造方法に関する。

【０００２】

【従来の技術】チップ型セラミック電子部品（この従来
例においてはチップ型正特性サーミスタ）は、例えば、
図３に示すように、所定の特性を有するセラミック電子
部品素体（正特性サーミスタ素体）２１に電極２５を設
けることにより形成されている。そして、この従来のチ
ップ型セラミック電子部品は、図４に示すように、セラ
ミック電子部品素体２１にＮｉの無電解メッキを行い、
その表面にＮｉメッキ層２２を形成した後、Ｎｉメッキ
層２２の不要部分をエッチングなどの方法により除去
（図５）した後、図３に示すように、残ったＮｉメッキ
層（下層側電極）２２の表面にＡｇを主成分とするペー
スト２３ａを塗布し、これを焼き付けて上層側電極２３
を形成することにより製造されている。

【０００３】

【発明が解決しようとする課題】しかし、上記従来の製
造方法においては、Ａｇペーストを焼き付けるときに下
層側電極２２を構成するＮｉの酸化が進行し、半田付け
性が著しく低下する。そのため、実装基板への実装工程
で半田付けを行う場合に、上層側電極２３を構成するＡ
ｇが半田くわれを起こすとチップ型セラミック電子部品
（チップ型正特性サーミスタ）が実装基板上から外れ落
ちてしまうという問題点がある。

【０００４】また、チップ型セラミック電子部品が実装
基板上から外れ落ちてしまうほどＡｇが半田くわれを起
こしていない場合にも、チップ型セラミック電子部品
（の電極２５）と実装基板との間の接続強度が低下し、
応力がかかって実装基板がたわんだりした場合にチップ
型セラミック電子部品が外れ落ちることがあり、信頼性
に欠けるという問題点がある。

【０００５】さらに、上記従来の製造方法では、実装工
程でフロー半田を適用することができず、実装方法に関
する制約がチップ型正特性サーミスタなどのチップ型セ
ラミック電子部品の用途を制約するという問題点があ
り、また、リフロー半田を行うにしても、温度、時間、
フラックスの種類などの諸条件を厳密に管理しなければ
ならず、実装工程の作業性が悪いという問題点がある。

【０００６】この発明は、上記の問題点を解決するもの
であり、半田耐熱性や半田付け性に優れ、リフロー半田
やフロー半田などの方法を適用して容易かつ確実に実装
することが可能なチップ型セラミック電子部品の製造方
法を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、この発明のチップ型セラミック電子部品は、オーミ
ック性を有する下層側電極と、半田付け性を有する上層
側電極とを備えてなる電極をセラミック電子部品素体上
に配設してなるチップ型セラミック電子部品の製造方法
において、Ｔｉ、Ｃｒ、Ｎｉ、Ｚｎ及びＡｌからなる群
より選ばれるいずれか１種の金属または前記群から選ば
れる少なくとも１種を含む合金を蒸着することにより下
層側電極を形成する工程と、前記下層側電極に半田コー
ティングを施すことにより上層側電極を形成する工程と
を具備することを特徴とする。

【０００８】また、前記下層側電極を形成した後、その
上にＮｉとＣｕのいずれか１種の金属または少なくとも
１種を含む合金を蒸着することにより、下層側電極と上
層側電極との間に中間層電極を形成する工程を設けても
よい。

【０００９】

【作用】下層側電極は、Ｔｉ、Ｃｒ、Ｎｉ、Ｚｎ及びＡ
ｌからなる群から選ばれるいずれか１種の金属または少
なくとも１種を含む合金を蒸着することにより形成され
るため、下層側電極とセラミック電子部品素体との間に
は安定したオーミック接触が得られる。そして、上層側
電極は、半田コーティングを施すことにより形成される
ため、容易に上層側電極の形成を行うことが可能になる
とともに、上層側電極が下層側電極を確実に覆って、半
田付け性を向上させ、フロー半田などによる実装基板へ
の容易な実装を可能にする。すなわち、従来例の製造方
法のように、下層側電極が形成されたセラミック電子部
品素体を高温にさらすようなＡｇペーストの焼付工程が
ないため、下層側電極の半田付け性が特に低下するよう
なことがなく、また、上層側電極が半田層であることか
ら半田付け性が向上し、実装工程でフロー半田を適用す
ることが可能になるとともに、リフロー半田付けを行う
場合にも、温度、時間、フラックスの種類などの条件を
特に厳密に管理する必要性が緩和され、実装工程におい
て容易かつ確実に半田付けを行うことが可能になる。

【００１０】また、下層側電極が、半田コーティングを
行うことによっては直接に上層側電極を形成できないよ
うな材料からなる場合にも、ＮｉとＣｕのいずれか１種
の金属または少なくとも１種を含む合金を蒸着して中間
層電極を形成することによりこれを介して半田コーティ
ングを行い、上層側電極を形成することができる。

【００１１】

【実施例】以下、この発明の実施例を図に基づいて説明
する。図１及び図２は、それぞれこの発明の一実施例に
かかるチップ型セラミック電子部品を示す断面図及び斜
視図である。図１，図２に示すように、この実施例にか
かるチップ型セラミック電子部品（チップ型正特性サー
ミスタ）は、セラミック電子部品素体（正特性サーミス
タ素体）１の両端側に電極５を配設することにより形成
されている。

【００１２】そして、このチップ型正特性サーミスタを
製造する場合、まず、所定の正特性を有する正特性サー
ミスタ素体１に、スパッタ蒸着法により、厚さ０．２μ
mのＴｉ薄膜を析出させて下層側電極２を形成する。次
に、この下層側電極２の表面に、スパッタ蒸着法により
厚さ１．０μmのＮｉ薄膜を析出させて中間層電極４を
形成する。その後、直ちに、中間層電極４が形成された
正特性サーミスタ素体１を、２５０℃±５℃に調整した
Ｓｎ：Ｐｂ＝６０：４０の溶融半田中に３秒間浸漬して
半田コーティングを行い、半田膜からなる上層側電極３
を形成する。なお、半田コーティングを行うにあたって
は、フラックスとして、０．２重量％のＣｌを含むロジ
ン系フラックスを使用した。

【００１３】なお、比較のために、正特性サーミスタ素
体にＮｉの無電解メッキを行って、Ｎｉメッキ層（下層
側電極）を形成した後、Ｎｉメッキ層の不要部分をエッ
チングなどの方法により除去し、次いで、残されたＮｉ
メッキ層（下層側電極）上にＡｇペーストを塗布し、こ
れを最高温度７００℃±１０℃で１０分間焼き付けて厚
さ２５μmの上層側電極（Ａｇ膜）を形成することによ
りチップ型正特性サーミスタ（比較例）を製造した。

【００１４】上記実施例及び比較例のチップ型正特性サ
ーミスタを、２７０℃±５℃に調整したＳｎ：Ｐｂ＝６
０：４０の噴流半田中に１０秒間浸漬することにより半
田耐熱性の評価を行った。なお、フラックスとしては、
０．２重量％のＣｌを含むロジン系フラックスを使用し
た。

【００１５】上記の半田耐熱性テストの結果、実施例の
チップ型正特性サーミスタにおいては、電極（上層側電
極）の全面が半田で覆われており、半田くわれはまった
く認められなかった。

【００１６】一方、比較例のチップ型正特性サーミスタ
については、電極（上層側電極）の表面に半田が斑点状
に付着した状態となり、電極表面の大部分がいわゆる半
田くわれの状態を呈していた。

【００１７】上記実施例では、下層側電極をスパッタ蒸
着法により形成した場合について説明したが、下層側電
極はスパッタ蒸着法に限らず、真空蒸着、電子ビーム蒸
着などの他の蒸着法や、蒸着法に準ずるＣＶＤ法や溶射
法などの方法で形成することも可能であり、その場合に
も上記実施例と同様の効果を得ることができる。

【００１８】また、上記実施例では、下層側電極を構成
する材料としてＴｉを用いた場合について説明したが、
この発明において、下層側電極を構成する材料はこれに
限られるものではなく、Ｔｉ、Ｃｒ、Ｎｉ、Ｚｎ及びＡ
ｌからなる群より選ばれるいずれか１種の金属または少
なくとも１種を含む合金を用いて下層側電極を形成する
ことができる。

【００１９】さらに、上記実施例では、下層側電極とし
てＴｉを蒸着しており、Ｔｉからなる下層側電極には、
溶融半田に浸漬することにより直接に半田コーティング
を行うことができないので、中間層電極としてＮｉを蒸
着しているが、下層側電極が、溶融半田に浸漬すること
により直接半田コーティングを行うことが可能な材料、
例えば、Ｎｉなどから形成されているような場合には、
中間層電極を形成することなく、下層側電極に直接に半
田コーティングして上層側電極を形成することも可能で
ある。

【００２０】なお、上記実施例では、上層側電極を構成
する半田として、Ｓｎ：Ｐｂ＝６０：４０の半田を用い
たが、半田の組成はこれに限定されるものではなく、そ
の割合を変化させたり、他の添加成分を添加したりする
ことも可能である。

【００２１】また、上記実施例では、中間層電極として
Ｎｉを蒸着した場合について説明したが、中間層電極を
構成する材料としてはＮｉ及びＣｕのいずれか１種の金
属または少なくとも１種を含む合金を用いることが好ま
しく、また、その形成方法としては、上記下層側電極と
同様に蒸着法を用いることが好ましい。

【００２２】さらに、上記実施例においては、チップ型
正特性サーミスタの製造方法について説明したが、この
発明はチップ型正特性サーミスタに限られるものではな
く、チップ型負特性サーミスタなどの他のチップ型セラ
ミック電子部品の製造方法にも適用することが可能であ
る。

【００２３】

【発明の効果】上述のように、この発明のチップ型セラ
ミック電子部品の製造方法は、Ｔｉ、Ｃｒ、Ｎｉ、Ｚｎ
及びＡｌからなる群から選ばれるいずれか１種の金属ま
たは少なくとも１種を含む合金を蒸着することにより下
層側電極を形成するとともに、下層側電極に半田コーテ
ィングを施しこれを上層側電極としているので、上層側
電極を容易に形成することができるとともに、下層側電
極が形成されたセラミック電子部品素体を高温にさらす
ような工程（例えば、従来例の、Ａｇペーストの焼付工
程など）がないので、下層側電極の半田付け性を特に低
下させるようなことがなく、また、上層側電極が半田層
であることから、全体的な半田付け性が向上し、信頼性
が向上する。

【００２４】また、半田耐熱性などの半田付け性が向上
するため、実装工程でフロー半田を適用することが可能
になるとともに、リフロー半田付けを行う場合にも半田
付け条件が緩和され、実装工程において容易かつ確実に
半田付けを行うことが可能になり、実装工程における制
約を排除して実装コストを低減するとともに、その用途
を拡大することができる。

【００２５】なお、下層側電極が、半田コーティングを
行うことによっては直接に上層側電極を形成できないよ
うな材料からなる場合にも、ＮｉとＣｕのいずれか１種
の金属または少なくとも１種を含む合金を蒸着して中間
層電極を形成し、これを介して半田コーティングを行う
ことにより上層側電極を形成することが可能になり、上
記実施例と同様の効果を得ることができる。

【図面の簡単な説明】

【図１】この発明の一実施例にかかるチップ型セラミッ
ク電子部品（チップ型正特性サーミスタ）を示す断面図
である。

【図２】この発明の一実施例にかかるチップ型セラミッ
ク電子部品（チップ型正特性サーミスタ）を示す斜視図
である。

【図３】従来のチップ型セラミック電子部品を示す斜視
図である。

【図４】従来のチップ型セラミック電子部品の製造工程
を示す斜視図である。

【図５】従来のチップ型セラミック電子部品の製造工程
を示す斜視図である。

【符号の説明】

１ セラミック電子部品素体（正特性サーミ
スタ素体） ２ 下層側電極 ３ 上層側電極 ４ 中間層電極 ５ 電極

Claims (2)

【特許請求の範囲】
1. 【請求項１】 オーミック性を有する下層側電極と、半
   田付け性を有する上層側電極とを備えてなる電極をセラ
   ミック電子部品素体上に配設してなるチップ型セラミッ
   ク電子部品の製造方法において、Ｔｉ、Ｃｒ、Ｎｉ、Ｚ
   ｎ及びＡｌからなる群より選ばれるいずれか１種の金属
   または前記群から選ばれる少なくとも１種を含む合金を
   蒸着することにより下層側電極を形成する工程と、前記
   下層側電極に半田コーティングを施すことにより上層側
   電極を形成する工程とを具備することを特徴とするチッ
   プ型セラミック電子部品の製造方法。
2. 【請求項２】 前記下層側電極を形成した後、その上に
   ＮｉとＣｕのいずれか１種の金属または少なくとも１種
   を含む合金を蒸着することにより、前記下層側電極と前
   記上層側電極との間に中間層電極を形成する工程を具備
   することを特徴とする請求項１記載のチップ型セラミッ
   ク電子部品の製造方法。