JPH068053B2 - サ−マルヘツド - Google Patents
サ−マルヘツドInfo
- Publication number
- JPH068053B2 JPH068053B2 JP61219327A JP21932786A JPH068053B2 JP H068053 B2 JPH068053 B2 JP H068053B2 JP 61219327 A JP61219327 A JP 61219327A JP 21932786 A JP21932786 A JP 21932786A JP H068053 B2 JPH068053 B2 JP H068053B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- electrode
- soldering
- thermal head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/335—Structure of thermal heads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/36—Material effects
- H01L2924/365—Metallurgical effects
- H01L2924/3651—Formation of intermetallics
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜型のサーマルヘッドに係り、特に製造及び
修復時におけるはんだ付け作業面で改善されたサーマル
ヘッドに関する。
修復時におけるはんだ付け作業面で改善されたサーマル
ヘッドに関する。
従来のサーマルヘッドのはんだ接続のための電極は、第
１図の如く、配線層上に接着用金属２（主としてクロ
ム）、拡散防止用金属３（例えばCu,Cu+Cr,Ni,Pd,Al,Rh
など）を順次積層したもので、夫々必要に応じ電極厚さ
やはんだ濡れ性が決められていた。例えばCuは１回のは
んだ付けで１〜数μｍ程度が溶融はんだ中に溶け込むた
め、少くともこの厚さ以上のCu層厚さが必要である。ま
た、はんだ接続のやり直しが必要なときは２回のはんだ
溶融を生ずるのでCu層の厚さは少くとも３〜４μｍ以上
にする必要がある。このように膜厚大なる金属層をサー
マルヘッドの基板上に形成すると内部応力による基板の
破壊や金属層自体の割れが発生し易い。また、電極上に
保護層を形成する場合には基板と電極との段差に起因す
る欠陥が発生しやすい。拡散防止用の金属としてCu以外
の材料でその必要厚さがCuの数分の１ですむものがある
が、はんだ濡れ性が悪いために接続不良を起したり、Pd
やPhの如く非常に高価である等の問題点がある。
１図の如く、配線層上に接着用金属２（主としてクロ
ム）、拡散防止用金属３（例えばCu,Cu+Cr,Ni,Pd,Al,Rh
など）を順次積層したもので、夫々必要に応じ電極厚さ
やはんだ濡れ性が決められていた。例えばCuは１回のは
んだ付けで１〜数μｍ程度が溶融はんだ中に溶け込むた
め、少くともこの厚さ以上のCu層厚さが必要である。ま
た、はんだ接続のやり直しが必要なときは２回のはんだ
溶融を生ずるのでCu層の厚さは少くとも３〜４μｍ以上
にする必要がある。このように膜厚大なる金属層をサー
マルヘッドの基板上に形成すると内部応力による基板の
破壊や金属層自体の割れが発生し易い。また、電極上に
保護層を形成する場合には基板と電極との段差に起因す
る欠陥が発生しやすい。拡散防止用の金属としてCu以外
の材料でその必要厚さがCuの数分の１ですむものがある
が、はんだ濡れ性が悪いために接続不良を起したり、Pd
やPhの如く非常に高価である等の問題点がある。
上記の問題に対して、特開昭57-235035に記載されてい
るように、線材上にCu,Ni，及びSnを順次形成し、Niの
濡れ性の不具合をSn層被覆で改善している例がある。し
かし、この場合、工程数が増える、はんだ成分金属との
間に脆い合金層を作るので信頼性が低下する等の問題が
ある。
るように、線材上にCu,Ni，及びSnを順次形成し、Niの
濡れ性の不具合をSn層被覆で改善している例がある。し
かし、この場合、工程数が増える、はんだ成分金属との
間に脆い合金層を作るので信頼性が低下する等の問題が
ある。
また、サーマルヘッドには発熱抵抗体素子を駆動するた
めのＩＣまたはＬＳＩを搭載しており、これらを基板上
の配線特定部分に接続する場合は多数の接続点を同時接
続する必要がある。この場合、個々の接続点に於けるは
んだ量を等しくして各接続点と接続するＬＳＩ搭載基板
との間隔を均等に保つようにしないと接続不良箇所が発
生する恐れがある。この対策は各接続点における溶融は
んだの厚さを均等にすることであるが、それには各接続
点において必要以上にはんだ濡れが広がらないように個
々のはんだ濡れ面積を規制する必要がある。
めのＩＣまたはＬＳＩを搭載しており、これらを基板上
の配線特定部分に接続する場合は多数の接続点を同時接
続する必要がある。この場合、個々の接続点に於けるは
んだ量を等しくして各接続点と接続するＬＳＩ搭載基板
との間隔を均等に保つようにしないと接続不良箇所が発
生する恐れがある。この対策は各接続点における溶融は
んだの厚さを均等にすることであるが、それには各接続
点において必要以上にはんだ濡れが広がらないように個
々のはんだ濡れ面積を規制する必要がある。
上記従来技術によるサーマルヘッドでは、電極端子また
はパット部のはんだ付け作業面の配慮がされておらず、
問題点を有しながらもはんだ付け電極部分は拡散防止層
を非常に厚く形成する必要があり、製造コストもそれだ
け高くなつていた。
はパット部のはんだ付け作業面の配慮がされておらず、
問題点を有しながらもはんだ付け電極部分は拡散防止層
を非常に厚く形成する必要があり、製造コストもそれだ
け高くなつていた。
本発明の目的は、はんだ付け性が良く、かつ電極として
の厚さが薄くて済む電極材料を用いることによりはんだ
付作業面で改善されたサーマルヘッドを提供することに
ある。また他の目的とすることは、はんだ付け性の良い
電極面にははんだ付け作業をする場合に、はんだ濡れ部
分を規制するためのはんだ濡れ防止用ダムの材料並びに
その形成方法を提供するにある。
の厚さが薄くて済む電極材料を用いることによりはんだ
付作業面で改善されたサーマルヘッドを提供することに
ある。また他の目的とすることは、はんだ付け性の良い
電極面にははんだ付け作業をする場合に、はんだ濡れ部
分を規制するためのはんだ濡れ防止用ダムの材料並びに
その形成方法を提供するにある。
上記目的は、溶融はんだに対する濡れ性がよくはんだ成
分金属（Sn,Pb,In等）の拡散速度の小さい金属を電極ま
たは電極の一部として用いることにより達成される。単
体の金属材料ではんだ付けに於けるすべての条件を満た
すものは見当らないので種々の合金材料について検討し
た。その結果、脆い中間層（金属間化合物）の生成が
無いこと、はんだの主成分金属（Sn,Pb,In等）につい
ても脆い金属間化合物を生成しないこと、はんだに対
して濡れ性が良好であること、耐蝕性が優れているこ
と、電極としての形状の形成が容易であること等の諸
条件を満たすものとして、Ni-Cu合金を見出し、サーマ
ルヘッドのはんだ付け用電極端子またはパット部にNi-C
u合金層を用いることにした。
分金属（Sn,Pb,In等）の拡散速度の小さい金属を電極ま
たは電極の一部として用いることにより達成される。単
体の金属材料ではんだ付けに於けるすべての条件を満た
すものは見当らないので種々の合金材料について検討し
た。その結果、脆い中間層（金属間化合物）の生成が
無いこと、はんだの主成分金属（Sn,Pb,In等）につい
ても脆い金属間化合物を生成しないこと、はんだに対
して濡れ性が良好であること、耐蝕性が優れているこ
と、電極としての形状の形成が容易であること等の諸
条件を満たすものとして、Ni-Cu合金を見出し、サーマ
ルヘッドのはんだ付け用電極端子またはパット部にNi-C
u合金層を用いることにした。
また、他の目的は上記Ni-Cu合金材使用の端子またはパ
ット部のはんだ付け点の周縁部に、耐熱性レジンまたは
無機系の酸化物・窒化物よりなる所定形状のダムを形成
する事により達成できる。
ット部のはんだ付け点の周縁部に、耐熱性レジンまたは
無機系の酸化物・窒化物よりなる所定形状のダムを形成
する事により達成できる。
Ni-Cu合金層により耐食性が向上し300〜350℃の大気中
に於いても酸化の進行は極めて遅く、通常の製造プロセ
ス及びはんだ付け作業において特に問題を起こすことが
ない。はんだ付け時にはフラックス使用で瞬時に濡れ、
Cu電極と同程度のはんだ濡れ性が良い。一方、63 Sn/37
Pbはんだを用いてはんだの拡散速度を調べた結果、Cu
単体と比較して約100分の１であることがわかつた。従
つて250℃ではんだ接続を行う場合のNi-Cu合金電極とし
ての必要厚さはCu電極の場合の数分の１で済むので、製
膜時間を大巾に短縮できる。さらに後のフォトエッチン
グ処理も短時間で済むパタン精度も向上する。
に於いても酸化の進行は極めて遅く、通常の製造プロセ
ス及びはんだ付け作業において特に問題を起こすことが
ない。はんだ付け時にはフラックス使用で瞬時に濡れ、
Cu電極と同程度のはんだ濡れ性が良い。一方、63 Sn/37
Pbはんだを用いてはんだの拡散速度を調べた結果、Cu
単体と比較して約100分の１であることがわかつた。従
つて250℃ではんだ接続を行う場合のNi-Cu合金電極とし
ての必要厚さはCu電極の場合の数分の１で済むので、製
膜時間を大巾に短縮できる。さらに後のフォトエッチン
グ処理も短時間で済むパタン精度も向上する。
また、はんだ接続箇所を囲むようにはんだ濡れ防止用の
ダムを形成することにより、はんだ付け時に於ける濡れ
面積が規制され、多数のはんだ接続点の同時作業が円滑
に行なえる。
ダムを形成することにより、はんだ付け時に於ける濡れ
面積が規制され、多数のはんだ接続点の同時作業が円滑
に行なえる。
以下、第２図及び第３図により実施例を述べる。
実施例１ 第２図において絶縁性基板５上にスパツタリング法によ
りCr-Si-O系の発熱抵抗体層６を膜厚約800Åに成膜し、
引続き通電用電極及び接着用金属層として膜厚1000Åの
Cr層２を形成した。該Cr層上に配線層１としてCuを0.5
〜２μｍ成膜し、その上に本発明に係るNi-Cu合金層３
をマグネトロンスパッタリング法で0.5〜0.5μｍ成膜し
た。使用したターゲットはNi-Cu合金材であり成膜した
合金膜組成とターゲット組成との違いは1.5%以下であっ
た。
りCr-Si-O系の発熱抵抗体層６を膜厚約800Åに成膜し、
引続き通電用電極及び接着用金属層として膜厚1000Åの
Cr層２を形成した。該Cr層上に配線層１としてCuを0.5
〜２μｍ成膜し、その上に本発明に係るNi-Cu合金層３
をマグネトロンスパッタリング法で0.5〜0.5μｍ成膜し
た。使用したターゲットはNi-Cu合金材であり成膜した
合金膜組成とターゲット組成との違いは1.5%以下であっ
た。
次に上層より順次フオトエッチング法によりパターン形
成を行つた。配線層１、通電電極２及び抵抗体層６は従
来技術でエッチングする。本発明に係るNi-Cu層３のエ
ッチングは塩化第２鉄液、塩化銅溶液、過硫酸アンモニ
ウム液、または沃素＋沃化アンモニウム液等のいずれか
で可能である。上記のエッチング液はCu配線層も溶解す
るので、実際にはNi-Cu層３と配線層１とを同時連続で
エッチングした。このようにして、発熱抵抗体パタン、
配線パタン及びはんだ接続用電極パタンを形成した後、
Ni-Cu層３の上にはんだ濡れ防止層７を形成した。Ni-Cu
層上のハンダ付け箇所及び発熱抵抗体層６の露出部分を
マスキングしてポリイミド系のワニスをスピン塗布し、
予備乾燥及び加熱処理により耐熱性ポリイミド系のはん
だ濡れ防止層７を形成した。次に発熱抵抗体層６の露出
部分にマスク蒸着またはスパッタ蒸着法により保護層８
を形成した。
成を行つた。配線層１、通電電極２及び抵抗体層６は従
来技術でエッチングする。本発明に係るNi-Cu層３のエ
ッチングは塩化第２鉄液、塩化銅溶液、過硫酸アンモニ
ウム液、または沃素＋沃化アンモニウム液等のいずれか
で可能である。上記のエッチング液はCu配線層も溶解す
るので、実際にはNi-Cu層３と配線層１とを同時連続で
エッチングした。このようにして、発熱抵抗体パタン、
配線パタン及びはんだ接続用電極パタンを形成した後、
Ni-Cu層３の上にはんだ濡れ防止層７を形成した。Ni-Cu
層上のハンダ付け箇所及び発熱抵抗体層６の露出部分を
マスキングしてポリイミド系のワニスをスピン塗布し、
予備乾燥及び加熱処理により耐熱性ポリイミド系のはん
だ濡れ防止層７を形成した。次に発熱抵抗体層６の露出
部分にマスク蒸着またはスパッタ蒸着法により保護層８
を形成した。
実施例２ 第３図ははんだ濡れ防止層を発熱抵抗体層６の露出部分
の保護層８と同一材料を用い同時形成して工程を簡易化
した例を示す。実施例１に記載と同じ方法で所定のパタ
ンを形成した後、はんだ接続点に所定のマスキングを施
し、スパッタリング法により、発熱抵抗体の露出部分及
びNi-Cu配線層上にSiO2,Al2O3,Ta2O5,Si3N4,AlN,SiC等
の単独または２種以上からなる保護層・耐摩耗層及びは
んだ濡れ防止層を形成した。
の保護層８と同一材料を用い同時形成して工程を簡易化
した例を示す。実施例１に記載と同じ方法で所定のパタ
ンを形成した後、はんだ接続点に所定のマスキングを施
し、スパッタリング法により、発熱抵抗体の露出部分及
びNi-Cu配線層上にSiO2,Al2O3,Ta2O5,Si3N4,AlN,SiC等
の単独または２種以上からなる保護層・耐摩耗層及びは
んだ濡れ防止層を形成した。
上記２例の方法で作成したサーマルヘッドのはんだ接続
部分（電極端子及びパツト部）は、はんだの濡れ性が良
く、また数回のはんだ付け作業に十分耐えるものであっ
た。また、はんだ接続部分の周縁部にはんだ濡れ防止層
をダム状に形成したことによりはんだ濡れ面積及び所要
はんだ量が規制され、多数点同時のはんだ接続作業にお
いて接続不良の発生がないことが確認された。
部分（電極端子及びパツト部）は、はんだの濡れ性が良
く、また数回のはんだ付け作業に十分耐えるものであっ
た。また、はんだ接続部分の周縁部にはんだ濡れ防止層
をダム状に形成したことによりはんだ濡れ面積及び所要
はんだ量が規制され、多数点同時のはんだ接続作業にお
いて接続不良の発生がないことが確認された。
本発明によれば、はんだ付けを行う電極の厚さが従来の
数分の１以下で済むため、サーマルヘッドのはんだ付け
が容易となると共に製造コストも低減できる。また、は
んだ接続強度及びはんだ濡れ共に従来の電極材料以上の
特性を有しはんだ接続部の信頼性が向上した。
数分の１以下で済むため、サーマルヘッドのはんだ付け
が容易となると共に製造コストも低減できる。また、は
んだ接続強度及びはんだ濡れ共に従来の電極材料以上の
特性を有しはんだ接続部の信頼性が向上した。
また本発明によるはんだ濡れ防止用ダムの形成によりは
んだ付け作業時におけるはんだ濡れ部分及び所要はんだ
量が規制され、多数点の同時接続作業やドライバＩＣの
取換え作業がより円滑に行なえるようになつた。
んだ付け作業時におけるはんだ濡れ部分及び所要はんだ
量が規制され、多数点の同時接続作業やドライバＩＣの
取換え作業がより円滑に行なえるようになつた。
第１図は従来のはんだ付け用電極の断面図、第２図及び
第３図は本発明によるはんだ濡れ防止層を説明するため
のサーマルヘッドの横断面図である。 １…配線層 ２…接着・通電用電極 ３…拡散防止用金属層 ４…はんだ ５…基板 ６…発熱抵抗体層 …はんだ濡れ防止層 ８…保護層 ９…ドライブ用ＩＣ １０…外部引出し電極
第３図は本発明によるはんだ濡れ防止層を説明するため
のサーマルヘッドの横断面図である。 １…配線層 ２…接着・通電用電極 ３…拡散防止用金属層 ４…はんだ ５…基板 ６…発熱抵抗体層 …はんだ濡れ防止層 ８…保護層 ９…ドライブ用ＩＣ １０…外部引出し電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 薮下 明 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 亀井 常彰 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 森田 守 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所戸塚工場内 (56)参考文献 特開 昭52−051569（ＪＰ，Ａ) 特開 昭61−135146（ＪＰ，Ａ) 特開 昭59−2329（ＪＰ，Ａ) 特公 昭54−016388（ＪＰ，Ｂ２)
Claims (2)
- 【請求項１】基板上に所定の発熱抵抗体層、導体層、通
電電極等を具備してなるサーマルヘッドに於いて、少く
ともはんだ付けを行う端子部またはパット部にNi（ニッ
ケル）とCu（銅）からなる合金層を形成し、該はんだ付
け箇所の周縁部にはんだの広がりを防止する層をダム状
に形成したことを特徴とするサーマルヘッド。 - 【請求項２】上記はんだの広がりを防止する層が、耐熱
性レジン、無機系の酸化物、無機系の窒化物もしくは無
機系の炭化物からなることを特徴とする請求範囲第１項
記載のサーマルヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61219327A JPH068053B2 (ja) | 1986-09-19 | 1986-09-19 | サ−マルヘツド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61219327A JPH068053B2 (ja) | 1986-09-19 | 1986-09-19 | サ−マルヘツド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6374657A JPS6374657A (ja) | 1988-04-05 |
| JPH068053B2 true JPH068053B2 (ja) | 1994-02-02 |
Family
ID=16733725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61219327A Expired - Lifetime JPH068053B2 (ja) | 1986-09-19 | 1986-09-19 | サ−マルヘツド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH068053B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2839600B2 (ja) * | 1989-12-20 | 1998-12-16 | 株式会社日立製作所 | サーマル・ヘッド及びその製造方法 |
| JPH10134869A (ja) * | 1996-10-30 | 1998-05-22 | Yazaki Corp | 端子材料および端子 |
| US6300678B1 (en) | 1997-10-03 | 2001-10-09 | Fujitsu Limited | I/O pin having solder dam for connecting substrates |
| JP3563734B2 (ja) * | 2002-10-29 | 2004-09-08 | ローム株式会社 | サーマルプリントヘッド装置 |
| JP3836850B2 (ja) * | 2004-04-28 | 2006-10-25 | ローム株式会社 | サーマルプリントヘッド装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251569A (en) * | 1975-10-24 | 1977-04-25 | Hitachi Ltd | Method of forming solder flow out preventive dam with polyamide acid sulfon or polyamide acid carboxylic amide |
| AT357951B (de) * | 1977-06-10 | 1980-08-11 | Kernforschungsz Karlsruhe | Verfahren zur abwasserreinigung mit hilfe eines sorptionsmittels |
| JPS592329A (ja) * | 1982-06-29 | 1984-01-07 | Hitachi Ltd | 半導体集積回路基板の製造方法 |
| JPS61135146A (ja) * | 1984-12-06 | 1986-06-23 | Toshiba Corp | 半導体リ−ドフレ−ム |
-
1986
- 1986-09-19 JP JP61219327A patent/JPH068053B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6374657A (ja) | 1988-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0235475B2 (ja) | ||
| EP0380289B1 (en) | A process of manufacturing a multi-layer ceramic substrate assembly | |
| JPH068053B2 (ja) | サ−マルヘツド | |
| US4806725A (en) | Circuit substrate and thermal printing head using the same | |
| JPH0137876B2 (ja) | ||
| JP4707890B2 (ja) | チップ抵抗器およびその製造方法 | |
| JPS63249666A (ja) | サ−マルヘツド | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JP3042682B2 (ja) | サーマルヘッド及びサーマルヘッドの製造方法 | |
| JP3169181B2 (ja) | チップ型正特性サーミスタ | |
| JPS587833A (ja) | 回路装置組立体 | |
| JP3031024B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JPH0783172B2 (ja) | 配線基板 | |
| JPH0239841B2 (ja) | ||
| JP3041352B2 (ja) | サーマルヘッドの製造方法 | |
| JPH038346A (ja) | ろう付け材料 | |
| JPH04324637A (ja) | 薄膜配線回路基板用はんだ付け電極 | |
| JPS5959474A (ja) | 薄膜サ−マルヘッド | |
| JP3031025B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JPS6161988B2 (ja) | ||
| JPH0442537A (ja) | 半導体装置及びその製造方法 | |
| JPS61182964A (ja) | サ−マルヘツド | |
| JP2968969B2 (ja) | 配線基板 | |
| JPS6196754A (ja) | ピン付き基板 | |
| JPH0230554A (ja) | サーマルヘッド及びその製造方法 |