JPS6161988B2 - - Google Patents
Info
- Publication number
- JPS6161988B2 JPS6161988B2 JP56122187A JP12218781A JPS6161988B2 JP S6161988 B2 JPS6161988 B2 JP S6161988B2 JP 56122187 A JP56122187 A JP 56122187A JP 12218781 A JP12218781 A JP 12218781A JP S6161988 B2 JPS6161988 B2 JP S6161988B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- resistance layer
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000007772 electroless plating Methods 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- -1 Ni and Cu Chemical class 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明はサーマルプリンタヘツドの製造法に
関する。
関する。
周知のようにサーマルプリンタヘツドは絶縁性
の基板の表面に抵抗層からなる発熱体を形成し、
これに連なる導線を使用して電圧を印加して発熱
させるように構成されている。この場合抵抗層を
厚膜で形成する場合、導線も膜状とするのを普通
としており、この導線は一端は前述のように抵抗
層に連なり、他端は駆動回路等に接続するための
端子に接続されている。通常この導線は抵抗層の
安定化のためにAu又はその合金を使用するのを
普通としている。
の基板の表面に抵抗層からなる発熱体を形成し、
これに連なる導線を使用して電圧を印加して発熱
させるように構成されている。この場合抵抗層を
厚膜で形成する場合、導線も膜状とするのを普通
としており、この導線は一端は前述のように抵抗
層に連なり、他端は駆動回路等に接続するための
端子に接続されている。通常この導線は抵抗層の
安定化のためにAu又はその合金を使用するのを
普通としている。
ところで発熱ドツトが高精度たとえば６〜８ド
ツト／mm）であると、前記導線のパターンは一般
的に一本の導線巾が100μｍ，導線間隔が100μｍ
程度の微細なものとなり、印刷法によつてパター
ンを能率よく行なうのは極めて困難である。その
ため導線を形成する領域の全面に約７μの厚みの
Auペーストを印刷してから焼成し、これをフオ
トエツチング法でパターンを形成するようにして
いる。しかしこのようにすると、導線形成領域の
全面にAuペーストを印刷しなければならず、又
その厚みも７μ程度が必要で、これより薄くする
と、Auの密度が粗となり信頼性に欠ける点か
ら、どうしてもAuが多く必要となり、そのため
そのため製造原価が高くなる。
ツト／mm）であると、前記導線のパターンは一般
的に一本の導線巾が100μｍ，導線間隔が100μｍ
程度の微細なものとなり、印刷法によつてパター
ンを能率よく行なうのは極めて困難である。その
ため導線を形成する領域の全面に約７μの厚みの
Auペーストを印刷してから焼成し、これをフオ
トエツチング法でパターンを形成するようにして
いる。しかしこのようにすると、導線形成領域の
全面にAuペーストを印刷しなければならず、又
その厚みも７μ程度が必要で、これより薄くする
と、Auの密度が粗となり信頼性に欠ける点か
ら、どうしてもAuが多く必要となり、そのため
そのため製造原価が高くなる。
この発明は導線の形成のためにAuの使用量を
低減することによつて製作費を低くすることを目
的とする。
低減することによつて製作費を低くすることを目
的とする。
この発明は導線を二分し、その一方を抵抗層に
接続し及びこれから引出される電極とし、他方を
この電極への通電のための配線とし、前記電極を
従前と同様にAuにより、又配線をAu以外の金属
によつて形成することを特徴とするものである。
接続し及びこれから引出される電極とし、他方を
この電極への通電のための配線とし、前記電極を
従前と同様にAuにより、又配線をAu以外の金属
によつて形成することを特徴とするものである。
この発明の実施例を図によつて説明する。熱伝
導性で絶縁性の基板たとえばセラミツクからなる
基板１が用意され、その表面上の抵抗層の形成予
定領域を含む領域附近に幅５〜10mm程度のグレー
ズ層２を印刷焼成によつて形成する。ついで抵抗
層からの引出しのための電極３を形成するのであ
るが、これはAu又はその合金ペーストを印刷焼
成して形成する。前述のようにパターンが微細で
あるときは印刷焼成後フオトエツチング法により
形成するようにしてもよい。しかしてこの発明に
したがい、抵抗層の形成予定領域及びその近傍の
みに電極３を形成する。図の例では後記するよう
にグレーズ層２の表面に抵抗層を形成するので、
このグレーズ層２の幅方向にのび、かつその側面
を或る程度こえた程度の長さに形成してある。
導性で絶縁性の基板たとえばセラミツクからなる
基板１が用意され、その表面上の抵抗層の形成予
定領域を含む領域附近に幅５〜10mm程度のグレー
ズ層２を印刷焼成によつて形成する。ついで抵抗
層からの引出しのための電極３を形成するのであ
るが、これはAu又はその合金ペーストを印刷焼
成して形成する。前述のようにパターンが微細で
あるときは印刷焼成後フオトエツチング法により
形成するようにしてもよい。しかしてこの発明に
したがい、抵抗層の形成予定領域及びその近傍の
みに電極３を形成する。図の例では後記するよう
にグレーズ層２の表面に抵抗層を形成するので、
このグレーズ層２の幅方向にのび、かつその側面
を或る程度こえた程度の長さに形成してある。
つぎに発熱体となる抵抗層４を電極３に重ねて
グレーズ層２の表面に形成する。これは抵抗ペー
ストを印刷して焼成することによつて形成する。
なお上記の工程に代えて最初に抵抗層４をグレー
ズ層２の表面に形成し、そのあと電極３を抵抗層
４の表面に重ねて形成するようにしてもよい。こ
れまでの工程によつて製作されたものを第１図の
平面図及び第２図の断面図に示す。このあと電極
３の端部（抵抗層４側とは反対の端部）３Ａを残
して抵抗層４（及びグレース層２）の表面を保護
膜（たとえばガラス、SiO2，Ta2O5等）５で覆
う。これは印刷焼成による。保護膜５の形成領域
は第１図中鎖線で示してある。
グレーズ層２の表面に形成する。これは抵抗ペー
ストを印刷して焼成することによつて形成する。
なお上記の工程に代えて最初に抵抗層４をグレー
ズ層２の表面に形成し、そのあと電極３を抵抗層
４の表面に重ねて形成するようにしてもよい。こ
れまでの工程によつて製作されたものを第１図の
平面図及び第２図の断面図に示す。このあと電極
３の端部（抵抗層４側とは反対の端部）３Ａを残
して抵抗層４（及びグレース層２）の表面を保護
膜（たとえばガラス、SiO2，Ta2O5等）５で覆
う。これは印刷焼成による。保護膜５の形成領域
は第１図中鎖線で示してある。
続いて配線を基板１上に形成するのであるが、
そのために保護膜５で覆つた部分以外の、配線形
成予定領域の全部に無電解メツキ法によりNiを
厚み２〜３μ程度に被着する。Niは無電解メツ
キしやすいので都合がよい。そしてこのNi層を
フオトエツチング法によりエツチングして配線６
を形成する。この場合配線６は保護膜５からはみ
出ている電極３の端部３Ａに重なるようにしてお
く。そのためには無電解メツキ法によりNiをメ
ツキするとき、端部３Ａの表面に必ず被着するよ
うにしておけばよい。Niはハンダ付け性もよく
後記する駆動回路及び外部への端子引出しに都合
がよい。従来のように導線全部をAuとした場合
その端部にハンダ付可能な金属を設ける必要があ
つたが、ここではそれが不用となる。配線６の端
部６Ａは図のように集中され、これによつて囲ま
れる領域内に駆動回路を基板１の表面に設置し、
端部６Ａにハンダ付される。駆動回路は導通回
路、シフトレジスタ、逆流防止用ダイオード等の
集積回路等からなり、各発熱体を駆動制御するの
に必要な回路である。以上の工程によつて製作さ
れたものを第３図の平面図及び第４図の断面図に
示す。このあと配線６の駆動回路へのハンダ付部
分を除いて樹脂などにより配線パターン部分を絶
縁、防護、防蝕等のために適宜コーテイングす
る。
そのために保護膜５で覆つた部分以外の、配線形
成予定領域の全部に無電解メツキ法によりNiを
厚み２〜３μ程度に被着する。Niは無電解メツ
キしやすいので都合がよい。そしてこのNi層を
フオトエツチング法によりエツチングして配線６
を形成する。この場合配線６は保護膜５からはみ
出ている電極３の端部３Ａに重なるようにしてお
く。そのためには無電解メツキ法によりNiをメ
ツキするとき、端部３Ａの表面に必ず被着するよ
うにしておけばよい。Niはハンダ付け性もよく
後記する駆動回路及び外部への端子引出しに都合
がよい。従来のように導線全部をAuとした場合
その端部にハンダ付可能な金属を設ける必要があ
つたが、ここではそれが不用となる。配線６の端
部６Ａは図のように集中され、これによつて囲ま
れる領域内に駆動回路を基板１の表面に設置し、
端部６Ａにハンダ付される。駆動回路は導通回
路、シフトレジスタ、逆流防止用ダイオード等の
集積回路等からなり、各発熱体を駆動制御するの
に必要な回路である。以上の工程によつて製作さ
れたものを第３図の平面図及び第４図の断面図に
示す。このあと配線６の駆動回路へのハンダ付部
分を除いて樹脂などにより配線パターン部分を絶
縁、防護、防蝕等のために適宜コーテイングす
る。
なおNiよりなる配線の表面に必要により導電
性を向上させるためにNiのエツチングの前又は
そのあとにCuを被着してもよい。この被着には
電解メツキ法が採用される。又前記Niよりなる
配線の表面又はその表面に被着されたCuの表面
に防蝕、ハンダ付性向上のためにAu，Sn，Su―
Pb等の金属を被着して特性改善を図るようにし
てもよい。なお前記したNiに代えてCuを使用す
ることも可能である。
性を向上させるためにNiのエツチングの前又は
そのあとにCuを被着してもよい。この被着には
電解メツキ法が採用される。又前記Niよりなる
配線の表面又はその表面に被着されたCuの表面
に防蝕、ハンダ付性向上のためにAu，Sn，Su―
Pb等の金属を被着して特性改善を図るようにし
てもよい。なお前記したNiに代えてCuを使用す
ることも可能である。
以上のようにこの発明にしたがい、抵抗層に接
する電極のみをAu又はその合金とし、配線をAu
以外の金属に置き換えたことによつて、Auの使
用量を大巾に減量させることができるようにな
る。具体的には記録幅210mm、８ドツト／mmのヘ
ツドを製作するのに使用するAuは約1.2ｇを必要
としていたのが、この発明を適用したとき約0.3
ｇで足りるようになつた。この種ヘツドでは使用
材料中Auが最も高価であるからそれだけ製作原
価を大巾に低減させることができることになる。
又配線をハンダ付可能な金属すなわちNi，Cuを
使用するので、従来のように導線の全部をAuと
した場合に、その端部のハンダ付部分に別にハン
ダ付可能な金属を設ける必要があつたが、この発
明は特別にハンダ付可能な金属を設ける必要がな
い。
する電極のみをAu又はその合金とし、配線をAu
以外の金属に置き換えたことによつて、Auの使
用量を大巾に減量させることができるようにな
る。具体的には記録幅210mm、８ドツト／mmのヘ
ツドを製作するのに使用するAuは約1.2ｇを必要
としていたのが、この発明を適用したとき約0.3
ｇで足りるようになつた。この種ヘツドでは使用
材料中Auが最も高価であるからそれだけ製作原
価を大巾に低減させることができることになる。
又配線をハンダ付可能な金属すなわちNi，Cuを
使用するので、従来のように導線の全部をAuと
した場合に、その端部のハンダ付部分に別にハン
ダ付可能な金属を設ける必要があつたが、この発
明は特別にハンダ付可能な金属を設ける必要がな
い。
なお図の実施例では抵抗層４を帯状とし、或い
は電極３を抵抗層４の両側に交互に引き出す構成
としているが、これらの構成にこの発明が限定さ
れるものでなく、任意の形状の抵抗層にし、或い
は電極３のパターンを任意とする構成においても
この発明が適用されることはいうまでもない。
は電極３を抵抗層４の両側に交互に引き出す構成
としているが、これらの構成にこの発明が限定さ
れるものでなく、任意の形状の抵抗層にし、或い
は電極３のパターンを任意とする構成においても
この発明が適用されることはいうまでもない。
以上詳述したようにこの発明によれば従来例に
比較してAuの使用量を少くしたことによつて製
作原価を低減させることができるとともに、配線
端部に特にハンダ可能な金属を設ける必要もない
といつた効果を奏する。
比較してAuの使用量を少くしたことによつて製
作原価を低減させることができるとともに、配線
端部に特にハンダ可能な金属を設ける必要もない
といつた効果を奏する。
第１図、第３図はこの発明の製作工程を示す平
面図、第２図、第４図は第１図、第３図の縦断面
図である。 １……基板、２……グレーズ層、３……電極、
４……抵抗層、５……保護膜、６……配線。
面図、第２図、第４図は第１図、第３図の縦断面
図である。 １……基板、２……グレーズ層、３……電極、
４……抵抗層、５……保護膜、６……配線。
Claims (1)
- １ 基板の表面に帯状のグレーズ層を印刷焼成
し、前記グレーズ層の盛り上がり部分に抵抗層を
設けるとともに、前記抵抗層に金又はその合金の
膜からなる通電用の電極を設け、前記電極の端部
を残して前記電極及び抵抗層の表面を保護膜で覆
つてから配線形成領域全面にニツケル又は銅を前
記電極の端部と重なるように無電解メツキにより
膜状に形成し、これをそのあと配線パターンどお
りにエツチングして配線を形成してなるサーマル
プリンタヘツドの製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122187A JPS5824464A (ja) | 1981-08-04 | 1981-08-04 | サ−マルプリンタヘツドの製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122187A JPS5824464A (ja) | 1981-08-04 | 1981-08-04 | サ−マルプリンタヘツドの製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5824464A JPS5824464A (ja) | 1983-02-14 |
| JPS6161988B2 true JPS6161988B2 (ja) | 1986-12-27 |
Family
ID=14829722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56122187A Granted JPS5824464A (ja) | 1981-08-04 | 1981-08-04 | サ−マルプリンタヘツドの製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824464A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6019565A (ja) * | 1983-07-13 | 1985-01-31 | Sanyo Electric Co Ltd | 印字用発光ヘッド |
| JPS6334156A (ja) * | 1986-07-30 | 1988-02-13 | Hitachi Ltd | 熱転写プリンタ |
| JPH078972B2 (ja) * | 1987-11-27 | 1995-02-01 | 三井東圧化学株式会社 | 熱硬化性溶剤型塗料組成物 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5217035A (en) * | 1975-07-30 | 1977-02-08 | Toshiba Corp | Thermal recording head |
| JPS5387238A (en) * | 1977-01-12 | 1978-08-01 | Toshiba Corp | Diode matrix heat sensitive heads combined in one body |
| JPS5417853A (en) * | 1977-07-11 | 1979-02-09 | Nec Corp | Manufacture of integrated thermal heads |
| JPS5547597A (en) * | 1978-09-30 | 1980-04-04 | Matsushita Electric Works Ltd | Digital signal display unit |
-
1981
- 1981-08-04 JP JP56122187A patent/JPS5824464A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5217035A (en) * | 1975-07-30 | 1977-02-08 | Toshiba Corp | Thermal recording head |
| JPS5387238A (en) * | 1977-01-12 | 1978-08-01 | Toshiba Corp | Diode matrix heat sensitive heads combined in one body |
| JPS5417853A (en) * | 1977-07-11 | 1979-02-09 | Nec Corp | Manufacture of integrated thermal heads |
| JPS5547597A (en) * | 1978-09-30 | 1980-04-04 | Matsushita Electric Works Ltd | Digital signal display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5824464A (ja) | 1983-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0714105B2 (ja) | 混成集積回路基板及びその製造方法 | |
| JP6364383B2 (ja) | 配線基板、およびサーマルヘッド | |
| US6861941B2 (en) | Chip resistor | |
| EP0433093B1 (en) | Thermal head for thermal recording machine | |
| US4446355A (en) | Crossover construction of thermal-head and method of manufacturing same | |
| JP3665385B2 (ja) | 電子部品 | |
| JPS6161988B2 (ja) | ||
| JP2003068502A (ja) | チップ抵抗器 | |
| JP3118509B2 (ja) | チップ抵抗器 | |
| JPS6341741B2 (ja) | ||
| US4946709A (en) | Method for fabricating hybrid integrated circuit | |
| JP2593646B2 (ja) | 電子部品 | |
| JP4051783B2 (ja) | ジャンパー抵抗器 | |
| JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
| JP3545948B2 (ja) | サーマルヘッド及びサーマルヘッドの製造方法 | |
| JPH068053B2 (ja) | サ−マルヘツド | |
| JP3353037B2 (ja) | チップ抵抗器 | |
| KR20180017842A (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
| JP2000331590A (ja) | 回路保護素子及びその製造方法 | |
| JP3323140B2 (ja) | チップ抵抗器 | |
| JP2833659B2 (ja) | サーマルプリンターヘッド | |
| JPS6250166A (ja) | サ−マルヘツド | |
| JP2020013804A (ja) | チップ抵抗器 | |
| JPS626710Y2 (ja) | ||
| JPS6153060A (ja) | サ−マルヘツドの製造方法 |