JPH04236483A - 厚膜混成集積回路 - Google Patents

厚膜混成集積回路

Info

Publication number
JPH04236483A
JPH04236483A JP1943691A JP1943691A JPH04236483A JP H04236483 A JPH04236483 A JP H04236483A JP 1943691 A JP1943691 A JP 1943691A JP 1943691 A JP1943691 A JP 1943691A JP H04236483 A JPH04236483 A JP H04236483A
Authority
JP
Japan
Prior art keywords
copper conductor
thick film
hybrid integrated
integrated circuit
film hybrid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1943691A
Other languages
English (en)
Other versions
JPH0728116B2 (ja
Inventor
Hiroshi Ota
浩 太田
Shuichi Murayama
修一 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Corp
Original Assignee
Nichicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Corp filed Critical Nichicon Corp
Priority to JP3019436A priority Critical patent/JPH0728116B2/ja
Publication of JPH04236483A publication Critical patent/JPH04236483A/ja
Publication of JPH0728116B2 publication Critical patent/JPH0728116B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Details Of Resistors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は厚膜混成集積回路に関す
るものである。
【0002】
【従来の技術】近年、厚膜混成集積回路において、従来
の銀系導体を銅導体に置き換える試みがなされている。
【0003】すなわち、銅導体は導体抵抗が低く、ライ
ンを細くすることが可能であり、かつ耐マイグレーショ
ン性に優れていることからライン間隔を狭くすることも
可能なため、厚膜混成集積回路の小型化に有利な導体材
料であることが上げられる。
【0004】したがって、高周波回路への利用や高速デ
ジタル化への対応という点でも注目されている。
【0005】
【発明が解決しようとする課題】ところが、セラミック
基板上に印刷法で銅導体を形成する場合、900℃の窒
素雰囲気中で焼成する方法がとられてきたが、性能の良
い厚膜抵抗や絶縁ガラス層が得られないという欠点があ
った。
【0006】これに対し、パラジウム−銀導体において
は、信頼性の高い空気中焼成用酸化ルテニウム抵抗を利
用し、ルテニウム抵抗を空気中で焼成した後、銅導体ペ
ーストを印刷し、600℃で焼成する方法が提案されて
きた。
【0007】しかし、本発明者らの研究の結果、600
℃の低温では銅導体の焼結が不充分で、耐はんだ性およ
び、電極強度が弱く、高信頼性の厚膜混成集積回路が得
られない。
【0008】また焼結性を向上させるために、焼成温度
を高温にすれば抵抗体との接続部に接触異常が発生し、
第5図のように抵抗値が不安定になることが判明した。
【0009】本発明は前記課題を解決し、高精度な厚膜
抵抗と高信頼性を有する銅導体による厚膜混成集積回路
基板を提供しようとするものである。
【0010】
【課題を解決するための手段】第4図は銅導体を用いた
厚膜混成集積回路の従来例を示し、1はA l2 O3
 などの絶縁セラミック基板、2は空気中焼成により得
られた酸化ルテニウム系厚膜抵抗体、3は600℃の窒
素雰囲気中で焼成された銅導体、4は、550〜600
℃の窒素雰囲気焼成の可能なガラスや樹脂系の保護コー
ト、5は部品、6は外部リード、7の半田により構成さ
れている。
【0011】本発明は、この銅導体を用いた厚膜混成集
積回路をさらに高性能、高精度、高信頼性に導くことを
目的としたものである
【0012】すなわち、本発明はまず、絶縁セラミック
基板に空気中800℃〜900℃で焼成可能な、銀系下
層導体ペースト、クロスガラスペースト、厚膜抵抗ペー
ストを順次印刷焼成した後、銅導体ペーストを用い、外
部リード端子取付ランドおよび部品取付ランドを印刷し
、600℃を超え700℃以下の窒素雰囲気中で焼成を
行い、
【0013】次いで、抵抗端子部を含む配線部に銅導体
ペーストを印刷し、500℃以上600℃未満の窒素雰
囲気中で焼成し、回路を形成する。その後、保護コート
を形成し、部品実装、外部リード端子接続を行い、厚膜
混成集積回路を構成するものである。
【0014】
【作用】本発明の厚膜混成集積回路は、銅導体ペースト
を部品取付ランドおよび外部リード端子取付ランドに印
刷し、600℃を超え700℃以下の窒素雰囲気中で焼
成して、各ランドの接着強度を高め、次いで、抵抗部を
含む配線電極部に銅導体ペーストを印刷し、500℃以
上600℃未満の窒素雰囲気中で焼成することにより、
抵抗−銅導体界面に界面抵抗が発生せず、抵抗値精度や
T、C、Rで優れた特性を得ることができる。
【0015】
【実施例】以下、本発明を実施例に基づき詳細に説明す
る。第1図、および第2図は本発明の一実施例の一部拡
大断面図で、11はアルミナ基板、12は厚膜抵抗体、
13は第1の銅導体層、14は第2図の銅導体層で、厚
膜抵抗体12を形成したアルミナ基板11に外部リード
付端子用ランド及び部品取付用ランドを銅導体ペースト
で印刷し、600℃を超え、700℃以上の窒素雰囲気
中で焼成して第1の銅導体層13を形成し、その後、さ
らに抵抗端子部を含む配線電極用銅導体ペーストを印刷
し、500℃以上600℃未満の窒素雰囲気中で焼成し
て、第2の銅導体層14を設け、厚膜混成集積回路を構
成するものである。
【0016】なお、第3図は、第1の銅導体層13と第
2の銅導体層14を2層構造としたもので、熱エージン
グ特性をより向上させたものである。また、15は保護
コート層で、16は部品、17は外部リード端子、18
は半田である。
【0017】
【発明の効果】以上のように、本発明は第6図に示すご
とく、初期的に優れた接着強度が得られ、また第7図の
ように熱エージング後の接着強度にも向上が見られ、従
来の銅導体を用いた厚膜混成集積回路の弱点である接着
強度の問題も解決できた。
【図面の簡単な説明】
【図1、図2、図3】本発明の厚膜混成集積回路の実施
例の一部拡大断面図である。
【図4】従来の厚膜混成集積回路の一部拡大断面図であ
る。
【図5】抵抗値−焼成温度関係特性図である。
【図6】電極強度−焼成温度関係特性図である。
【図7】電極強度−熱エージング時間特性図である。
【符号の説明】
11:アルミナ基板    12:厚膜抵抗体    
13:第1の銅導体層 14:第2の銅導体層  15:保護コート層  16
:部品 17:外部リード端子  18:半田

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】銅導体ペーストを部品取付ランドおよび外
    部リード端子取付ランドに印刷し、600℃を超え70
    0℃以下の窒素雰囲気中で焼成して第1の銅導体層を形
    成し、その後さらに抵抗端子部を含む配線電極部に銅導
    体ペーストを印刷し、500℃以上600℃未満の窒素
    雰囲気中で焼成して第2の銅導体層を形成し、回路を構
    成することを特徴とする厚膜混成集積回路。
JP3019436A 1991-01-18 1991-01-18 厚膜混成集積回路 Expired - Lifetime JPH0728116B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3019436A JPH0728116B2 (ja) 1991-01-18 1991-01-18 厚膜混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3019436A JPH0728116B2 (ja) 1991-01-18 1991-01-18 厚膜混成集積回路

Publications (2)

Publication Number Publication Date
JPH04236483A true JPH04236483A (ja) 1992-08-25
JPH0728116B2 JPH0728116B2 (ja) 1995-03-29

Family

ID=11999239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3019436A Expired - Lifetime JPH0728116B2 (ja) 1991-01-18 1991-01-18 厚膜混成集積回路

Country Status (1)

Country Link
JP (1) JPH0728116B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144657U (ja) * 1985-02-27 1986-09-06
JPS624354A (ja) * 1985-06-29 1987-01-10 Toshiba Corp 厚膜多層基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144657U (ja) * 1985-02-27 1986-09-06
JPS624354A (ja) * 1985-06-29 1987-01-10 Toshiba Corp 厚膜多層基板の製造方法

Also Published As

Publication number Publication date
JPH0728116B2 (ja) 1995-03-29

Similar Documents

Publication Publication Date Title
EP0320824A2 (en) Glaze Resistor
JP3019136B2 (ja) 厚膜ペースト及びそれを用いたセラミック回路基板
JPH04236483A (ja) 厚膜混成集積回路
JP3111823B2 (ja) 回路検査端子付き角形チップ抵抗器
JP2515202B2 (ja) セラミックス配線基板及びその製造方法
JPH0963805A (ja) 角形チップ抵抗器
JPH1098244A (ja) 厚膜回路基板及びその製造方法
JP3912671B2 (ja) 厚膜回路基板の製造方法および厚膜回路基板
JPS6025294A (ja) 回路基板の製造方法
JP3248377B2 (ja) 多層セラミック配線基板の製造方法
JP3093602B2 (ja) セラミック回路基板の製造方法
JP2867711B2 (ja) 機能修正用角形チップ抵抗器およびその製造方法およびそのトリミング方法
JP2931910B2 (ja) 回路基板
JPS61154104A (ja) 膜抵抗体
JPH0521935A (ja) 回路基板
JPH0346961B2 (ja)
JPH0467360B2 (ja)
JPH02273986A (ja) 厚膜回路基板
JPS60175495A (ja) 多層基板
JPH0544200B2 (ja)
JPS63301405A (ja) 低温焼成型導電性ペ−スト及び回路基板の製造方法
JPH0632376B2 (ja) 混成集積回路用多層基板
JPH04334083A (ja) 厚膜回路基板およびその製造方法
JPH0431198B2 (ja)
JPH0462987A (ja) 厚膜回路基板および厚膜ハイブリッド集積回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090329

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100329

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110329

Year of fee payment: 16