JPH0462987A - 厚膜回路基板および厚膜ハイブリッド集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロ波通信装置の増幅器等に使用されるハ
イブリッド集積回路（ＩＣ）に関し、特に厚膜回路基板
および厚膜ハイブリッドＩＣに関する。

〔従来の技術〕

従来この種の厚膜回路基板を用いたハイブリッドＩＣに
おいて、１Ωを下まわるような極めて低い電気抵抗を得
ようとする場合は、導体パターンの寸法（幅および長さ
）を変えることによって、所要の低抵抗を得ていた。

以下、第３図に示す従来の厚膜回路基板の実施例の概観
図を参照して説明する。

厚膜回路基板の基板となるアルミナセラミック等の誘電
体基板５の一方の面に、−例として、銀とパラジウムを
主成分とする混合ペースト等の導体ペーストを印刷し、
焼成した導体（以下ＡｇＰｄ導体と略称する）で構成さ
れた導体パターン６が形成されている。６ａは特に抵抗
を構成するために設けられた導体パターン（導体抵抗パ
ターン）である。７は誘電体基板５および接続される導
体パターン６上に印刷され、焼成された抵抗パターンで
あり、二つの導体パターン６間に接続されている。

上述した、従来の厚膜回路基板における抵抗は、通常の
抵抗パターン７あるいは導体抵抗パターン６ａによって
、次の計算式に従った所要の抵抗値を得ていた。

Ｒ＝Ｌ／Ｗ−Ｒ５・ＲＴ 但し、Ｒ：所要の抵抗値、Ｒｓ：パターンの面積抵抗、
Ｒ１：パターンのターミナル効果（但し、導体パターン
が抵抗として使用される場合は１として計算する）、Ｌ
：パターンの長さ、Ｗ：パターンの幅である。

ここで、Ａｇ−Ｐｄ導体の厚さが約８μｍ、焼成温度６
００″Ｃ７焼成時間約３０分の条件においては、導体抵
抗のパターンの面積抵抗Ｒ５は約２５ｍΩ／口であった
。

〔発明が解決しようとする課題〕

上述した従来の厚膜回路基板において、低抵抗を得るた
めには導体パターンを用い、導体パターンの長さおよび
幅を変えることにより所望の抵抗値を得ていた。

しかし、従来の実施例において低抵抗を得る場合、導体
の抵抗によるとパターン面積が非常に大きくなり、厚膜
ハイブリッドＩＣの集積度が低下し、その回路機能が低
下するという欠点があった。

例えば、抵抗値Ｒが０．２５Ωの抵抗をパターン幅Ｌ＝
２０ｍｍで構成するものとする。パターン用の導体とし
てＡｇ−Ｐｄ導体を使用した場合、Ａｇ−Ｐｄ導体によ
へるパターンの面積抵抗Ｒｓ＝２５ｒｎΩ／ロ、ターミ
ナル効果Ｒ，１，−＝　１からパターン幅Ｗ　＝　２　
ｍ　ｍとなり、４０ｍｍ２のパターン面積が必要である
。これは標準的な厚膜回路基板（長さ５０．８ｍｍ、幅
１６ｍｍ）の面積８１２．８ｍｍ２の５％に相当し、所
要の回路機能を達成するうえで重大な障害となっていた
。

従って、本発明の第１の目的は、面積抵抗の低い導体パ
ターンが形成された厚膜回路基板を得ることにある。

本発明の第２の目的は、集積度の高い厚膜ハイブリッド
ＩＣを得ることにある。

〔課題を解決するための手段〕

本発明による厚膜回路基板は、誘電体基板と、前記誘電
体基板上に設けられた導体パターンとを有する厚膜回路
基板において、前記誘電体基板と前記導体パターンの間
の特定の位置に金属を主成分とする導体層を設けている
。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明による厚膜回路基板の一実施例を示す概
観図、第２図は第１図における導体抵抗パターン部分の
拡大図である。

１は厚膜回路基板の基板となるアルミナセラミック等の
誘電体基板、２および２ａは誘電体基板１の一面にＡｇ
−Ｐｄ導体等で構成された導体パターン、３は誘電体基
板１と導体パターン２ａとの間に設けられ、導体を形成
する金属層である。

また、４は二つの導体パターン２の間に接続された抵抗
パターンである。

ここで金属層３は、例えば、銀と白金を主成分とする混
合ペーストが、誘電体基板］上に印刷され、焼成された
導体（以下、Ａｇ−Ｐｔ導体と略称する）である。その
焼成条件は、例えば、／１．ｇｐｔ導体の厚さが約４μ
ｍ、焼成温度８００℃、焼成時間が約３０分である。こ
の金属層３の上に、例えば、従来の実施例で述べた条件
によって導体パターン２ａが生成される。このような条
件で厚膜回路基板を製造することによって、導体パター
ン２ａと金属層３で形成されるパターンの面積抵抗Ｒ５
を５ｍΩ／口以下と大幅に低下させることができた。こ
れは、焼成時の加熱により金属層３と導体パターン２ａ
との間で拡散現象が生しるためと考えられる。

この結果、本実施例においては、厚膜回路基板のパター
ンの面積抵抗Ｒ８を５ｍΩ／口以下と、従来のＡｇ−Ｐ
ｄ導体によるパターンの面積抵抗Ｒｓ＝２５ｍΩ／口の
１１５とすることができた。そして、従来例で抵抗値が
０．２５Ωの抵抗を得るとき、パターン長さしが２０ｍ
ｍの場合、パターン幅Ｗが２ｍｍ必要であったのに比べ
、パターン幅Ｗは０．４ｍｍと減少し、パターン面積も
８ｍｍ２と、約１１５に小さくできる。

尚、パターン２ａの両端に指定されているＰｌおよびＰ
２は抵抗値の測定点であり、この２点間で抵抗値を測定
する。その測定値が所要の測定値との間にずれがある場
合は、そのずれに相当する抵抗領分だけ、金属層３と導
体パターン２ａが形成するパターンの幅等を変え、抵抗
値を調整する。

〔発明の効果〕

以上説明したように本発明によれば、厚膜ハイブリッド
ＴＣ用の厚膜回路基板の導体抵抗パターンの面積抵抗を
減少させることができる。その結果、厚膜ハイフリット
ＩＣの導体抵抗パターンが占める面積を大幅に減少でき
る。従って所要の回路の電気的機能を大きく向上させる
効果がある。

図はその一部拡大図、第３図は従来の実施例の概観図で
ある。

１．５・・・誘電体基板、２．２ａ、６．６ａ・・・導
体パターン、３・・・金属層、４，７・・・抵抗パター
ン。

Claims (3)

【特許請求の範囲】
1. １．誘電体基板と、前記誘電体基板上に設けられた金属
   を主成分とする焼成された導体パターンとを有する厚膜
   回路基板において、前記誘電体基板と前記導体パターン
   の間の特定の位置に金属を主成分とする導体層を設けた
   ことを特徴とする厚膜回路基板。
2. ２．前記導体層は銀と白金を主成分とする混合ペースト
   を焼成した物質であることを特徴とする請求項１記載の
   厚膜回路基板。
3. ３．請求項１または２記載の厚膜回路基板を使用したこ
   とを特徴とする厚膜ハイブリッド集積回路。